JP2003229751A - 電流制御型半導体素子用駆動回路、および電流制御型半導体素子用駆動装置 - Google Patents
電流制御型半導体素子用駆動回路、および電流制御型半導体素子用駆動装置Info
- Publication number
- JP2003229751A JP2003229751A JP2002029326A JP2002029326A JP2003229751A JP 2003229751 A JP2003229751 A JP 2003229751A JP 2002029326 A JP2002029326 A JP 2002029326A JP 2002029326 A JP2002029326 A JP 2002029326A JP 2003229751 A JP2003229751 A JP 2003229751A
- Authority
- JP
- Japan
- Prior art keywords
- current
- control type
- type transistor
- transistor
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】ターンオフする際に、ベース端子−エミッタ端
子間電圧が振動することを防止するようにした電流制御
型半導体素子用駆動回路を提供する。 【解決手段】トランジスタＴｒ１をターンオフする際、
低インピーダンスのキャリア引き抜き経路Ｍ２１Ｕ、Ｄ
２２ＵでトランジスタＴｒ１のベース端子からキャリア
を引き抜き、トランジスタＴｒ１がターンオフする直前
に、高インピーダンスのキャリア引き抜き経路ＲＵ、Ｍ
２３ＵでトランジスタＴｒ１のベース端子からキャリア
を引き抜く。ターンオフ直前にキャリア引き抜き経路の
ＲＬＣ共振現象のダンピングファクタのＲ成分を大きく
することで、トランジスタＴｒ１は、ベース端子−エミ
ッタ端子間電圧Ｖｂｅが徐々に低下してターンオフす
る。これにより、ターンオフ後に再び誤ってターンオン
することがない。
子間電圧が振動することを防止するようにした電流制御
型半導体素子用駆動回路を提供する。 【解決手段】トランジスタＴｒ１をターンオフする際、
低インピーダンスのキャリア引き抜き経路Ｍ２１Ｕ、Ｄ
２２ＵでトランジスタＴｒ１のベース端子からキャリア
を引き抜き、トランジスタＴｒ１がターンオフする直前
に、高インピーダンスのキャリア引き抜き経路ＲＵ、Ｍ
２３ＵでトランジスタＴｒ１のベース端子からキャリア
を引き抜く。ターンオフ直前にキャリア引き抜き経路の
ＲＬＣ共振現象のダンピングファクタのＲ成分を大きく
することで、トランジスタＴｒ１は、ベース端子−エミ
ッタ端子間電圧Ｖｂｅが徐々に低下してターンオフす
る。これにより、ターンオフ後に再び誤ってターンオン
することがない。
Description
【０００１】
【発明の属する技術分野】本発明は、制御端子に流入す
る電流を制御してターンオン／ターンオフする電流制御
型半導体素子に用いられる駆動回路、および電流制御型
半導体素子の駆動装置に関する。
る電流を制御してターンオン／ターンオフする電流制御
型半導体素子に用いられる駆動回路、および電流制御型
半導体素子の駆動装置に関する。
【０００２】
【従来の技術】誘導性負荷を駆動する電流制御型スイッ
チングトランジスタ素子として、たとえば、特開平６−
２５２４０８号公報に開示されているものが知られてい
る。図３は、このような電流制御型半導体素子を使用し
て誘導性負荷を駆動する従来の駆動回路を示している。
トランジスタＴｒ１は、駆動回路からベース端子に流さ
れる電流に応じてオン／オフされ、トランジスタＴｒ１
に接続されている不図示の誘導性負荷を駆動する。
チングトランジスタ素子として、たとえば、特開平６−
２５２４０８号公報に開示されているものが知られてい
る。図３は、このような電流制御型半導体素子を使用し
て誘導性負荷を駆動する従来の駆動回路を示している。
トランジスタＴｒ１は、駆動回路からベース端子に流さ
れる電流に応じてオン／オフされ、トランジスタＴｒ１
に接続されている不図示の誘導性負荷を駆動する。
【０００３】駆動回路は、パルス電源と、制御回路９２
と、Ｎ型ＭＯＳトランジスタ９３および９４とによって
構成される。パルス電源は、パルス発生回路９１と、直
流電源Ｖｓと、ダイオードＤｓ１およびＤｓ２と、スイ
ッチＳＷ１およびＳＷ２と、トランスＴとによって構成
される。トランスＴには、一次巻き線Ｐと二次巻き線Ｓ
とが巻かれている。
と、Ｎ型ＭＯＳトランジスタ９３および９４とによって
構成される。パルス電源は、パルス発生回路９１と、直
流電源Ｖｓと、ダイオードＤｓ１およびＤｓ２と、スイ
ッチＳＷ１およびＳＷ２と、トランスＴとによって構成
される。トランスＴには、一次巻き線Ｐと二次巻き線Ｓ
とが巻かれている。
【０００４】トランスＴの一次巻き線Ｐ側の回路には、
直流電源Ｖｓの電圧を一次巻き線Ｐに正の向き(図中ド
ットに向かう上向き)に印加するためにスイッチＳＷ１
およびＳＷ２が直列に接続されている。また、一次巻き
線Ｐに流れる電流を環流させる向きに、ダイオードＤｓ
１およびＤｓ２が直列に接続されている。パルス発生回
路９１は、スイッチＳＷ１およびＳＷ２の組を所定の周
期でオン／オフするようにパルス状の制御信号Ｖｇ９１
を出力する。
直流電源Ｖｓの電圧を一次巻き線Ｐに正の向き(図中ド
ットに向かう上向き)に印加するためにスイッチＳＷ１
およびＳＷ２が直列に接続されている。また、一次巻き
線Ｐに流れる電流を環流させる向きに、ダイオードＤｓ
１およびＤｓ２が直列に接続されている。パルス発生回
路９１は、スイッチＳＷ１およびＳＷ２の組を所定の周
期でオン／オフするようにパルス状の制御信号Ｖｇ９１
を出力する。
【０００５】トランスＴの二次巻き線Ｓ側の回路には、
内蔵されるボディダイオードの極性が互いに逆になるよ
うに、Ｎ型ＭＯＳトランジスタ９３および９４が直列に
接続されている。ボディダイオードＤ９３は、Ｎ型ＭＯ
Ｓトランジスタ９３に内蔵される。ボディダイオードＤ
９４は、Ｎ型ＭＯＳトランジスタ９４に内蔵される。制
御回路９２は、Ｎ型ＭＯＳトランジスタ９３および９４
のいずれか一方をオンし、他方をオフするように制御信
号Ｖｇ９３およびＶｇ９４を出力する。なお、トランジ
スタＴｒ１のベース端子に電流を供給する二次巻き線Ｓ
側の電流経路には、寄生インダクタンスＬｓが存在す
る。
内蔵されるボディダイオードの極性が互いに逆になるよ
うに、Ｎ型ＭＯＳトランジスタ９３および９４が直列に
接続されている。ボディダイオードＤ９３は、Ｎ型ＭＯ
Ｓトランジスタ９３に内蔵される。ボディダイオードＤ
９４は、Ｎ型ＭＯＳトランジスタ９４に内蔵される。制
御回路９２は、Ｎ型ＭＯＳトランジスタ９３および９４
のいずれか一方をオンし、他方をオフするように制御信
号Ｖｇ９３およびＶｇ９４を出力する。なお、トランジ
スタＴｒ１のベース端子に電流を供給する二次巻き線Ｓ
側の電流経路には、寄生インダクタンスＬｓが存在す
る。
【０００６】上述した駆動回路の動作タイミングを説明
する。図４は、図３の駆動回路各部の動作タイミングを
説明するタイミングチャートである。図４において、パ
ルス発生回路９１から出力される制御信号Ｖｇ９１、二
次巻き線Ｓに誘起される電圧Ｖ２、Ｎ型ＭＯＳトランジ
スタ９４のゲート端子に印加される制御信号Ｖｇ９４、
Ｎ型ＭＯＳトランジスタ９３のゲート端子に印加される
制御信号Ｖｇ９３、トランジスタＴｒ１のベース端子に
流れ込む電流Ｉ２、トランジスタＴｒ１のベース端子−
エミッタ端子間電圧Ｖｂｅ、およびトランジスタＴｒ１
のコレクタ端子−エミッタ端子間電圧Ｖｃｅの波形がそ
れぞれ示されている。
する。図４は、図３の駆動回路各部の動作タイミングを
説明するタイミングチャートである。図４において、パ
ルス発生回路９１から出力される制御信号Ｖｇ９１、二
次巻き線Ｓに誘起される電圧Ｖ２、Ｎ型ＭＯＳトランジ
スタ９４のゲート端子に印加される制御信号Ｖｇ９４、
Ｎ型ＭＯＳトランジスタ９３のゲート端子に印加される
制御信号Ｖｇ９３、トランジスタＴｒ１のベース端子に
流れ込む電流Ｉ２、トランジスタＴｒ１のベース端子−
エミッタ端子間電圧Ｖｂｅ、およびトランジスタＴｒ１
のコレクタ端子−エミッタ端子間電圧Ｖｃｅの波形がそ
れぞれ示されている。
【０００７】制御信号Ｖｇ９１は、上述したように、所
定の周期でオン／オフが繰り返される。制御信号Ｖｇ９
１がＨレベルになると、スイッチＳＷ１およびＳＷ２が
オンされる。このとき、トランスＴの一次巻き線Ｐに流
れる電流が増加し、二次巻き線Ｓに誘起される電圧Ｖ２
は正の向きになる。制御信号Ｖｇ９１がＬレベルになる
と、スイッチＳＷ１およびＳＷ２がオフされる。このと
き、トランスＴの一次巻き線Ｐに流れる電流は、ダイオ
ードＤｓ１およびＤｓ２を介して環流されて減少し、二
次巻き線Ｓに誘起される電圧Ｖ２は負の向きになる。
定の周期でオン／オフが繰り返される。制御信号Ｖｇ９
１がＨレベルになると、スイッチＳＷ１およびＳＷ２が
オンされる。このとき、トランスＴの一次巻き線Ｐに流
れる電流が増加し、二次巻き線Ｓに誘起される電圧Ｖ２
は正の向きになる。制御信号Ｖｇ９１がＬレベルになる
と、スイッチＳＷ１およびＳＷ２がオフされる。このと
き、トランスＴの一次巻き線Ｐに流れる電流は、ダイオ
ードＤｓ１およびＤｓ２を介して環流されて減少し、二
次巻き線Ｓに誘起される電圧Ｖ２は負の向きになる。
【０００８】タイミングｔ１において、制御回路９２が
制御信号Ｖｇ９４をＨレベルにするとともに制御信号Ｖ
ｇ９３をＬレベルにすると、Ｎ型ＭＯＳトランジスタ９
４がオン、Ｎ型ＭＯＳトランジスタ９３がオフされる。
二次巻き線Ｓ側の回路には、Ｎ型ＭＯＳトランジスタ９
３のボディダイオードＤ９３で半波整流された電流が、
Ｎ型ＭＯＳトランジスタ９４を介してトランジスタＴｒ
１のベース端子へ流れ込む。これにより、トランジスタ
Ｔｒ１は、トランジスタＴｒ１内にキャリア注入されて
ターンオンする。上述した寄生インダクタンスＬｓの存
在により、トランジスタＴｒ１のベース端子に流れる電
流Ｉ２は徐々に増加し、その波形は右上がりの傾きを有
するパルス状波形になる。
制御信号Ｖｇ９４をＨレベルにするとともに制御信号Ｖ
ｇ９３をＬレベルにすると、Ｎ型ＭＯＳトランジスタ９
４がオン、Ｎ型ＭＯＳトランジスタ９３がオフされる。
二次巻き線Ｓ側の回路には、Ｎ型ＭＯＳトランジスタ９
３のボディダイオードＤ９３で半波整流された電流が、
Ｎ型ＭＯＳトランジスタ９４を介してトランジスタＴｒ
１のベース端子へ流れ込む。これにより、トランジスタ
Ｔｒ１は、トランジスタＴｒ１内にキャリア注入されて
ターンオンする。上述した寄生インダクタンスＬｓの存
在により、トランジスタＴｒ１のベース端子に流れる電
流Ｉ２は徐々に増加し、その波形は右上がりの傾きを有
するパルス状波形になる。
【０００９】タイミングｔ２において、制御回路９２が
制御信号Ｖｇ９４をＬレベルにするとともに制御信号Ｖ
ｇ９３をＨレベルにすると、Ｎ型ＭＯＳトランジスタ９
４がオフ、Ｎ型ＭＯＳトランジスタ９３がオンされる。
二次巻き線Ｓ側の回路には、Ｎ型ＭＯＳトランジスタ９
４のボディダイオードＤ９４で半波整流された電流が、
Ｎ型ＭＯＳトランジスタ９３を介して二次巻き線Ｓのド
ット側（図３）へ流れる。これにより、トランジスタＴ
ｒ１はベース端子からキャリアを抜かれてターンオフす
る。
制御信号Ｖｇ９４をＬレベルにするとともに制御信号Ｖ
ｇ９３をＨレベルにすると、Ｎ型ＭＯＳトランジスタ９
４がオフ、Ｎ型ＭＯＳトランジスタ９３がオンされる。
二次巻き線Ｓ側の回路には、Ｎ型ＭＯＳトランジスタ９
４のボディダイオードＤ９４で半波整流された電流が、
Ｎ型ＭＯＳトランジスタ９３を介して二次巻き線Ｓのド
ット側（図３）へ流れる。これにより、トランジスタＴ
ｒ１はベース端子からキャリアを抜かれてターンオフす
る。
【００１０】
【発明が解決しようとする課題】トランジスタＴｒ１が
ターンオフするとき、次の理由によりベース端子−エミ
ッタ端子間電圧Ｖｂｅが図４に示すように振動し、トラ
ンジスタＴｒ１が誤ってターンオンすることがある。一
般に、ベース電流を流す電流経路には寄生インダクタン
スＬｓの他、たとえばＮ型ＭＯＳトランジスタ９３およ
び９４のオン抵抗や配線抵抗、および寄生の容量成分が
存在する。トランジスタＴｒ１が電流駆動型素子である
場合は、大きなベース電流を流している状態から極めて
短い時間でターンオフさせるため、寄生インダクタンス
Ｌｓにたまったエネルギを急激に放出する必要がある。
このエネルギ放出の際に寄生要素によるＲＬＣ共振現象
が発生すると、ベース電圧端子−エミッタ端子間電圧Ｖ
ｂｅが激しく振動する。ベース電圧がトランジスタＴｒ
１のオン電圧（約０．７Ｖ）まで上昇すると、トランジ
スタＴｒ１は誤ってターンオンしてコレクタ電流を流
す。この結果、コレクタ端子−エミッタ端子間電圧Ｖｃ
ｅも大きく振動する。図４において、電流Ｉ２はベース
電流の波形を表し、＋側はベース端子へ流れ込む電流、
−側はベース端子からキャリアが引き抜かれるときに流
れる電流である。
ターンオフするとき、次の理由によりベース端子−エミ
ッタ端子間電圧Ｖｂｅが図４に示すように振動し、トラ
ンジスタＴｒ１が誤ってターンオンすることがある。一
般に、ベース電流を流す電流経路には寄生インダクタン
スＬｓの他、たとえばＮ型ＭＯＳトランジスタ９３およ
び９４のオン抵抗や配線抵抗、および寄生の容量成分が
存在する。トランジスタＴｒ１が電流駆動型素子である
場合は、大きなベース電流を流している状態から極めて
短い時間でターンオフさせるため、寄生インダクタンス
Ｌｓにたまったエネルギを急激に放出する必要がある。
このエネルギ放出の際に寄生要素によるＲＬＣ共振現象
が発生すると、ベース電圧端子−エミッタ端子間電圧Ｖ
ｂｅが激しく振動する。ベース電圧がトランジスタＴｒ
１のオン電圧（約０．７Ｖ）まで上昇すると、トランジ
スタＴｒ１は誤ってターンオンしてコレクタ電流を流
す。この結果、コレクタ端子−エミッタ端子間電圧Ｖｃ
ｅも大きく振動する。図４において、電流Ｉ２はベース
電流の波形を表し、＋側はベース端子へ流れ込む電流、
−側はベース端子からキャリアが引き抜かれるときに流
れる電流である。
【００１１】なお、ベース端子からのキャリア引き抜き
が急激に行われないように、Ｎ型ＭＯＳトランジスタ９
３のオン抵抗を大きくするとベース電圧の振動を抑制で
きるが、タイミングｔ２でトランジスタＴｒ１のターン
オフ制御を開始してから実際にトランジスタＴｒ１がタ
ーンオフするまでの時間（ストレージ時間ｔｓ）が長く
なってしまう。
が急激に行われないように、Ｎ型ＭＯＳトランジスタ９
３のオン抵抗を大きくするとベース電圧の振動を抑制で
きるが、タイミングｔ２でトランジスタＴｒ１のターン
オフ制御を開始してから実際にトランジスタＴｒ１がタ
ーンオフするまでの時間（ストレージ時間ｔｓ）が長く
なってしまう。
【００１２】本発明の目的は、ストレージ時間を長くす
ることなくターンオフ時の制御端子の信号の振動を抑制
し、誤ってターンオンすることを防止するようにした電
流制御型半導体素子用駆動回路、および電流制御型半導
体素子用駆動装置を提供することにある。
ることなくターンオフ時の制御端子の信号の振動を抑制
し、誤ってターンオンすることを防止するようにした電
流制御型半導体素子用駆動回路、および電流制御型半導
体素子用駆動装置を提供することにある。
【００１３】
【課題を解決するための手段】（１）請求項１に記載の
発明による電流制御型半導体素子用駆動回路は、正のパ
ルス状電流および負のパルス状電流を交互に発生するパ
ルス電流発生手段と、パルス電流発生手段と電流制御型
トランジスタの制御端子との間に介挿され、制御端子に
正のパルス状電流を供給する第１のスイッチ手段と、パ
ルス電流発生手段と電流制御型トランジスタの制御端子
との間に介挿され、制御端子に負のパルス状電流を供給
するとともに、制御端子から電流制御型トランジスタ内
の電荷を引き抜く第２のスイッチ手段と、電流制御型ト
ランジスタの制御端子から第２のスイッチ手段を介さず
に電流制御型トランジスタ内の電荷を引き抜く電荷引き
抜き手段と、電流制御型トランジスタのターンオフの兆
候を検出するターンオフ検出手段と、(1)電流制御型ト
ランジスタを所定のキャリア周期Ｔｃでオン／オフする
オン期間に、第１のスイッチ手段に正のパルス状電流の
供給を指示し、(2)電流制御型トランジスタを所定のキ
ャリア周期Ｔｃでオン／オフするオフ期間のうちターン
オフ検出手段で兆候が検出されるまでの間、第２のスイ
ッチ手段に負のパルス状電流の供給および電荷の引き抜
きを指示するとともに、電荷引き抜き手段に電荷の引き
抜きを指示し、ターンオフ検出手段で兆候が検出された
以降に、第２のスイッチ手段に負のパルス電流の供給お
よび電荷の引き抜きの停止を指示し、(3)電流制御型ト
ランジスタのオン期間の終了から所定時間Ｔｄ経過後、
およびキャリア周期Ｔｃの１周期前のオン期間の開始か
ら（Ｔｃ＋Ｔｄ）経過後にそれぞれ第２のスイッチ手段
に負のパルス状電流の供給および電荷の引き抜きを指示
する制御回路とを備えることにより、上述した目的を達
成する。 （２）請求項２に記載の発明による電流制御型半導体素
子用駆動回路は、正のパルス状電流および負のパルス状
電流を交互に発生するパルス電流発生手段と、パルス電
流発生手段と電流制御型トランジスタの制御端子との間
に介挿され、制御端子に正のパルス状電流を供給する第
１のスイッチ手段と、パルス電流発生手段と電流制御型
トランジスタの制御端子との間に介挿され、制御端子に
負のパルス状電流を供給するとともに、制御端子から電
流制御型トランジスタ内の電荷を引き抜く第２のスイッ
チ手段と、電流制御型トランジスタの制御端子から第２
のスイッチ手段を介さずに電流制御型トランジスタ内の
電荷を引き抜く電荷引き抜き手段と、電流制御型トラン
ジスタのターンオフの兆候を検出するターンオフ検出手
段と、(1)電流制御型トランジスタを所定のキャリア周
期Ｔｃでオン／オフするオン期間に、第１のスイッチ手
段に正のパルス状電流の供給を指示し、(2)電流制御型
トランジスタを所定のキャリア周期Ｔｃでオン／オフす
るオフ期間のうちターンオフ検出手段で兆候が検出され
るまでの間、第２のスイッチ手段に負のパルス状電流の
供給および電荷の引き抜きを指示し、ターンオフ検出手
段で兆候が検出された以降に、第２のスイッチ手段に負
のパルス電流の供給および電荷の引き抜きの停止を指示
するとともに、電荷引き抜き手段に電荷の引き抜きを指
示し、(3)電流制御型トランジスタのオン期間の終了か
ら所定時間Ｔｄ経過後、およびキャリア周期Ｔｃの１周
期前のオン期間の開始から（Ｔｃ＋Ｔｄ）経過後にそれ
ぞれ第２のスイッチ手段に負のパルス状電流の供給およ
び電荷の引き抜きを指示する制御回路とを備えることに
より、上述した目的を達成する。 （３）請求項３に記載の発明は、請求項１または２に記
載の電流制御型半導体素子用駆動回路において、制御回
路は、正のパルス状電流の供給を指示する場合に負のパ
ルス状電流の供給および電荷の引き抜きを止めるように
さらに指示することを特徴とする。 （４）請求項４に記載の発明による電流制御型半導体素
子用駆動装置は、誘導性負荷に対して上アーム側に位置
して第１の方向に駆動電流を供給するとともに、誘導性
負荷から生じる逆起電力による電流を逆方向に流す第１
の電流制御型トランジスタと、第１の電流制御型トラン
ジスタと直列に接続され、誘導性負荷に対して下アーム
側に位置して第１の方向と異なる第２の方向に駆動電流
を供給するとともに、誘導性負荷から生じる逆起電力に
よる電流を逆方向に流す第２の電流制御型トランジスタ
と、正のパルス状電流および負のパルス状電流を交互に
発生するパルス電流発生手段と、パルス電流発生手段と
第１の電流制御型トランジスタの制御端子との間に介挿
され、制御端子に正のパルス状電流を供給する第１のス
イッチ手段と、パルス電流発生手段と第１の電流制御型
トランジスタの制御端子との間に介挿され、制御端子に
負のパルス状電流を供給するとともに、制御端子から第
１の電流制御型トランジスタ内の電荷を引き抜く第２の
スイッチ手段と、第１の電流制御型トランジスタの制御
端子から第２のスイッチ手段を介さずに第１の電流制御
型トランジスタ内の電荷を引き抜く第１の電荷引き抜き
手段と、第１の電流制御型トランジスタのターンオフの
兆候を検出する第１のターンオフ検出手段と、(1)第１
の電流制御型トランジスタを所定のキャリア周期Ｔｃで
オン／オフするオン期間に、第１のスイッチ手段に正の
パルス状電流の供給を指示し、(2)第１の電流制御型ト
ランジスタを所定のキャリア周期Ｔｃでオン／オフする
オフ期間のうち第１のターンオフ検出手段で兆候が検出
されるまでの間、第２のスイッチ手段に負のパルス状電
流の供給および電荷の引き抜きを指示するとともに、第
１の電荷引き抜き手段に電荷の引き抜きを指示し、第１
のターンオフ検出手段で兆候が検出された以降に、第２
のスイッチ手段に負のパルス電流の供給および電荷の引
き抜きの停止を指示し、(3)第１の電流制御型トランジ
スタが逆方向にオンしている状態から逆回復する期間
に、オン期間の終了から所定時間Ｔｄ経過後、およびキ
ャリア周期Ｔｃの１周期前のオン期間の開始から（Ｔｃ
＋Ｔｄ）経過後にそれぞれ第２のスイッチ手段に負のパ
ルス状電流の供給および電荷の引き抜きを指示する第１
の制御回路と、パルス電流発生手段と第２の電流制御型
トランジスタの制御端子との間に介挿され、制御端子に
正のパルス状電流を供給する第３のスイッチ手段と、パ
ルス電流発生手段と第２の電流制御型トランジスタの制
御端子との間に介挿され、制御端子に負のパルス状電流
を供給するとともに、制御端子から第２の電流制御型ト
ランジスタ内の電荷を引き抜く第４のスイッチ手段と、
第２の電流制御型トランジスタの制御端子から第４のス
イッチ手段を介さずに第２の電流制御型トランジスタ内
の電荷を引き抜く第２の電荷引き抜き手段と、第２の電
流制御型トランジスタのターンオフの兆候を検出する第
２のターンオフ検出手段と、(1)第２の電流制御型トラ
ンジスタを所定のキャリア周期Ｔｃでオン／オフするオ
ン期間に、第３のスイッチ手段に正のパルス状電流の供
給を指示し、(2)第２の電流制御型トランジスタを所定
のキャリア周期Ｔｃでオン／オフするオフ期間のうち第
２のターンオフ検出手段で兆候が検出されるまでの間、
第４のスイッチ手段に負のパルス状電流の供給および電
荷の引き抜きを指示するとともに、第２の電荷引き抜き
手段に電荷の引き抜きを指示し、第２のターンオフ検出
手段で兆候が検出された以降に、第４のスイッチ手段に
負のパルス電流の供給および電荷の引き抜きの停止を指
示し、(3)第２の電流制御型トランジスタが逆方向にオ
ンしている状態から逆回復する期間に、オン期間の終了
から所定時間Ｔｄ経過後、およびキャリア周期Ｔｃの１
周期前のオン期間の開始から（Ｔｃ＋Ｔｄ）経過後にそ
れぞれ第４のスイッチ手段に負のパルス状電流の供給お
よび電荷の引き抜きを指示する第２の制御回路とを備え
ることにより、上述した目的を達成する。 （５）請求項５に記載の発明による電流制御型半導体素
子用駆動装置は、誘導性負荷に対して上アーム側に位置
して第１の方向に駆動電流を供給するとともに、誘導性
負荷から生じる逆起電力による電流を逆方向に流す第１
の電流制御型トランジスタと、第１の電流制御型トラン
ジスタと直列に接続され、誘導性負荷に対して下アーム
側に位置して第１の方向と異なる第２の方向に駆動電流
を供給するとともに、誘導性負荷から生じる逆起電力に
よる電流を逆方向に流す第２の電流制御型トランジスタ
と、正のパルス状電流および負のパルス状電流を交互に
発生するパルス電流発生手段と、パルス電流発生手段と
第１の電流制御型トランジスタの制御端子との間に介挿
され、制御端子に正のパルス状電流を供給する第１のス
イッチ手段と、パルス電流発生手段と第１の電流制御型
トランジスタの制御端子との間に介挿され、制御端子に
負のパルス状電流を供給するとともに、制御端子から第
１の電流制御型トランジスタ内の電荷を引き抜く第２の
スイッチ手段と、第１の電流制御型トランジスタの制御
端子から第２のスイッチ手段を介さずに第１の電流制御
型トランジスタ内の電荷を引き抜く第１の電荷引き抜き
手段と、第１の電流制御型トランジスタのターンオフの
兆候を検出する第１のターンオフ検出手段と、(1)第１
の電流制御型トランジスタを所定のキャリア周期Ｔｃで
オン／オフするオン期間に、第１のスイッチ手段に正の
パルス状電流の供給を指示し、(2)第１の電流制御型ト
ランジスタを所定のキャリア周期Ｔｃでオン／オフする
オフ期間のうち第１のターンオフ検出手段で兆候が検出
されるまでの間、第２のスイッチ手段に負のパルス状電
流の供給および電荷の引き抜きを指示し、第１のターン
オフ検出手段で兆候が検出された以降に、第２のスイッ
チ手段に負のパルス電流の供給および電荷の引き抜きの
停止を指示するとともに、第１の電荷引き抜き手段に電
荷の引き抜きを指示し、(3)第１の電流制御型トランジ
スタが逆方向にオンしている状態から逆回復する期間
に、オン期間の終了から所定時間Ｔｄ経過後、およびキ
ャリア周期Ｔｃの１周期前のオン期間の開始から（Ｔｃ
＋Ｔｄ）経過後にそれぞれ第２のスイッチ手段に負のパ
ルス状電流の供給および電荷の引き抜きを指示する第１
の制御回路と、パルス電流発生手段と第２の電流制御型
トランジスタの制御端子との間に介挿され、制御端子に
正のパルス状電流を供給する第３のスイッチ手段と、パ
ルス電流発生手段と第２の電流制御型トランジスタの制
御端子との間に介挿され、制御端子に負のパルス状電流
を供給するとともに、制御端子から第２の電流制御型ト
ランジスタ内の電荷を引き抜く第４のスイッチ手段と、
第２の電流制御型トランジスタの制御端子から第４のス
イッチ手段を介さずに第２の電流制御型トランジスタ内
の電荷を引き抜く第２の電荷引き抜き手段と、第２の電
流制御型トランジスタのターンオフの兆候を検出する第
２のターンオフ検出手段と、(1)第２の電流制御型トラ
ンジスタを所定のキャリア周期Ｔｃでオン／オフするオ
ン期間に、第３のスイッチ手段に正のパルス状電流の供
給を指示し、(2)第２の電流制御型トランジスタを所定
のキャリア周期Ｔｃでオン／オフするオフ期間のうち第
２のターンオフ検出手段で兆候が検出されるまでの間、
第４のスイッチ手段に負のパルス状電流の供給および電
荷の引き抜きを指示し、第２のターンオフ検出手段で兆
候が検出された以降に、第４のスイッチ手段に負のパル
ス電流の供給および電荷の引き抜きの停止を指示すると
ともに、第２の電荷引き抜き手段に電荷の引き抜きを指
示し、(3)第２の電流制御型トランジスタが逆方向にオ
ンしている状態から逆回復する期間に、オン期間の終了
から所定時間Ｔｄ経過後、およびキャリア周期Ｔｃの１
周期前のオン期間の開始から（Ｔｃ＋Ｔｄ）経過後にそ
れぞれ第４のスイッチ手段に負のパルス状電流の供給お
よび電荷の引き抜きを指示する第２の制御回路とを備え
ることにより、上述した目的を達成する。 （６）請求項６に記載の発明は、請求項４または５に記
載の電流制御型半導体素子用駆動装置において、第１の
制御回路および第２の制御回路は、それぞれ正のパルス
状電流の供給を指示する場合に負のパルス状電流の供給
および電荷の引き抜きを止めるようにさらに指示するこ
とを特徴とする。
発明による電流制御型半導体素子用駆動回路は、正のパ
ルス状電流および負のパルス状電流を交互に発生するパ
ルス電流発生手段と、パルス電流発生手段と電流制御型
トランジスタの制御端子との間に介挿され、制御端子に
正のパルス状電流を供給する第１のスイッチ手段と、パ
ルス電流発生手段と電流制御型トランジスタの制御端子
との間に介挿され、制御端子に負のパルス状電流を供給
するとともに、制御端子から電流制御型トランジスタ内
の電荷を引き抜く第２のスイッチ手段と、電流制御型ト
ランジスタの制御端子から第２のスイッチ手段を介さず
に電流制御型トランジスタ内の電荷を引き抜く電荷引き
抜き手段と、電流制御型トランジスタのターンオフの兆
候を検出するターンオフ検出手段と、(1)電流制御型ト
ランジスタを所定のキャリア周期Ｔｃでオン／オフする
オン期間に、第１のスイッチ手段に正のパルス状電流の
供給を指示し、(2)電流制御型トランジスタを所定のキ
ャリア周期Ｔｃでオン／オフするオフ期間のうちターン
オフ検出手段で兆候が検出されるまでの間、第２のスイ
ッチ手段に負のパルス状電流の供給および電荷の引き抜
きを指示するとともに、電荷引き抜き手段に電荷の引き
抜きを指示し、ターンオフ検出手段で兆候が検出された
以降に、第２のスイッチ手段に負のパルス電流の供給お
よび電荷の引き抜きの停止を指示し、(3)電流制御型ト
ランジスタのオン期間の終了から所定時間Ｔｄ経過後、
およびキャリア周期Ｔｃの１周期前のオン期間の開始か
ら（Ｔｃ＋Ｔｄ）経過後にそれぞれ第２のスイッチ手段
に負のパルス状電流の供給および電荷の引き抜きを指示
する制御回路とを備えることにより、上述した目的を達
成する。 （２）請求項２に記載の発明による電流制御型半導体素
子用駆動回路は、正のパルス状電流および負のパルス状
電流を交互に発生するパルス電流発生手段と、パルス電
流発生手段と電流制御型トランジスタの制御端子との間
に介挿され、制御端子に正のパルス状電流を供給する第
１のスイッチ手段と、パルス電流発生手段と電流制御型
トランジスタの制御端子との間に介挿され、制御端子に
負のパルス状電流を供給するとともに、制御端子から電
流制御型トランジスタ内の電荷を引き抜く第２のスイッ
チ手段と、電流制御型トランジスタの制御端子から第２
のスイッチ手段を介さずに電流制御型トランジスタ内の
電荷を引き抜く電荷引き抜き手段と、電流制御型トラン
ジスタのターンオフの兆候を検出するターンオフ検出手
段と、(1)電流制御型トランジスタを所定のキャリア周
期Ｔｃでオン／オフするオン期間に、第１のスイッチ手
段に正のパルス状電流の供給を指示し、(2)電流制御型
トランジスタを所定のキャリア周期Ｔｃでオン／オフす
るオフ期間のうちターンオフ検出手段で兆候が検出され
るまでの間、第２のスイッチ手段に負のパルス状電流の
供給および電荷の引き抜きを指示し、ターンオフ検出手
段で兆候が検出された以降に、第２のスイッチ手段に負
のパルス電流の供給および電荷の引き抜きの停止を指示
するとともに、電荷引き抜き手段に電荷の引き抜きを指
示し、(3)電流制御型トランジスタのオン期間の終了か
ら所定時間Ｔｄ経過後、およびキャリア周期Ｔｃの１周
期前のオン期間の開始から（Ｔｃ＋Ｔｄ）経過後にそれ
ぞれ第２のスイッチ手段に負のパルス状電流の供給およ
び電荷の引き抜きを指示する制御回路とを備えることに
より、上述した目的を達成する。 （３）請求項３に記載の発明は、請求項１または２に記
載の電流制御型半導体素子用駆動回路において、制御回
路は、正のパルス状電流の供給を指示する場合に負のパ
ルス状電流の供給および電荷の引き抜きを止めるように
さらに指示することを特徴とする。 （４）請求項４に記載の発明による電流制御型半導体素
子用駆動装置は、誘導性負荷に対して上アーム側に位置
して第１の方向に駆動電流を供給するとともに、誘導性
負荷から生じる逆起電力による電流を逆方向に流す第１
の電流制御型トランジスタと、第１の電流制御型トラン
ジスタと直列に接続され、誘導性負荷に対して下アーム
側に位置して第１の方向と異なる第２の方向に駆動電流
を供給するとともに、誘導性負荷から生じる逆起電力に
よる電流を逆方向に流す第２の電流制御型トランジスタ
と、正のパルス状電流および負のパルス状電流を交互に
発生するパルス電流発生手段と、パルス電流発生手段と
第１の電流制御型トランジスタの制御端子との間に介挿
され、制御端子に正のパルス状電流を供給する第１のス
イッチ手段と、パルス電流発生手段と第１の電流制御型
トランジスタの制御端子との間に介挿され、制御端子に
負のパルス状電流を供給するとともに、制御端子から第
１の電流制御型トランジスタ内の電荷を引き抜く第２の
スイッチ手段と、第１の電流制御型トランジスタの制御
端子から第２のスイッチ手段を介さずに第１の電流制御
型トランジスタ内の電荷を引き抜く第１の電荷引き抜き
手段と、第１の電流制御型トランジスタのターンオフの
兆候を検出する第１のターンオフ検出手段と、(1)第１
の電流制御型トランジスタを所定のキャリア周期Ｔｃで
オン／オフするオン期間に、第１のスイッチ手段に正の
パルス状電流の供給を指示し、(2)第１の電流制御型ト
ランジスタを所定のキャリア周期Ｔｃでオン／オフする
オフ期間のうち第１のターンオフ検出手段で兆候が検出
されるまでの間、第２のスイッチ手段に負のパルス状電
流の供給および電荷の引き抜きを指示するとともに、第
１の電荷引き抜き手段に電荷の引き抜きを指示し、第１
のターンオフ検出手段で兆候が検出された以降に、第２
のスイッチ手段に負のパルス電流の供給および電荷の引
き抜きの停止を指示し、(3)第１の電流制御型トランジ
スタが逆方向にオンしている状態から逆回復する期間
に、オン期間の終了から所定時間Ｔｄ経過後、およびキ
ャリア周期Ｔｃの１周期前のオン期間の開始から（Ｔｃ
＋Ｔｄ）経過後にそれぞれ第２のスイッチ手段に負のパ
ルス状電流の供給および電荷の引き抜きを指示する第１
の制御回路と、パルス電流発生手段と第２の電流制御型
トランジスタの制御端子との間に介挿され、制御端子に
正のパルス状電流を供給する第３のスイッチ手段と、パ
ルス電流発生手段と第２の電流制御型トランジスタの制
御端子との間に介挿され、制御端子に負のパルス状電流
を供給するとともに、制御端子から第２の電流制御型ト
ランジスタ内の電荷を引き抜く第４のスイッチ手段と、
第２の電流制御型トランジスタの制御端子から第４のス
イッチ手段を介さずに第２の電流制御型トランジスタ内
の電荷を引き抜く第２の電荷引き抜き手段と、第２の電
流制御型トランジスタのターンオフの兆候を検出する第
２のターンオフ検出手段と、(1)第２の電流制御型トラ
ンジスタを所定のキャリア周期Ｔｃでオン／オフするオ
ン期間に、第３のスイッチ手段に正のパルス状電流の供
給を指示し、(2)第２の電流制御型トランジスタを所定
のキャリア周期Ｔｃでオン／オフするオフ期間のうち第
２のターンオフ検出手段で兆候が検出されるまでの間、
第４のスイッチ手段に負のパルス状電流の供給および電
荷の引き抜きを指示するとともに、第２の電荷引き抜き
手段に電荷の引き抜きを指示し、第２のターンオフ検出
手段で兆候が検出された以降に、第４のスイッチ手段に
負のパルス電流の供給および電荷の引き抜きの停止を指
示し、(3)第２の電流制御型トランジスタが逆方向にオ
ンしている状態から逆回復する期間に、オン期間の終了
から所定時間Ｔｄ経過後、およびキャリア周期Ｔｃの１
周期前のオン期間の開始から（Ｔｃ＋Ｔｄ）経過後にそ
れぞれ第４のスイッチ手段に負のパルス状電流の供給お
よび電荷の引き抜きを指示する第２の制御回路とを備え
ることにより、上述した目的を達成する。 （５）請求項５に記載の発明による電流制御型半導体素
子用駆動装置は、誘導性負荷に対して上アーム側に位置
して第１の方向に駆動電流を供給するとともに、誘導性
負荷から生じる逆起電力による電流を逆方向に流す第１
の電流制御型トランジスタと、第１の電流制御型トラン
ジスタと直列に接続され、誘導性負荷に対して下アーム
側に位置して第１の方向と異なる第２の方向に駆動電流
を供給するとともに、誘導性負荷から生じる逆起電力に
よる電流を逆方向に流す第２の電流制御型トランジスタ
と、正のパルス状電流および負のパルス状電流を交互に
発生するパルス電流発生手段と、パルス電流発生手段と
第１の電流制御型トランジスタの制御端子との間に介挿
され、制御端子に正のパルス状電流を供給する第１のス
イッチ手段と、パルス電流発生手段と第１の電流制御型
トランジスタの制御端子との間に介挿され、制御端子に
負のパルス状電流を供給するとともに、制御端子から第
１の電流制御型トランジスタ内の電荷を引き抜く第２の
スイッチ手段と、第１の電流制御型トランジスタの制御
端子から第２のスイッチ手段を介さずに第１の電流制御
型トランジスタ内の電荷を引き抜く第１の電荷引き抜き
手段と、第１の電流制御型トランジスタのターンオフの
兆候を検出する第１のターンオフ検出手段と、(1)第１
の電流制御型トランジスタを所定のキャリア周期Ｔｃで
オン／オフするオン期間に、第１のスイッチ手段に正の
パルス状電流の供給を指示し、(2)第１の電流制御型ト
ランジスタを所定のキャリア周期Ｔｃでオン／オフする
オフ期間のうち第１のターンオフ検出手段で兆候が検出
されるまでの間、第２のスイッチ手段に負のパルス状電
流の供給および電荷の引き抜きを指示し、第１のターン
オフ検出手段で兆候が検出された以降に、第２のスイッ
チ手段に負のパルス電流の供給および電荷の引き抜きの
停止を指示するとともに、第１の電荷引き抜き手段に電
荷の引き抜きを指示し、(3)第１の電流制御型トランジ
スタが逆方向にオンしている状態から逆回復する期間
に、オン期間の終了から所定時間Ｔｄ経過後、およびキ
ャリア周期Ｔｃの１周期前のオン期間の開始から（Ｔｃ
＋Ｔｄ）経過後にそれぞれ第２のスイッチ手段に負のパ
ルス状電流の供給および電荷の引き抜きを指示する第１
の制御回路と、パルス電流発生手段と第２の電流制御型
トランジスタの制御端子との間に介挿され、制御端子に
正のパルス状電流を供給する第３のスイッチ手段と、パ
ルス電流発生手段と第２の電流制御型トランジスタの制
御端子との間に介挿され、制御端子に負のパルス状電流
を供給するとともに、制御端子から第２の電流制御型ト
ランジスタ内の電荷を引き抜く第４のスイッチ手段と、
第２の電流制御型トランジスタの制御端子から第４のス
イッチ手段を介さずに第２の電流制御型トランジスタ内
の電荷を引き抜く第２の電荷引き抜き手段と、第２の電
流制御型トランジスタのターンオフの兆候を検出する第
２のターンオフ検出手段と、(1)第２の電流制御型トラ
ンジスタを所定のキャリア周期Ｔｃでオン／オフするオ
ン期間に、第３のスイッチ手段に正のパルス状電流の供
給を指示し、(2)第２の電流制御型トランジスタを所定
のキャリア周期Ｔｃでオン／オフするオフ期間のうち第
２のターンオフ検出手段で兆候が検出されるまでの間、
第４のスイッチ手段に負のパルス状電流の供給および電
荷の引き抜きを指示し、第２のターンオフ検出手段で兆
候が検出された以降に、第４のスイッチ手段に負のパル
ス電流の供給および電荷の引き抜きの停止を指示すると
ともに、第２の電荷引き抜き手段に電荷の引き抜きを指
示し、(3)第２の電流制御型トランジスタが逆方向にオ
ンしている状態から逆回復する期間に、オン期間の終了
から所定時間Ｔｄ経過後、およびキャリア周期Ｔｃの１
周期前のオン期間の開始から（Ｔｃ＋Ｔｄ）経過後にそ
れぞれ第４のスイッチ手段に負のパルス状電流の供給お
よび電荷の引き抜きを指示する第２の制御回路とを備え
ることにより、上述した目的を達成する。 （６）請求項６に記載の発明は、請求項４または５に記
載の電流制御型半導体素子用駆動装置において、第１の
制御回路および第２の制御回路は、それぞれ正のパルス
状電流の供給を指示する場合に負のパルス状電流の供給
および電荷の引き抜きを止めるようにさらに指示するこ
とを特徴とする。
【００１４】
【発明の効果】（１）請求項１〜６に記載の発明によれ
ば、正負のパルス状電流を交互に発生するパルス電流発
生手段からのパルス状電流を、電流制御型トランジスタ
を所定のキャリア周期Ｔｃでオン／オフするオン期間に
第１（第３）のスイッチ手段で整流して電流制御型トラ
ンジスタの制御端子に正のパルス状電流を供給し、電流
制御型トランジスタのオフ期間のうち電流制御型トラン
ジスタのターンオフの兆候が検出されるまでの間に第２
（第４）のスイッチ手段で整流して電流制御型トランジ
スタの制御端子に負のパルス状電流を供給する。ターン
オフの兆候が検出されるまでは第２（第４）のスイッチ
手段で電流制御型トランジスタの制御端子から電荷引き
抜きを行い、ターンオフの兆候が検出された以降は負の
パルス電流の供給を止めて電荷引き抜き手段のみで電荷
引き抜きを行う。さらに、上記オン期間の終了から所定
時間Ｔｄ終了後、および１周期前のオン期間の開始から
（Ｔｃ＋Ｔｄ）後に電流制御型トランジスタの制御端子
に負のパルス状電流を供給する。この結果、電流制御型
半導体素子の制御端子における振動を防止できるととも
に、必要なタイミングで負のパルス状電流を供給でき
る。 （２）請求項３、６に記載の発明では、正のパルス状電
流の供給を指示する場合に負のパルス状電流の供給を止
めるようにしたので、電荷を供給する一方で電荷を引き
抜くような互いに反する動作が競合することが防止され
る。
ば、正負のパルス状電流を交互に発生するパルス電流発
生手段からのパルス状電流を、電流制御型トランジスタ
を所定のキャリア周期Ｔｃでオン／オフするオン期間に
第１（第３）のスイッチ手段で整流して電流制御型トラ
ンジスタの制御端子に正のパルス状電流を供給し、電流
制御型トランジスタのオフ期間のうち電流制御型トラン
ジスタのターンオフの兆候が検出されるまでの間に第２
（第４）のスイッチ手段で整流して電流制御型トランジ
スタの制御端子に負のパルス状電流を供給する。ターン
オフの兆候が検出されるまでは第２（第４）のスイッチ
手段で電流制御型トランジスタの制御端子から電荷引き
抜きを行い、ターンオフの兆候が検出された以降は負の
パルス電流の供給を止めて電荷引き抜き手段のみで電荷
引き抜きを行う。さらに、上記オン期間の終了から所定
時間Ｔｄ終了後、および１周期前のオン期間の開始から
（Ｔｃ＋Ｔｄ）後に電流制御型トランジスタの制御端子
に負のパルス状電流を供給する。この結果、電流制御型
半導体素子の制御端子における振動を防止できるととも
に、必要なタイミングで負のパルス状電流を供給でき
る。 （２）請求項３、６に記載の発明では、正のパルス状電
流の供給を指示する場合に負のパルス状電流の供給を止
めるようにしたので、電荷を供給する一方で電荷を引き
抜くような互いに反する動作が競合することが防止され
る。
【００１５】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。図１は、本発明の一実施の形態に
よる電流制御型半導体素子の駆動回路を示す図である。
図１において、トランジスタＴｒ１を駆動する駆動回路
およびトランジスタＴｒ２を駆動する駆動回路が上下に
接続され、トランジスタＴｒ１およびＴｒ２によるハー
フブリッジが構成されている。トランジスタＴｒ１およ
びＴｒ２は、モータなどから構成される誘導性負荷Ｌに
駆動電流を供給する。たとえば、トランジスタＴｒ１の
コレクタ端子は直流電源Ｖｄの正極側に接続され、トラ
ンジスタＴｒ２のエミッタ端子は直流電源Ｖｄの負極側
に接続される。トランジスタＴｒ１のエミッタ端子とト
ランジスタＴｒ２のコレクタ端子との間に誘導性負荷Ｌ
が接続される。ここで、誘導性負荷Ｌの他端は直流電源
Ｖｄの正極側に接続されているものとする。
施の形態を説明する。図１は、本発明の一実施の形態に
よる電流制御型半導体素子の駆動回路を示す図である。
図１において、トランジスタＴｒ１を駆動する駆動回路
およびトランジスタＴｒ２を駆動する駆動回路が上下に
接続され、トランジスタＴｒ１およびＴｒ２によるハー
フブリッジが構成されている。トランジスタＴｒ１およ
びＴｒ２は、モータなどから構成される誘導性負荷Ｌに
駆動電流を供給する。たとえば、トランジスタＴｒ１の
コレクタ端子は直流電源Ｖｄの正極側に接続され、トラ
ンジスタＴｒ２のエミッタ端子は直流電源Ｖｄの負極側
に接続される。トランジスタＴｒ１のエミッタ端子とト
ランジスタＴｒ２のコレクタ端子との間に誘導性負荷Ｌ
が接続される。ここで、誘導性負荷Ｌの他端は直流電源
Ｖｄの正極側に接続されているものとする。
【００１６】このような誘導性負荷Ｌを駆動する電流制
御型素子の駆動回路は、たとえば、誘導モータを制御す
るチョッパ回路、およびＨブリッジ回路などに用いられ
る。ハーフブリッジは、Ｈブリッジの片側を構成するも
のである。
御型素子の駆動回路は、たとえば、誘導モータを制御す
るチョッパ回路、およびＨブリッジ回路などに用いられ
る。ハーフブリッジは、Ｈブリッジの片側を構成するも
のである。
【００１７】上側アームを構成するトランジスタＴｒ１
は、駆動回路からベース端子に流されるパルス電流ＩＢ
Ｕに応じてオン／オフされる。下側アームを構成するト
ランジスタＴｒ２は、駆動回路からベース端子に流され
るパルス電流ＩＢＬに応じてオン／オフされる。上側ア
ームの駆動回路は、パルス電源と、制御回路１２１Ｕ
と、Ｎ型ＭＯＳトランジスタＭ２１Ｕ、Ｍ２２Ｕおよび
Ｍ２３Ｕと、Ｖｃｅ検知回路１３Ｕと、タイミング検知
回路１４１Ｕとによって構成される。下側アームの駆動
回路は、パルス電源と、制御回路１２１Ｌと、Ｎ型ＭＯ
ＳトランジスタＭ２１Ｌ、Ｍ２２ＬおよびＭ２３Ｌと、
Ｖｃｅ検知回路１３Ｌと、タイミング検知回路１４１Ｌ
とによって構成される。
は、駆動回路からベース端子に流されるパルス電流ＩＢ
Ｕに応じてオン／オフされる。下側アームを構成するト
ランジスタＴｒ２は、駆動回路からベース端子に流され
るパルス電流ＩＢＬに応じてオン／オフされる。上側ア
ームの駆動回路は、パルス電源と、制御回路１２１Ｕ
と、Ｎ型ＭＯＳトランジスタＭ２１Ｕ、Ｍ２２Ｕおよび
Ｍ２３Ｕと、Ｖｃｅ検知回路１３Ｕと、タイミング検知
回路１４１Ｕとによって構成される。下側アームの駆動
回路は、パルス電源と、制御回路１２１Ｌと、Ｎ型ＭＯ
ＳトランジスタＭ２１Ｌ、Ｍ２２ＬおよびＭ２３Ｌと、
Ｖｃｅ検知回路１３Ｌと、タイミング検知回路１４１Ｌ
とによって構成される。
【００１８】パルス電源は上下アームで共通に使用され
る。パルス電源は、パルス発生回路１１と、直流電源Ｖ
ｓと、ダイオードＤｓ１およびＤｓ２と、スイッチＳＷ
１およびＳＷ２と、トランスＴＢとによって構成され
る。トランスＴＢには、コアと一次巻き線Ｐとを共通に
して二次巻き線ＳＵおよびＳＬが巻かれている。二次巻
き線ＳＵおよびＳＬは、極性が反対に巻かれている。
る。パルス電源は、パルス発生回路１１と、直流電源Ｖ
ｓと、ダイオードＤｓ１およびＤｓ２と、スイッチＳＷ
１およびＳＷ２と、トランスＴＢとによって構成され
る。トランスＴＢには、コアと一次巻き線Ｐとを共通に
して二次巻き線ＳＵおよびＳＬが巻かれている。二次巻
き線ＳＵおよびＳＬは、極性が反対に巻かれている。
【００１９】トランスＴＢの一次巻き線Ｐ側の回路に
は、直流電源Ｖｓの電圧を一次巻き線Ｐに正の向き(図
中ドットに向かう上向き)に印加するためにスイッチＳ
Ｗ１およびＳＷ２が一次巻き線Ｐと直列に接続されてい
る。また、一次巻き線Ｐに流れる電流を環流させる向き
に、ダイオードＤｓ１およびＤｓ２が一次巻き線Ｐと直
列に接続されている。パルス発生回路１１は、スイッチ
ＳＷ１およびＳＷ２を所定の周期でオン／オフさせるよ
うにパルス状の制御信号Ｖｇ１１を出力する。制御信号
Ｖｇ１１の周波数は、後述するトランジスタＴｒ１およ
びＴｒ２を駆動する信号に比べて十分に高く設定されて
いる。
は、直流電源Ｖｓの電圧を一次巻き線Ｐに正の向き(図
中ドットに向かう上向き)に印加するためにスイッチＳ
Ｗ１およびＳＷ２が一次巻き線Ｐと直列に接続されてい
る。また、一次巻き線Ｐに流れる電流を環流させる向き
に、ダイオードＤｓ１およびＤｓ２が一次巻き線Ｐと直
列に接続されている。パルス発生回路１１は、スイッチ
ＳＷ１およびＳＷ２を所定の周期でオン／オフさせるよ
うにパルス状の制御信号Ｖｇ１１を出力する。制御信号
Ｖｇ１１の周波数は、後述するトランジスタＴｒ１およ
びＴｒ２を駆動する信号に比べて十分に高く設定されて
いる。
【００２０】制御信号Ｖｇ１１がＨレベルになると、ス
イッチＳＷ１およびＳＷ２がオンされる。このとき、ト
ランスＴＢの一次巻き線Ｐに流れる電流が増加し、二次
巻き線ＳＵに誘起される電圧Ｖ２Ｕは正の向きになり、
二次巻き線ＳＬに誘起される電圧Ｖ２Ｌは負の向きにな
る。制御信号Ｖｇ１１がＬレベルになると、スイッチＳ
Ｗ１およびＳＷ２がオフされる。このとき、トランスＴ
Ｂの一次巻き線Ｐに流れる電流は、ダイオードＤｓ１お
よびＤｓ２を介して環流されて減少する。二次巻き線Ｓ
Ｕに誘起される電圧Ｖ２Ｕは負の向きになり、二次巻き
線ＳＬに誘起される電圧Ｖ２Ｌは正の向きになる。
イッチＳＷ１およびＳＷ２がオンされる。このとき、ト
ランスＴＢの一次巻き線Ｐに流れる電流が増加し、二次
巻き線ＳＵに誘起される電圧Ｖ２Ｕは正の向きになり、
二次巻き線ＳＬに誘起される電圧Ｖ２Ｌは負の向きにな
る。制御信号Ｖｇ１１がＬレベルになると、スイッチＳ
Ｗ１およびＳＷ２がオフされる。このとき、トランスＴ
Ｂの一次巻き線Ｐに流れる電流は、ダイオードＤｓ１お
よびＤｓ２を介して環流されて減少する。二次巻き線Ｓ
Ｕに誘起される電圧Ｖ２Ｕは負の向きになり、二次巻き
線ＳＬに誘起される電圧Ｖ２Ｌは正の向きになる。
【００２１】トランスＴＢの二次巻き線ＳＵ側の回路が
上側アームを構成する。上側アームには、内蔵されるボ
ディダイオードの極性が互いに逆になるように、Ｎ型Ｍ
ＯＳトランジスタＭ２１ＵおよびＭ２２Ｕが直列に接続
されている。ボディダイオードＤ２１Ｕは、Ｎ型ＭＯＳ
トランジスタＭ２１Ｕに内蔵される。ボディダイオード
Ｄ２２Ｕは、Ｎ型ＭＯＳトランジスタＭ２２Ｕに内蔵さ
れる。トランジスタＴｒ１のベース端子−エミッタ端子
間には、抵抗器ＲＵおよびＮ型ＭＯＳトランジスタＭ２
３Ｕが直列に接続されている。ここで、トランジスタＴ
ｒ１のベース端子に電流を供給する二次巻き線ＳＵ側の
電流経路には、寄生インダクタンスＬｓＵが存在する。
上側アームを構成する。上側アームには、内蔵されるボ
ディダイオードの極性が互いに逆になるように、Ｎ型Ｍ
ＯＳトランジスタＭ２１ＵおよびＭ２２Ｕが直列に接続
されている。ボディダイオードＤ２１Ｕは、Ｎ型ＭＯＳ
トランジスタＭ２１Ｕに内蔵される。ボディダイオード
Ｄ２２Ｕは、Ｎ型ＭＯＳトランジスタＭ２２Ｕに内蔵さ
れる。トランジスタＴｒ１のベース端子−エミッタ端子
間には、抵抗器ＲＵおよびＮ型ＭＯＳトランジスタＭ２
３Ｕが直列に接続されている。ここで、トランジスタＴ
ｒ１のベース端子に電流を供給する二次巻き線ＳＵ側の
電流経路には、寄生インダクタンスＬｓＵが存在する。
【００２２】トランジスタＴｒ１に対する駆動指令（上
アーム指令）は、不図示の外部コントローラからフォト
カプラ１０１を介して制御回路１２１Ｕに入力される。
制御回路１２１Ｕは、トランジスタＴｒ１の駆動指令が
入力されると、駆動指令に応じてＮ型ＭＯＳトランジス
タＭ２１ＵおよびＭ２２Ｕのいずれか一方をオンし、他
方をオフするように制御信号Ｖｇ２１ＵおよびＶｇ２２
Ｕを出力する。制御回路１２１Ｕはさらに、Ｎ型ＭＯＳ
トランジスタＭ２３Ｕをオン／オフする制御信号Ｖｇ２
３Ｕを出力する。Ｖｃｅ検知回路１３Ｕは、トランジス
タＴｒ１のコレクタ端子−エミッタ端子間電圧ＶｃｅＵ
を検出する。
アーム指令）は、不図示の外部コントローラからフォト
カプラ１０１を介して制御回路１２１Ｕに入力される。
制御回路１２１Ｕは、トランジスタＴｒ１の駆動指令が
入力されると、駆動指令に応じてＮ型ＭＯＳトランジス
タＭ２１ＵおよびＭ２２Ｕのいずれか一方をオンし、他
方をオフするように制御信号Ｖｇ２１ＵおよびＶｇ２２
Ｕを出力する。制御回路１２１Ｕはさらに、Ｎ型ＭＯＳ
トランジスタＭ２３Ｕをオン／オフする制御信号Ｖｇ２
３Ｕを出力する。Ｖｃｅ検知回路１３Ｕは、トランジス
タＴｒ１のコレクタ端子−エミッタ端子間電圧ＶｃｅＵ
を検出する。
【００２３】タイミング検知回路１４１Ｕは、二次巻き
線ＳＵに誘起される電圧Ｖ２Ｕ波形の立ち上がり、およ
び立ち下がりタイミングを検出し、タイミング信号ＣＫ
＿Ｕを制御回路１２１Ｕへ送出する。制御回路１２１Ｕ
は、このタイミング信号ＣＫ＿Ｕの立ち上がりおよび立
ち下がりエッジに合わせて上記制御信号Ｖｇ２１Ｕ〜Ｖ
ｇ２３Ｕを出力する。
線ＳＵに誘起される電圧Ｖ２Ｕ波形の立ち上がり、およ
び立ち下がりタイミングを検出し、タイミング信号ＣＫ
＿Ｕを制御回路１２１Ｕへ送出する。制御回路１２１Ｕ
は、このタイミング信号ＣＫ＿Ｕの立ち上がりおよび立
ち下がりエッジに合わせて上記制御信号Ｖｇ２１Ｕ〜Ｖ
ｇ２３Ｕを出力する。
【００２４】トランスＴＢの二次巻き線ＳＬ側の回路が
下側アームを構成する。下側アームには、内蔵されるボ
ディダイオードの極性が互いに逆になるように、Ｎ型Ｍ
ＯＳトランジスタＭ２１ＬおよびＭ２２Ｌが直列に接続
されている。ボディダイオードＤ２１Ｌは、Ｎ型ＭＯＳ
トランジスタＭ２１Ｌに内蔵される。ボディダイオード
Ｄ２２Ｌは、Ｎ型ＭＯＳトランジスタＭ２２Ｌに内蔵さ
れる。トランジスタＴｒ２のベース端子−エミッタ端子
間には、抵抗器ＲＬおよびＮ型ＭＯＳトランジスタＭ２
３Ｌが直列に接続されている。ここで、トランジスタＴ
ｒ２のベース端子に電流を供給する二次巻き線ＳＬ側の
電流経路には、寄生インダクタンスＬｓＬが存在する。
下側アームを構成する。下側アームには、内蔵されるボ
ディダイオードの極性が互いに逆になるように、Ｎ型Ｍ
ＯＳトランジスタＭ２１ＬおよびＭ２２Ｌが直列に接続
されている。ボディダイオードＤ２１Ｌは、Ｎ型ＭＯＳ
トランジスタＭ２１Ｌに内蔵される。ボディダイオード
Ｄ２２Ｌは、Ｎ型ＭＯＳトランジスタＭ２２Ｌに内蔵さ
れる。トランジスタＴｒ２のベース端子−エミッタ端子
間には、抵抗器ＲＬおよびＮ型ＭＯＳトランジスタＭ２
３Ｌが直列に接続されている。ここで、トランジスタＴ
ｒ２のベース端子に電流を供給する二次巻き線ＳＬ側の
電流経路には、寄生インダクタンスＬｓＬが存在する。
【００２５】トランジスタＴｒ２に対する駆動指令（下
アーム指令）は、不図示の外部コントローラからフォト
カプラ１０２を介して制御回路１２１Ｌに入力される。
制御回路１２１Ｌは、トランジスタＴｒ２の駆動指令が
入力されると、駆動指令に応じてＮ型ＭＯＳトランジス
タＭ２１ＬおよびＭ２２Ｌのいずれか一方をオンし、他
方をオフするように制御信号Ｖｇ２１ＬおよびＶｇ２２
Ｌを出力する。制御回路１２１Ｌはさらに、Ｎ型ＭＯＳ
トランジスタＭ２３Ｌをオン／オフする制御信号Ｖｇ２
３Ｌを出力する。Ｖｃｅ検知回路１３Ｌは、トランジス
タＴｒ２のコレクタ端子−エミッタ端子間電圧ＶｃｅＬ
を検出する。
アーム指令）は、不図示の外部コントローラからフォト
カプラ１０２を介して制御回路１２１Ｌに入力される。
制御回路１２１Ｌは、トランジスタＴｒ２の駆動指令が
入力されると、駆動指令に応じてＮ型ＭＯＳトランジス
タＭ２１ＬおよびＭ２２Ｌのいずれか一方をオンし、他
方をオフするように制御信号Ｖｇ２１ＬおよびＶｇ２２
Ｌを出力する。制御回路１２１Ｌはさらに、Ｎ型ＭＯＳ
トランジスタＭ２３Ｌをオン／オフする制御信号Ｖｇ２
３Ｌを出力する。Ｖｃｅ検知回路１３Ｌは、トランジス
タＴｒ２のコレクタ端子−エミッタ端子間電圧ＶｃｅＬ
を検出する。
【００２６】タイミング検知回路１４１Ｌは、二次巻き
線ＳＬに誘起される電圧Ｖ２Ｌ波形の立ち上がり、およ
び立ち下がりタイミングを検出し、タイミング信号ＣＫ
＿Ｌを制御回路１２１Ｌへ送出する。制御回路１２１Ｌ
は、このタイミング信号ＣＫ＿Ｌの立ち上がりおよび立
ち下がりエッジに合わせて上記制御信号Ｖｇ２１Ｌ〜Ｖ
ｇ２３Ｌを出力する。
線ＳＬに誘起される電圧Ｖ２Ｌ波形の立ち上がり、およ
び立ち下がりタイミングを検出し、タイミング信号ＣＫ
＿Ｌを制御回路１２１Ｌへ送出する。制御回路１２１Ｌ
は、このタイミング信号ＣＫ＿Ｌの立ち上がりおよび立
ち下がりエッジに合わせて上記制御信号Ｖｇ２１Ｌ〜Ｖ
ｇ２３Ｌを出力する。
【００２７】以上の駆動回路の動作タイミングを説明す
る。図２は、図１の駆動回路の動作タイミングを説明す
るタイミングチャートである。図２において、不図示の
外部コントローラからフォトカプラ１０１を介して制御
回路１２１Ｕに入力される上アーム指令、不図示の外部
コントローラからフォトカプラ１０２を介して制御回路
１２１Ｌに入力される下アーム指令、Ｎ型ＭＯＳトラン
ジスタＭ２２Ｕのゲート端子に印加される制御信号Ｖｇ
２２Ｕ（実際に上アームのトランジスタＴｒ１を駆動す
る指令）、Ｎ型ＭＯＳトランジスタＭ２２Ｌのゲート端
子に印加される制御信号Ｖｇ２２Ｌ（実際に下アームの
トランジスタＴｒ２を駆動する指令）、Ｎ型ＭＯＳトラ
ンジスタＭ２１Ｕのゲート端子に印加される制御信号Ｖ
ｇ２１Ｕ（上アームのトランジスタＴｒ１に負パルスを
印加する指令）の波形、Ｎ型ＭＯＳトランジスタＭ２３
Ｕのゲート端子に印加される制御信号Ｖｇ２３Ｕの波
形、Ｎ型ＭＯＳトランジスタＭ２１Ｌのゲート端子に印
加される制御信号Ｖｇ２１Ｌ（下アームのトランジスタ
Ｔｒ２に負パルスを印加する指令）の波形、Ｎ型ＭＯＳ
トランジスタＭ２３Ｌのゲート端子に印加される制御信
号Ｖｇ２３Ｌの波形が、それぞれ示されている。
る。図２は、図１の駆動回路の動作タイミングを説明す
るタイミングチャートである。図２において、不図示の
外部コントローラからフォトカプラ１０１を介して制御
回路１２１Ｕに入力される上アーム指令、不図示の外部
コントローラからフォトカプラ１０２を介して制御回路
１２１Ｌに入力される下アーム指令、Ｎ型ＭＯＳトラン
ジスタＭ２２Ｕのゲート端子に印加される制御信号Ｖｇ
２２Ｕ（実際に上アームのトランジスタＴｒ１を駆動す
る指令）、Ｎ型ＭＯＳトランジスタＭ２２Ｌのゲート端
子に印加される制御信号Ｖｇ２２Ｌ（実際に下アームの
トランジスタＴｒ２を駆動する指令）、Ｎ型ＭＯＳトラ
ンジスタＭ２１Ｕのゲート端子に印加される制御信号Ｖ
ｇ２１Ｕ（上アームのトランジスタＴｒ１に負パルスを
印加する指令）の波形、Ｎ型ＭＯＳトランジスタＭ２３
Ｕのゲート端子に印加される制御信号Ｖｇ２３Ｕの波
形、Ｎ型ＭＯＳトランジスタＭ２１Ｌのゲート端子に印
加される制御信号Ｖｇ２１Ｌ（下アームのトランジスタ
Ｔｒ２に負パルスを印加する指令）の波形、Ｎ型ＭＯＳ
トランジスタＭ２３Ｌのゲート端子に印加される制御信
号Ｖｇ２３Ｌの波形が、それぞれ示されている。
【００２８】外部コントローラから入力される上アーム
指令および下アーム指令は、キャリア周期Ｔｃのコンプ
リメンタリ信号が入力される。キャリア周期Ｔｃは、オ
ン（オフ）指令パルスの中央から次のオン（オフ）指令
パルスの中央までの間隔である。オン（オフ）指令パル
ス幅は、パルス幅変調（ＰＷＭ）によって与えられる。
コンプリメンタリ信号は、上下アーム指令のうち一方が
オンになると他方がオフする信号である。外部コントロ
ーラからの上下アーム指令にはデットタイムが設けられ
ていない。デットタイムは、ハーフブリッジにおいて上
下アームのトランジスタＴｒ１、Ｔｒ２の両方に対して
オフ指令を出力する時間である。
指令および下アーム指令は、キャリア周期Ｔｃのコンプ
リメンタリ信号が入力される。キャリア周期Ｔｃは、オ
ン（オフ）指令パルスの中央から次のオン（オフ）指令
パルスの中央までの間隔である。オン（オフ）指令パル
ス幅は、パルス幅変調（ＰＷＭ）によって与えられる。
コンプリメンタリ信号は、上下アーム指令のうち一方が
オンになると他方がオフする信号である。外部コントロ
ーラからの上下アーム指令にはデットタイムが設けられ
ていない。デットタイムは、ハーフブリッジにおいて上
下アームのトランジスタＴｒ１、Ｔｒ２の両方に対して
オフ指令を出力する時間である。
【００２９】外部コントローラによる下アームの駆動指
令がオンになると、下側アームを構成する制御回路１２
１Ｌは、タイミング信号ＣＫ＿Ｌの立ち上がりエッジに
合わせて制御信号Ｖｇ２２ＬをＨレベルに、制御信号Ｖ
ｇ２３ＬおよびＶｇ２１ＬをＬレベルにする。これによ
り、Ｎ型ＭＯＳトランジスタＭ２２Ｌがオン、Ｎ型ＭＯ
ＳトランジスタＭ２３ＬおよびＭ２１Ｌがオフされる。
二次巻き線ＳＬ側の回路には、Ｎ型ＭＯＳトランジスタ
Ｍ２１ＬのボディダイオードＤ２１Ｌで半波整流された
正のパルス電流が、Ｎ型ＭＯＳトランジスタＭ２２Ｌを
介してトランジスタＴｒ２のベース端子へ流れ込む。こ
の結果、トランジスタＴｒ２はキャリア注入されてター
ンオンする（図２のＡ区間）。
令がオンになると、下側アームを構成する制御回路１２
１Ｌは、タイミング信号ＣＫ＿Ｌの立ち上がりエッジに
合わせて制御信号Ｖｇ２２ＬをＨレベルに、制御信号Ｖ
ｇ２３ＬおよびＶｇ２１ＬをＬレベルにする。これによ
り、Ｎ型ＭＯＳトランジスタＭ２２Ｌがオン、Ｎ型ＭＯ
ＳトランジスタＭ２３ＬおよびＭ２１Ｌがオフされる。
二次巻き線ＳＬ側の回路には、Ｎ型ＭＯＳトランジスタ
Ｍ２１ＬのボディダイオードＤ２１Ｌで半波整流された
正のパルス電流が、Ｎ型ＭＯＳトランジスタＭ２２Ｌを
介してトランジスタＴｒ２のベース端子へ流れ込む。こ
の結果、トランジスタＴｒ２はキャリア注入されてター
ンオンする（図２のＡ区間）。
【００３０】なお、上述した寄生インダクタンスＬｓＬ
の存在により、トランジスタＴｒ２のベース端子に流れ
る電流ＩＢＬは徐々に増加し、その波形は右上がりの傾
きを有するパルス状波形になる。パルス発生回路１１に
よる制御信号Ｖｇ１１のパルス周期は、トランジスタＴ
ｒ２の中のキャリアのライフタイムより十分小さくされ
るので、トランジスタＴｒ２のベース端子に流れる電流
ＩＢＬがパルス状の駆動電流であっても、トランジスタ
Ｔｒ２をターンオンさせることができる。後述するトラ
ンジスタＴｒ１についても同様である。
の存在により、トランジスタＴｒ２のベース端子に流れ
る電流ＩＢＬは徐々に増加し、その波形は右上がりの傾
きを有するパルス状波形になる。パルス発生回路１１に
よる制御信号Ｖｇ１１のパルス周期は、トランジスタＴ
ｒ２の中のキャリアのライフタイムより十分小さくされ
るので、トランジスタＴｒ２のベース端子に流れる電流
ＩＢＬがパルス状の駆動電流であっても、トランジスタ
Ｔｒ２をターンオンさせることができる。後述するトラ
ンジスタＴｒ１についても同様である。
【００３１】トランジスタＴｒ２がターンオンすると、
負荷Ｌに対して図１ので示す向きに電流が流れる。制
御回路１２１Ｌは、外部コントローラによる下アーム駆
動指令がオフになると、図２のタイミングｔ１において
タイミング信号ＣＫ＿Ｌの立ち下がりエッジに合わせて
制御信号Ｖｇ２２ＬをＬレベルに、制御信号Ｖｇ２３Ｌ
およびＶｇ２１ＬをＨレベルにする。したがって、Ｎ型
ＭＯＳトランジスタＭ２２Ｌがオフ、Ｎ型ＭＯＳトラン
ジスタＭ２３ＬおよびＭ２１Ｌがオンされる。二次巻き
線ＳＬ側の回路には、Ｎ型ＭＯＳトランジスタＭ２２Ｌ
のボディダイオードＤ２２Ｌで半波整流された負のパル
ス電流が、Ｎ型ＭＯＳトランジスタＭ２１Ｌを介して二
次巻き線ＳＬのドットの反対側へ流れる。これにより、
トランジスタＴｒ２のベース端子からトランジスタＴｒ
２内のキャリアの引き抜きが開始される。このとき、抵
抗器ＲＬおよびＮ型ＭＯＳトランジスタＭ２３Ｌを介す
る経路によるキャリア引き抜きもいっしょに行われる。
負荷Ｌに対して図１ので示す向きに電流が流れる。制
御回路１２１Ｌは、外部コントローラによる下アーム駆
動指令がオフになると、図２のタイミングｔ１において
タイミング信号ＣＫ＿Ｌの立ち下がりエッジに合わせて
制御信号Ｖｇ２２ＬをＬレベルに、制御信号Ｖｇ２３Ｌ
およびＶｇ２１ＬをＨレベルにする。したがって、Ｎ型
ＭＯＳトランジスタＭ２２Ｌがオフ、Ｎ型ＭＯＳトラン
ジスタＭ２３ＬおよびＭ２１Ｌがオンされる。二次巻き
線ＳＬ側の回路には、Ｎ型ＭＯＳトランジスタＭ２２Ｌ
のボディダイオードＤ２２Ｌで半波整流された負のパル
ス電流が、Ｎ型ＭＯＳトランジスタＭ２１Ｌを介して二
次巻き線ＳＬのドットの反対側へ流れる。これにより、
トランジスタＴｒ２のベース端子からトランジスタＴｒ
２内のキャリアの引き抜きが開始される。このとき、抵
抗器ＲＬおよびＮ型ＭＯＳトランジスタＭ２３Ｌを介す
る経路によるキャリア引き抜きもいっしょに行われる。
【００３２】トランジスタＴｒ２は、内部のキャリアが
減少してコレクタ端子−エミッタ端子間電圧ＶｃｅＬが
上昇する。Ｖｃｅ検知回路１３Ｌは、トランジスタＴｒ
２がターンオフする直前のタイミングｔ２において、コ
レクタ端子−エミッタ端子間電圧ＶｃｅＬが所定値まで
上昇するとこれを検知して検出信号を制御回路１２１Ｌ
へ出力する。制御回路１２１Ｌが入力された検出信号に
応じて制御信号Ｖｇ２１ＬをＬレベルにすると、Ｎ型Ｍ
ＯＳトランジスタＭ２１Ｌがオフされる。これにより、
トランジスタＴｒ２内のキャリア引き抜き電流が小さく
絞られ、ベース端子−エミッタ端子間電圧Ｖｂｅが徐々
に低下してトランジスタＴｒ２がターンオフする。以上
説明したタイミングｔ１〜ｔ２は、トランジスタＴｒ２
が順方向の導通状態からターンオフするタイミングを示
している。
減少してコレクタ端子−エミッタ端子間電圧ＶｃｅＬが
上昇する。Ｖｃｅ検知回路１３Ｌは、トランジスタＴｒ
２がターンオフする直前のタイミングｔ２において、コ
レクタ端子−エミッタ端子間電圧ＶｃｅＬが所定値まで
上昇するとこれを検知して検出信号を制御回路１２１Ｌ
へ出力する。制御回路１２１Ｌが入力された検出信号に
応じて制御信号Ｖｇ２１ＬをＬレベルにすると、Ｎ型Ｍ
ＯＳトランジスタＭ２１Ｌがオフされる。これにより、
トランジスタＴｒ２内のキャリア引き抜き電流が小さく
絞られ、ベース端子−エミッタ端子間電圧Ｖｂｅが徐々
に低下してトランジスタＴｒ２がターンオフする。以上
説明したタイミングｔ１〜ｔ２は、トランジスタＴｒ２
が順方向の導通状態からターンオフするタイミングを示
している。
【００３３】タイミングｔ２以降にトランジスタＴｒ２
のベース端子から流れ出るキャリア引き抜き電流ＩＢＬ
を制限することは、ＲＬＣ共振現象のダンピングファク
タのＲ成分を大きくしてベース端子における電圧振動を
抑えることにつながる。これにより、トランジスタＴｒ
２は、ベース端子−エミッタ端子間電圧Ｖｂｅが徐々に
低下してターンオフし、ターンオフ後に再び誤ってター
ンオンすることがない。
のベース端子から流れ出るキャリア引き抜き電流ＩＢＬ
を制限することは、ＲＬＣ共振現象のダンピングファク
タのＲ成分を大きくしてベース端子における電圧振動を
抑えることにつながる。これにより、トランジスタＴｒ
２は、ベース端子−エミッタ端子間電圧Ｖｂｅが徐々に
低下してターンオフし、ターンオフ後に再び誤ってター
ンオンすることがない。
【００３４】トランジスタＴｒ２がオフすると、誘導性
負荷Ｌから逆起電力が発生され、この逆起電力による電
流が上側アームのＮ型ＭＯＳトランジスタＭ２３Ｕに内
蔵されるボディダイオードＤ２３Ｕおよび抵抗器ＲＵを
介してトランジスタＴｒ１のベース端子に流れ込む。ト
ランジスタＴｒ１は、コレクタ−エミッタ間が逆バイア
スされて逆方向にオンし、上記逆起電力による環流電流
が図１ので示す向きに流れる（図２のＢ区間）。
負荷Ｌから逆起電力が発生され、この逆起電力による電
流が上側アームのＮ型ＭＯＳトランジスタＭ２３Ｕに内
蔵されるボディダイオードＤ２３Ｕおよび抵抗器ＲＵを
介してトランジスタＴｒ１のベース端子に流れ込む。ト
ランジスタＴｒ１は、コレクタ−エミッタ間が逆バイア
スされて逆方向にオンし、上記逆起電力による環流電流
が図１ので示す向きに流れる（図２のＢ区間）。
【００３５】上側アームを構成する制御回路１２１Ｕ
は、下アーム指令のオフおよび上アーム指令のオンから
実際の制御信号Ｖｇ２２ＵをＨレベルにするまでの間に
デットタイムＴｄを設ける。このデットタイムＴｄによ
り、上下アームのトランジスタＴｒ１、Ｔｒ２が同時に
順方向にオンして過大な貫通電流が流れることが防止さ
れる。
は、下アーム指令のオフおよび上アーム指令のオンから
実際の制御信号Ｖｇ２２ＵをＨレベルにするまでの間に
デットタイムＴｄを設ける。このデットタイムＴｄによ
り、上下アームのトランジスタＴｒ１、Ｔｒ２が同時に
順方向にオンして過大な貫通電流が流れることが防止さ
れる。
【００３６】デットタイム後のタイミングｔ４におい
て、制御回路１２１Ｕがタイミング信号ＣＫ＿Ｕの立ち
上がりエッジに合わせて制御信号Ｖｇ２２ＵをＨレベル
に、制御信号Ｖｇ２３ＵをＬレベルに、制御信号Ｖｇ２
１Ｕを引き続きＬレベルにする。したがって、Ｎ型ＭＯ
ＳトランジスタＭ２２Ｕがオン、Ｎ型ＭＯＳトランジス
タＭ２３ＵおよびＭ２１Ｕがそれぞれオフされる。二次
巻き線ＳＵ側の回路には、Ｎ型ＭＯＳトランジスタＭ２
１ＵのボディダイオードＤ２１Ｕで半波整流された正の
パルス電流が、Ｎ型ＭＯＳトランジスタＭ２２Ｕを介し
てトランジスタＴｒ１のベース端子へ流れ込む。これに
より、トランジスタＴｒ１にキャリアが注入される。こ
の状態でトランジスタＴｒ１は、逆方向にオンしたまま
である。
て、制御回路１２１Ｕがタイミング信号ＣＫ＿Ｕの立ち
上がりエッジに合わせて制御信号Ｖｇ２２ＵをＨレベル
に、制御信号Ｖｇ２３ＵをＬレベルに、制御信号Ｖｇ２
１Ｕを引き続きＬレベルにする。したがって、Ｎ型ＭＯ
ＳトランジスタＭ２２Ｕがオン、Ｎ型ＭＯＳトランジス
タＭ２３ＵおよびＭ２１Ｕがそれぞれオフされる。二次
巻き線ＳＵ側の回路には、Ｎ型ＭＯＳトランジスタＭ２
１ＵのボディダイオードＤ２１Ｕで半波整流された正の
パルス電流が、Ｎ型ＭＯＳトランジスタＭ２２Ｕを介し
てトランジスタＴｒ１のベース端子へ流れ込む。これに
より、トランジスタＴｒ１にキャリアが注入される。こ
の状態でトランジスタＴｒ１は、逆方向にオンしたまま
である。
【００３７】制御回路１２１Ｕは、外部コントローラに
よる上アームの駆動指令がオフになると、タイミングｔ
５において制御信号Ｖｇ２２ＵをＬレベルに、制御信号
Ｖｇ２３ＵをＨレベルに、制御信号Ｖｇ２１Ｕを引き続
きＬレベルにする。これにより、Ｎ型ＭＯＳトランジス
タＭ２２Ｕがオフ、Ｎ型ＭＯＳトランジスタＭ２３Ｕが
オン、Ｎ型ＭＯＳトランジスタＭ２１Ｕがオフされる。
よる上アームの駆動指令がオフになると、タイミングｔ
５において制御信号Ｖｇ２２ＵをＬレベルに、制御信号
Ｖｇ２３ＵをＨレベルに、制御信号Ｖｇ２１Ｕを引き続
きＬレベルにする。これにより、Ｎ型ＭＯＳトランジス
タＭ２２Ｕがオフ、Ｎ型ＭＯＳトランジスタＭ２３Ｕが
オン、Ｎ型ＭＯＳトランジスタＭ２１Ｕがオフされる。
【００３８】下側アームを構成する制御回路１２１Ｌ
は、上アーム指令のオフおよび下アーム指令のオンから
実際の制御信号Ｖｇ２２ＬをＨレベルにするまでの間に
デットタイムＴｄを設ける。デットタイム後のタイミン
グｔ６において、制御回路１２１Ｌがタイミング信号Ｃ
Ｋ＿Ｌの立ち上がりエッジに合わせて制御信号Ｖｇ２２
ＬをＨレベルに、制御信号Ｖｇ２３ＬをＬレベルに、制
御信号Ｖｇ２１Ｌを引き続きＬレベルにする。したがっ
て、Ｎ型ＭＯＳトランジスタＭ２２Ｌがオン、Ｎ型ＭＯ
ＳトランジスタＭ２３ＬおよびＭ２１Ｌがオフされる。
二次巻き線ＳＬ側の回路には、Ｎ型ＭＯＳトランジスタ
Ｍ２１ＬのボディダイオードＤ２１Ｌで半波整流された
正のパルス電流が、Ｎ型ＭＯＳトランジスタＭ２２Ｌを
介してトランジスタＴｒ２のベース端子へ流れ込む。こ
れにより、トランジスタＴｒ２はキャリア注入されてタ
ーンオンし、図１のに示す向きに電流が流れる。
は、上アーム指令のオフおよび下アーム指令のオンから
実際の制御信号Ｖｇ２２ＬをＨレベルにするまでの間に
デットタイムＴｄを設ける。デットタイム後のタイミン
グｔ６において、制御回路１２１Ｌがタイミング信号Ｃ
Ｋ＿Ｌの立ち上がりエッジに合わせて制御信号Ｖｇ２２
ＬをＨレベルに、制御信号Ｖｇ２３ＬをＬレベルに、制
御信号Ｖｇ２１Ｌを引き続きＬレベルにする。したがっ
て、Ｎ型ＭＯＳトランジスタＭ２２Ｌがオン、Ｎ型ＭＯ
ＳトランジスタＭ２３ＬおよびＭ２１Ｌがオフされる。
二次巻き線ＳＬ側の回路には、Ｎ型ＭＯＳトランジスタ
Ｍ２１ＬのボディダイオードＤ２１Ｌで半波整流された
正のパルス電流が、Ｎ型ＭＯＳトランジスタＭ２２Ｌを
介してトランジスタＴｒ２のベース端子へ流れ込む。こ
れにより、トランジスタＴｒ２はキャリア注入されてタ
ーンオンし、図１のに示す向きに電流が流れる。
【００３９】一方、制御回路１２１Ｕは、制御信号Ｖｇ
２２ＵをＬレベルにしてからデットタイムＴｄをおいた
タイミングｔ６において、タイミング信号ＣＫ＿Ｕの立
ち下がりエッジに合わせて制御信号Ｖｇ２１ＵをＨレベ
ルにする。これにより、Ｎ型ＭＯＳトランジスタＭ２１
Ｕがオンされる。二次巻き線ＳＵ側の回路には、Ｎ型Ｍ
ＯＳトランジスタＭ２２ＵのボディダイオードＤ２２Ｕ
で半波整流された負のパルス電流が、Ｎ型ＭＯＳトラン
ジスタＭ２１Ｕを介して二次巻き線ＳＵのドット側へ流
れる（負パルスＰ１）。
２２ＵをＬレベルにしてからデットタイムＴｄをおいた
タイミングｔ６において、タイミング信号ＣＫ＿Ｕの立
ち下がりエッジに合わせて制御信号Ｖｇ２１ＵをＨレベ
ルにする。これにより、Ｎ型ＭＯＳトランジスタＭ２１
Ｕがオンされる。二次巻き線ＳＵ側の回路には、Ｎ型Ｍ
ＯＳトランジスタＭ２２ＵのボディダイオードＤ２２Ｕ
で半波整流された負のパルス電流が、Ｎ型ＭＯＳトラン
ジスタＭ２１Ｕを介して二次巻き線ＳＵのドット側へ流
れる（負パルスＰ１）。
【００４０】逆方向にオンしていたトランジスタＴｒ１
は、トランジスタＴｒ２がターンオンして上記の電流
が流れなくなることと、トランジスタＴｒ１内のキャリ
ア引き抜きが行われることによって内部のキャリアが減
少を始める。キャリアの引き抜きは、ボディダイオード
Ｄ２２ＵおよびＮ型ＭＯＳトランジスタＭ２１Ｕを介す
る経路と、抵抗器ＲＵおよびＮ型ＭＯＳトランジスタＭ
２３Ｕを介する経路とで行われる。この結果、トランジ
スタＴｒ１内のキャリアが速やかに減少してトランジス
タＴｒ１がターンオフする。
は、トランジスタＴｒ２がターンオンして上記の電流
が流れなくなることと、トランジスタＴｒ１内のキャリ
ア引き抜きが行われることによって内部のキャリアが減
少を始める。キャリアの引き抜きは、ボディダイオード
Ｄ２２ＵおよびＮ型ＭＯＳトランジスタＭ２１Ｕを介す
る経路と、抵抗器ＲＵおよびＮ型ＭＯＳトランジスタＭ
２３Ｕを介する経路とで行われる。この結果、トランジ
スタＴｒ１内のキャリアが速やかに減少してトランジス
タＴｒ１がターンオフする。
【００４１】以上説明した負パルスＰ１は、トランジス
タＴｒ１が逆方向の導通状態から逆回復するタイミング
で発生される。タイミングｔ６の直後について補足す
る。トランジスタＴｒ１が逆方向にオンしている間にト
ランジスタＴｒ２がターンオンされると、トランジスタ
Ｔｒ１が逆回復動作に入り、トランジスタＴｒ１内に蓄
積されているキャリアがそのまま滞留する。これを放置
すると、トランジスタＴｒ１はオフ状態でありながらコ
レクタ→エミッタ方向、すなわち順方向に電流が流れる
状態にされ、トランジスタＴｒ１およびトランジスタＴ
ｒ２を貫通する大きな貫通電流が流れるおそれがある。
しかしながら、誘導性負荷Ｌを流れる電流が上記から
上記の向きに変化すると速やかにトランジスタＴｒ１
内のキャリアが引き抜かれるので、トランジスタＴｒ１
に順方向の電流が流れることが防止される。
タＴｒ１が逆方向の導通状態から逆回復するタイミング
で発生される。タイミングｔ６の直後について補足す
る。トランジスタＴｒ１が逆方向にオンしている間にト
ランジスタＴｒ２がターンオンされると、トランジスタ
Ｔｒ１が逆回復動作に入り、トランジスタＴｒ１内に蓄
積されているキャリアがそのまま滞留する。これを放置
すると、トランジスタＴｒ１はオフ状態でありながらコ
レクタ→エミッタ方向、すなわち順方向に電流が流れる
状態にされ、トランジスタＴｒ１およびトランジスタＴ
ｒ２を貫通する大きな貫通電流が流れるおそれがある。
しかしながら、誘導性負荷Ｌを流れる電流が上記から
上記の向きに変化すると速やかにトランジスタＴｒ１
内のキャリアが引き抜かれるので、トランジスタＴｒ１
に順方向の電流が流れることが防止される。
【００４２】制御回路１２１Ｕは、タイミング信号ＣＫ
＿Ｕの次の立ち上がりエッジに合わせて制御信号Ｖｇ２
１ＵをＬレベルにする。これにより、Ｎ型ＭＯＳトラン
ジスタＭ２１Ｕがオフされ、負パルスＰ１が終了する。
＿Ｕの次の立ち上がりエッジに合わせて制御信号Ｖｇ２
１ＵをＬレベルにする。これにより、Ｎ型ＭＯＳトラン
ジスタＭ２１Ｕがオフされ、負パルスＰ１が終了する。
【００４３】外部コントローラは、以上説明した上下ア
ームの駆動指令をキャリア周期Ｔｃで出力する。駆動パ
ルス幅は、ＰＷＭによって適宜変化される。制御回路１
２１Ｕは、制御信号Ｖｇ２２ＵをＨレベルにした上記タ
イミングｔ４から（Ｔｃ＋Ｔｄ）経過後のタイミングｔ
７において、タイミング信号ＣＫ＿Ｕの立ち下がりエッ
ジに合わせて制御信号Ｖｇ２１ＵをＨレベルにする。こ
れにより、Ｎ型ＭＯＳトランジスタＭ２１Ｕがオンされ
る。二次巻き線ＳＵ側の回路には、Ｎ型ＭＯＳトランジ
スタＭ２２ＵのボディダイオードＤ２２Ｕで半波整流さ
れた負のパルス電流が、Ｎ型ＭＯＳトランジスタＭ２１
Ｕを介して二次巻き線ＳＵのドット側へ流れ（負パルス
Ｐ２）、トランジスタＴｒ１内のキャリア引き抜きが行
われる。
ームの駆動指令をキャリア周期Ｔｃで出力する。駆動パ
ルス幅は、ＰＷＭによって適宜変化される。制御回路１
２１Ｕは、制御信号Ｖｇ２２ＵをＨレベルにした上記タ
イミングｔ４から（Ｔｃ＋Ｔｄ）経過後のタイミングｔ
７において、タイミング信号ＣＫ＿Ｕの立ち下がりエッ
ジに合わせて制御信号Ｖｇ２１ＵをＨレベルにする。こ
れにより、Ｎ型ＭＯＳトランジスタＭ２１Ｕがオンされ
る。二次巻き線ＳＵ側の回路には、Ｎ型ＭＯＳトランジ
スタＭ２２ＵのボディダイオードＤ２２Ｕで半波整流さ
れた負のパルス電流が、Ｎ型ＭＯＳトランジスタＭ２１
Ｕを介して二次巻き線ＳＵのドット側へ流れ（負パルス
Ｐ２）、トランジスタＴｒ１内のキャリア引き抜きが行
われる。
【００４４】制御回路１２１Ｌは、外部コントローラに
よる下アーム駆動指令がオフになると、タイミングｔ８
においてタイミング信号ＣＫ＿Ｌの立ち下がりエッジに
合わせて制御信号Ｖｇ２２ＬをＬレベルに、制御信号Ｖ
ｇ２３ＬおよびＶｇ２１ＬをＨレベルにする。この動作
は上述したタイミングｔ１の動作と同様である。
よる下アーム駆動指令がオフになると、タイミングｔ８
においてタイミング信号ＣＫ＿Ｌの立ち下がりエッジに
合わせて制御信号Ｖｇ２２ＬをＬレベルに、制御信号Ｖ
ｇ２３ＬおよびＶｇ２１ＬをＨレベルにする。この動作
は上述したタイミングｔ１の動作と同様である。
【００４５】トランジスタＴｒ２は、内部のキャリアが
減少してコレクタ端子−エミッタ端子間電圧ＶｃｅＬが
上昇する。Ｖｃｅ検知回路１３Ｌは、トランジスタＴｒ
２がターンオフする直前のタイミングｔ９において、コ
レクタ端子−エミッタ端子間電圧ＶｃｅＬが所定値まで
上昇するとこれを検知して検出信号を制御回路１２１Ｌ
へ出力する。この動作は上述したタイミングｔ２の動作
と同様である。制御回路１２１Ｌが検出信号を受けてト
ランジスタＴｒ２内のキャリア引き抜き電流を小さく絞
ることにより、ベース端子−エミッタ端子間電圧Ｖｂｅ
が徐々に低下してトランジスタＴｒ２がターンオフす
る。
減少してコレクタ端子−エミッタ端子間電圧ＶｃｅＬが
上昇する。Ｖｃｅ検知回路１３Ｌは、トランジスタＴｒ
２がターンオフする直前のタイミングｔ９において、コ
レクタ端子−エミッタ端子間電圧ＶｃｅＬが所定値まで
上昇するとこれを検知して検出信号を制御回路１２１Ｌ
へ出力する。この動作は上述したタイミングｔ２の動作
と同様である。制御回路１２１Ｌが検出信号を受けてト
ランジスタＴｒ２内のキャリア引き抜き電流を小さく絞
ることにより、ベース端子−エミッタ端子間電圧Ｖｂｅ
が徐々に低下してトランジスタＴｒ２がターンオフす
る。
【００４６】上側アームを構成する制御回路１２１Ｕ
は、下アーム指令のオフおよび上アーム指令のオンから
実際の制御信号Ｖｇ２２ＵをＨレベルにするまでの間に
デットタイムＴｄを設ける。デットタイム後のタイミン
グｔ１０において、制御回路１２１Ｕがタイミング信号
ＣＫ＿Ｕの立ち上がりエッジに合わせて制御信号Ｖｇ２
２ＵをＨレベルに、制御信号Ｖｇ２３ＵをＬレベルに、
制御信号Ｖｇ２１Ｕを引き続きＬレベルにする。この動
作は上述したタイミングｔ４の動作と同様である。制御
回路１２１Ｕはさらに、タイミングｔ１０において制御
信号Ｖｇ２１ＵをＬレベルにする。タイミングｔ１０に
おける動作では、負パルスＰ２が中止され、トランジス
タＴｒ１内のキャリア引き抜きを中止するとともに、ト
ランジスタＴｒ１にキャリア注入が開始される。
は、下アーム指令のオフおよび上アーム指令のオンから
実際の制御信号Ｖｇ２２ＵをＨレベルにするまでの間に
デットタイムＴｄを設ける。デットタイム後のタイミン
グｔ１０において、制御回路１２１Ｕがタイミング信号
ＣＫ＿Ｕの立ち上がりエッジに合わせて制御信号Ｖｇ２
２ＵをＨレベルに、制御信号Ｖｇ２３ＵをＬレベルに、
制御信号Ｖｇ２１Ｕを引き続きＬレベルにする。この動
作は上述したタイミングｔ４の動作と同様である。制御
回路１２１Ｕはさらに、タイミングｔ１０において制御
信号Ｖｇ２１ＵをＬレベルにする。タイミングｔ１０に
おける動作では、負パルスＰ２が中止され、トランジス
タＴｒ１内のキャリア引き抜きを中止するとともに、ト
ランジスタＴｒ１にキャリア注入が開始される。
【００４７】制御回路１２１Ｕは、外部コントローラに
よる上アームの駆動指令がオフになると、タイミングｔ
１１において制御信号Ｖｇ２２ＵをＬレベルに、制御信
号Ｖｇ２３ＵをＨレベルに、制御信号Ｖｇ２１Ｕを引き
続きＬレベルにする。この動作は上述したタイミングｔ
５の動作と同様である。
よる上アームの駆動指令がオフになると、タイミングｔ
１１において制御信号Ｖｇ２２ＵをＬレベルに、制御信
号Ｖｇ２３ＵをＨレベルに、制御信号Ｖｇ２１Ｕを引き
続きＬレベルにする。この動作は上述したタイミングｔ
５の動作と同様である。
【００４８】下側アームを構成する制御回路１２１Ｌ
は、上アーム指令のオフおよび下アーム指令のオンから
デットタイム後のタイミングｔ１２において、制御回路
１２１Ｌがタイミング信号ＣＫ＿Ｌの立ち上がりエッジ
に合わせて制御信号Ｖｇ２２ＬをＨレベルに、制御信号
Ｖｇ２３ＬをＬレベルに、制御信号Ｖｇ２１Ｌを引き続
きＬレベルにする。一方、制御回路１２１Ｕは、制御信
号Ｖｇ２２ＵをＬレベルしてからデットタイムＴｄをお
いたタイミングｔ１２において、タイミング信号ＣＫ＿
Ｕの立ち下がりエッジに合わせて制御信号Ｖｇ２１Ｕを
Ｈレベルにする。これにより、上述したタイミングｔ６
の負パルスＰ１と同様に、トランジスタＴｒ１による逆
回復のタイミングで負パルスＰ３が発生される。
は、上アーム指令のオフおよび下アーム指令のオンから
デットタイム後のタイミングｔ１２において、制御回路
１２１Ｌがタイミング信号ＣＫ＿Ｌの立ち上がりエッジ
に合わせて制御信号Ｖｇ２２ＬをＨレベルに、制御信号
Ｖｇ２３ＬをＬレベルに、制御信号Ｖｇ２１Ｌを引き続
きＬレベルにする。一方、制御回路１２１Ｕは、制御信
号Ｖｇ２２ＵをＬレベルしてからデットタイムＴｄをお
いたタイミングｔ１２において、タイミング信号ＣＫ＿
Ｕの立ち下がりエッジに合わせて制御信号Ｖｇ２１Ｕを
Ｈレベルにする。これにより、上述したタイミングｔ６
の負パルスＰ１と同様に、トランジスタＴｒ１による逆
回復のタイミングで負パルスＰ３が発生される。
【００４９】外部コントローラによる駆動指令のパルス
幅がデットタイムＴｄより小さい場合について説明す
る。この場合に制御回路１２１Ｕは、下アーム指令のオ
フおよび上アーム指令のオン時点からデットタイムＴｄ
を設けると、デットタイム終了時点において駆動指令の
パルスが終了してしまうために制御信号Ｖｇ２２ＵをＨ
レベルにすることができない。このため、制御信号Ｖｇ
２２ＵがＨレベルからＬレベルになる変化タイミングも
得られなくなり、上述したタイミングｔ６やタイミング
ｔ１２と同様の負パルスを発生することができない。
幅がデットタイムＴｄより小さい場合について説明す
る。この場合に制御回路１２１Ｕは、下アーム指令のオ
フおよび上アーム指令のオン時点からデットタイムＴｄ
を設けると、デットタイム終了時点において駆動指令の
パルスが終了してしまうために制御信号Ｖｇ２２ＵをＨ
レベルにすることができない。このため、制御信号Ｖｇ
２２ＵがＨレベルからＬレベルになる変化タイミングも
得られなくなり、上述したタイミングｔ６やタイミング
ｔ１２と同様の負パルスを発生することができない。
【００５０】しかしながら、制御回路１２１Ｕは、制御
信号Ｖｇ２２ＵをＨレベルにした上記タイミングｔ１０
から（Ｔｃ＋Ｔｄ）経過後のタイミングｔ１３におい
て、タイミング信号ＣＫ＿Ｕの立ち下がりエッジに合わ
せて制御信号Ｖｇ２１ＵをＨレベルにする。これによ
り、Ｎ型ＭＯＳトランジスタＭ２１Ｕがオンされ、負パ
ルスＰ４が発生されてトランジスタＴｒ１内のキャリア
引き抜きが行われる。
信号Ｖｇ２２ＵをＨレベルにした上記タイミングｔ１０
から（Ｔｃ＋Ｔｄ）経過後のタイミングｔ１３におい
て、タイミング信号ＣＫ＿Ｕの立ち下がりエッジに合わ
せて制御信号Ｖｇ２１ＵをＨレベルにする。これによ
り、Ｎ型ＭＯＳトランジスタＭ２１Ｕがオンされ、負パ
ルスＰ４が発生されてトランジスタＴｒ１内のキャリア
引き抜きが行われる。
【００５１】一方、制御回路１２１Ｌは、外部コントロ
ーラによる下アーム駆動指令がオフになると、タイミン
グｔ１４においてタイミング信号ＣＫ＿Ｌの立ち下がり
エッジに合わせて制御信号Ｖｇ２２ＬをＬレベルに、制
御信号Ｖｇ２３ＬおよびＶｇ２１ＬをＨレベルにする。
この動作は上述したタイミングｔ１およびｔ８の動作と
同様である。
ーラによる下アーム駆動指令がオフになると、タイミン
グｔ１４においてタイミング信号ＣＫ＿Ｌの立ち下がり
エッジに合わせて制御信号Ｖｇ２２ＬをＬレベルに、制
御信号Ｖｇ２３ＬおよびＶｇ２１ＬをＨレベルにする。
この動作は上述したタイミングｔ１およびｔ８の動作と
同様である。
【００５２】トランジスタＴｒ２は、内部のキャリアが
減少してコレクタ端子−エミッタ端子間電圧ＶｃｅＬが
上昇する。Ｖｃｅ検知回路１３Ｌは、トランジスタＴｒ
２がターンオフする直前のタイミングｔ１５において、
コレクタ端子−エミッタ端子間電圧ＶｃｅＬが所定値ま
で上昇するとこれを検知して検出信号を制御回路１２１
Ｌへ出力する。この動作は上述したタイミングｔ２およ
びｔ９の動作と同様である。制御回路１２１Ｌが検出信
号を受けてトランジスタＴｒ２内のキャリア引き抜き電
流を小さく絞ることにより、ベース端子−エミッタ端子
間電圧Ｖｂｅが徐々に低下してトランジスタＴｒ２がタ
ーンオフする。
減少してコレクタ端子−エミッタ端子間電圧ＶｃｅＬが
上昇する。Ｖｃｅ検知回路１３Ｌは、トランジスタＴｒ
２がターンオフする直前のタイミングｔ１５において、
コレクタ端子−エミッタ端子間電圧ＶｃｅＬが所定値ま
で上昇するとこれを検知して検出信号を制御回路１２１
Ｌへ出力する。この動作は上述したタイミングｔ２およ
びｔ９の動作と同様である。制御回路１２１Ｌが検出信
号を受けてトランジスタＴｒ２内のキャリア引き抜き電
流を小さく絞ることにより、ベース端子−エミッタ端子
間電圧Ｖｂｅが徐々に低下してトランジスタＴｒ２がタ
ーンオフする。
【００５３】下側アームを構成する制御回路１２１Ｌ
は、上アーム指令のオフおよび下アーム指令のオンから
デットタイム後のタイミングｔ１６において、タイミン
グ信号ＣＫ＿Ｌの立ち上がりエッジに合わせて制御信号
Ｖｇ２２ＬをＨレベルに、制御信号Ｖｇ２３ＬをＬレベ
ルに、制御信号Ｖｇ２１Ｌを引き続きＬレベルにする。
この時点において、上述した負パルスＰ４によってトラ
ンジスタＴｒ１内部のキャリアが減少しているので、ト
ランジスタＴｒ１に順方向の電流が流れることが防止さ
れ、トランジスタＴｒ２がオンするタイミングでトラン
ジスタＴｒ１からトランジスタＴｒ２を貫通する電流が
流れない。
は、上アーム指令のオフおよび下アーム指令のオンから
デットタイム後のタイミングｔ１６において、タイミン
グ信号ＣＫ＿Ｌの立ち上がりエッジに合わせて制御信号
Ｖｇ２２ＬをＨレベルに、制御信号Ｖｇ２３ＬをＬレベ
ルに、制御信号Ｖｇ２１Ｌを引き続きＬレベルにする。
この時点において、上述した負パルスＰ４によってトラ
ンジスタＴｒ１内部のキャリアが減少しているので、ト
ランジスタＴｒ１に順方向の電流が流れることが防止さ
れ、トランジスタＴｒ２がオンするタイミングでトラン
ジスタＴｒ１からトランジスタＴｒ２を貫通する電流が
流れない。
【００５４】以上説明した実施の形態によれば、以下の
作用効果が得られる。 （１）下側アームのトランジスタＴｒ２をターンオフす
る際（タイミングｔ１、ｔ８、ｔ１４）、コレクタ端子
−エミッタ端子間電圧ＶｃｅＬの減少をＶｃｅ検知回路
１３Ｌで検出することにより、トランジスタＴｒ２のタ
ーンオフ直前の状態（タイミングｔ２、ｔ９、ｔ１５）
を検出するようにした。したがって、タイミングｔ１か
らｔ２、タイミングｔ８からｔ９、およびタイミングｔ
１４からｔ１５までの間にキャリア引き抜きを速やかに
行い、タイミングｔ２、ｔ９、ｔ１５以降はキャリア引
き抜き電流ＩＢＬを抑えてトランジスタＴｒ２のベース
端子における電圧振動を抑制できる。この結果、トラン
ジスタＴｒ２がターンオフするまでのストレージ時間Ｔ
ｓを長くすることなく、ターンオフ時の誤ターンオンを
防止できる。 （２）下側アームのトランジスタＴｒ２をターンオンす
る際、タイミングｔ６、ｔ１２、ｔ１６から二次巻き線
ＳＵのドット側に流れ込む向きの電流を用いて、上側ア
ームのトランジスタＴｒ１内に蓄積されている電荷を引
き抜くようにした（負パルスＰ１、Ｐ３、Ｐ４）。トラ
ンジスタＴｒ１内に滞留している逆回復時の逆回復電荷
（キャリア）があるとき、これをベース端子から引く抜
くことにより、トランジスタＴｒ１がオフ状態でありな
がら順方向に電流が流れる状態にされる時間を短縮でき
る。 （３）上記（１）のキャリア引き抜き時にタイミングｔ
１からｔ２、ｔ８からｔ９、ｔ１４からｔ１５にかけて
キャリア引き抜き電流をトランジスタＴｒ２のベース端
子に流し、上記（２）のキャリア引き抜き時に負パルス
Ｐ１、Ｐ３、Ｐ４に対応してキャリア引き抜き電流をト
ランジスタＴｒ１のベース端子に流すようにした。これ
により、トランジスタＴｒ１およびＴｒ２がオフされて
いる間に当該トランジスタのベース端子に負のパルス電
流を常に流し続ける場合に比べて、回路で発生する熱量
を大幅に低減できる。 （４）下側アームのトランジスタＴｒ２をターンオンす
るタイミングで上側アームのトランジスタＴｒ１内に蓄
積されている電荷を引き抜く制御信号Ｖｇ２１Ｕは、
制御信号Ｖｇ２２ＵをＬレベルにしてからデットタイム
Ｔｄが経過した時点（タイミングｔ６およびｔ１２）
と、制御信号Ｖｇ２２ＵをＨレベルにしてから（Ｔｃ
＋Ｔｄ）が経過した時点（タイミングｔ７およびｔ１
３）との２つのタイミングで発生させる。ただし、制御
信号Ｖｇ２２ＵがＨレベルの状態では制御信号Ｖｇ２１
ＵをＬレベルにする。これにより、外部コントローラに
よる駆動指令のパルス幅がデットタイムＴｄより小さ
く、制御信号Ｖｇ２２Ｕのパルスが生成されない（消
失）ことによって上記のタイミングで制御信号Ｖｇ２
１Ｕを発生できない場合でも、１キャリア周期前のタイ
ミングを用いて上記のタイミングで制御信号Ｖｇ２１
Ｕを発生させることができる。この結果、確実に制御信
号Ｖｇ２１Ｕのパルスを発生させてトランジスタＴｒ１
内に蓄積されている電荷を引き抜くことができるから、
トランジスタＴｒ１からトランジスタＴｒ２に流れる貫
通電流を防止できる。。
作用効果が得られる。 （１）下側アームのトランジスタＴｒ２をターンオフす
る際（タイミングｔ１、ｔ８、ｔ１４）、コレクタ端子
−エミッタ端子間電圧ＶｃｅＬの減少をＶｃｅ検知回路
１３Ｌで検出することにより、トランジスタＴｒ２のタ
ーンオフ直前の状態（タイミングｔ２、ｔ９、ｔ１５）
を検出するようにした。したがって、タイミングｔ１か
らｔ２、タイミングｔ８からｔ９、およびタイミングｔ
１４からｔ１５までの間にキャリア引き抜きを速やかに
行い、タイミングｔ２、ｔ９、ｔ１５以降はキャリア引
き抜き電流ＩＢＬを抑えてトランジスタＴｒ２のベース
端子における電圧振動を抑制できる。この結果、トラン
ジスタＴｒ２がターンオフするまでのストレージ時間Ｔ
ｓを長くすることなく、ターンオフ時の誤ターンオンを
防止できる。 （２）下側アームのトランジスタＴｒ２をターンオンす
る際、タイミングｔ６、ｔ１２、ｔ１６から二次巻き線
ＳＵのドット側に流れ込む向きの電流を用いて、上側ア
ームのトランジスタＴｒ１内に蓄積されている電荷を引
き抜くようにした（負パルスＰ１、Ｐ３、Ｐ４）。トラ
ンジスタＴｒ１内に滞留している逆回復時の逆回復電荷
（キャリア）があるとき、これをベース端子から引く抜
くことにより、トランジスタＴｒ１がオフ状態でありな
がら順方向に電流が流れる状態にされる時間を短縮でき
る。 （３）上記（１）のキャリア引き抜き時にタイミングｔ
１からｔ２、ｔ８からｔ９、ｔ１４からｔ１５にかけて
キャリア引き抜き電流をトランジスタＴｒ２のベース端
子に流し、上記（２）のキャリア引き抜き時に負パルス
Ｐ１、Ｐ３、Ｐ４に対応してキャリア引き抜き電流をト
ランジスタＴｒ１のベース端子に流すようにした。これ
により、トランジスタＴｒ１およびＴｒ２がオフされて
いる間に当該トランジスタのベース端子に負のパルス電
流を常に流し続ける場合に比べて、回路で発生する熱量
を大幅に低減できる。 （４）下側アームのトランジスタＴｒ２をターンオンす
るタイミングで上側アームのトランジスタＴｒ１内に蓄
積されている電荷を引き抜く制御信号Ｖｇ２１Ｕは、
制御信号Ｖｇ２２ＵをＬレベルにしてからデットタイム
Ｔｄが経過した時点（タイミングｔ６およびｔ１２）
と、制御信号Ｖｇ２２ＵをＨレベルにしてから（Ｔｃ
＋Ｔｄ）が経過した時点（タイミングｔ７およびｔ１
３）との２つのタイミングで発生させる。ただし、制御
信号Ｖｇ２２ＵがＨレベルの状態では制御信号Ｖｇ２１
ＵをＬレベルにする。これにより、外部コントローラに
よる駆動指令のパルス幅がデットタイムＴｄより小さ
く、制御信号Ｖｇ２２Ｕのパルスが生成されない（消
失）ことによって上記のタイミングで制御信号Ｖｇ２
１Ｕを発生できない場合でも、１キャリア周期前のタイ
ミングを用いて上記のタイミングで制御信号Ｖｇ２１
Ｕを発生させることができる。この結果、確実に制御信
号Ｖｇ２１Ｕのパルスを発生させてトランジスタＴｒ１
内に蓄積されている電荷を引き抜くことができるから、
トランジスタＴｒ１からトランジスタＴｒ２に流れる貫
通電流を防止できる。。
【００５５】以上の説明では、タイミングｔ１（ｔ８、
ｔ１４）からタイミングｔ２（ｔ９、ｔ１５）までの
間、トランジスタＴｒ２のベース端子から低インピーダ
ンスのキャリア引き抜き経路（ボディダイオードＤ２２
ＬおよびＮ型ＭＯＳトランジスタＭ２１Ｌを介する経
路）と、高インピーダンスのキャリア引き抜き経路（抵
抗器ＲＬおよびＮ型ＭＯＳトランジスタＭ２３Ｌを介す
る経路）との両方を介してトランジスタＴｒ２内のキャ
リアを抜くようにした。この代わりに、低インピーダン
スのキャリア引き抜き経路のみを用いるようにしてもよ
い。この場合には、タイミングｔ１（ｔ８、ｔ１４）か
らタイミングｔ２（ｔ９、ｔ１５）までの間、低インピ
ーダンスのキャリア引き抜き経路のみをオンし、タイミ
ングｔ２（ｔ９、ｔ１５）以降は高インピーダンスのキ
ャリア引き抜き経路のみをオンするようにキャリア引き
抜き経路を切り換えてトランジスタＴｒ２内のキャリア
を抜くようにする。
ｔ１４）からタイミングｔ２（ｔ９、ｔ１５）までの
間、トランジスタＴｒ２のベース端子から低インピーダ
ンスのキャリア引き抜き経路（ボディダイオードＤ２２
ＬおよびＮ型ＭＯＳトランジスタＭ２１Ｌを介する経
路）と、高インピーダンスのキャリア引き抜き経路（抵
抗器ＲＬおよびＮ型ＭＯＳトランジスタＭ２３Ｌを介す
る経路）との両方を介してトランジスタＴｒ２内のキャ
リアを抜くようにした。この代わりに、低インピーダン
スのキャリア引き抜き経路のみを用いるようにしてもよ
い。この場合には、タイミングｔ１（ｔ８、ｔ１４）か
らタイミングｔ２（ｔ９、ｔ１５）までの間、低インピ
ーダンスのキャリア引き抜き経路のみをオンし、タイミ
ングｔ２（ｔ９、ｔ１５）以降は高インピーダンスのキ
ャリア引き抜き経路のみをオンするようにキャリア引き
抜き経路を切り換えてトランジスタＴｒ２内のキャリア
を抜くようにする。
【００５６】以上の説明では、下側アームのトランジス
タＴｒ２をオン／オフさせる場合に、上側アームのトラ
ンジスタＴｒ１内に滞留するキャリアを引き抜く場合の
動作を中心に説明したが、上側アームのトランジスタＴ
ｒ１をオン／オフさせる場合に、下側アームのトランジ
スタＴｒ２内に滞留するキャリアを引き抜く場合の動作
についても同様である。
タＴｒ２をオン／オフさせる場合に、上側アームのトラ
ンジスタＴｒ１内に滞留するキャリアを引き抜く場合の
動作を中心に説明したが、上側アームのトランジスタＴ
ｒ１をオン／オフさせる場合に、下側アームのトランジ
スタＴｒ２内に滞留するキャリアを引き抜く場合の動作
についても同様である。
【００５７】抵抗器ＲＵ（ＲＬ）およびＮ型ＭＯＳトラ
ンジスタＭ２３Ｕ（Ｍ２３Ｌ）を介するキャリア引き抜
き経路は、抵抗器ＲＵ（ＲＬ）によってインピーダンス
を高めるようにしたが、抵抗器ＲＵ（ＲＬ）を省略して
Ｎ型ＭＯＳトランジスタＭ２３Ｕ（Ｍ２３Ｌ）のオン抵
抗を高めるようにしてもよい。Ｎ型ＭＯＳトランジスタ
Ｍ２３Ｕ（Ｍ２３Ｌ）のオン抵抗は、印加する制御信号
Ｖｇ２３Ｕ（Ｖｇ２３Ｌ）のＨレベル時の電圧値を下げ
ることによって高められる。
ンジスタＭ２３Ｕ（Ｍ２３Ｌ）を介するキャリア引き抜
き経路は、抵抗器ＲＵ（ＲＬ）によってインピーダンス
を高めるようにしたが、抵抗器ＲＵ（ＲＬ）を省略して
Ｎ型ＭＯＳトランジスタＭ２３Ｕ（Ｍ２３Ｌ）のオン抵
抗を高めるようにしてもよい。Ｎ型ＭＯＳトランジスタ
Ｍ２３Ｕ（Ｍ２３Ｌ）のオン抵抗は、印加する制御信号
Ｖｇ２３Ｕ（Ｖｇ２３Ｌ）のＨレベル時の電圧値を下げ
ることによって高められる。
【００５８】Ｖｃｅ検知回路１３Ｌでコレクタ端子−エ
ミッタ端子間電圧ＶｃｅＬを検知する代わりに、コレク
タ電流を検知してトランジスタＴｒ２のターンオフ直前
の状態（タイミングｔ２、ｔ９、ｔ１５）を検出するよ
うにしてもよい。この場合には、トランジスタＴｒ２の
コレクタ端子に流れ込むコレクタ電流の値が所定値以下
になると検出信号を制御回路１２１Ｌへ出力すればよ
い。
ミッタ端子間電圧ＶｃｅＬを検知する代わりに、コレク
タ電流を検知してトランジスタＴｒ２のターンオフ直前
の状態（タイミングｔ２、ｔ９、ｔ１５）を検出するよ
うにしてもよい。この場合には、トランジスタＴｒ２の
コレクタ端子に流れ込むコレクタ電流の値が所定値以下
になると検出信号を制御回路１２１Ｌへ出力すればよ
い。
【００５９】本発明による駆動回路は、一般的なバイポ
ーラトランジスタだけに使用されるものではなく、ベー
ス端子からキャリアを引き抜いてターンオフさせるとき
に、キャリア引き抜き速度が速すぎてベース信号が振動
を起こすような種々の半導体素子に適用できる。とく
に、トランジスタの動作が速く、電流の時間的変化が大
きいことによるサージが発生しやすい半導体素子に対し
て本発明による駆動方法が有効である。
ーラトランジスタだけに使用されるものではなく、ベー
ス端子からキャリアを引き抜いてターンオフさせるとき
に、キャリア引き抜き速度が速すぎてベース信号が振動
を起こすような種々の半導体素子に適用できる。とく
に、トランジスタの動作が速く、電流の時間的変化が大
きいことによるサージが発生しやすい半導体素子に対し
て本発明による駆動方法が有効である。
【００６０】特許請求の範囲における各構成要素と、発
明の実施の形態における各構成要素との対応について説
明する。パルス電流発生手段は、たとえば、パルス発生
回路１１と、直流電源Ｖｓと、ダイオードＤｓ１および
Ｄｓ２と、スイッチＳＷ１およびＳＷ２と、トランスＴ
Ｂとによって構成される。制御端子は、たとえば、ベー
ス端子が対応する。第１のスイッチ手段は、たとえば、
ボディダイオードＤ２１Ｕ（Ｄ２１Ｌ）およびＮ型ＭＯ
ＳトランジスタＭ２２Ｕ（Ｍ２２Ｌ）によって構成され
る。第２のスイッチ手段は、たとえば、ボディダイオー
ドＤ２２Ｕ（Ｄ２２Ｌ）およびＮ型ＭＯＳトランジスタ
Ｍ２１Ｕ（Ｍ２１Ｌ）によって構成される。電荷は、キ
ャリアが対応する。電荷引き抜き手段は、たとえば、抵
抗器ＲＵ（ＲＬ）およびＮ型ＭＯＳトランジスタＭ２３
Ｕ（Ｍ２３Ｌ）によって構成される。ターンオフ検出手
段は、たとえば、Ｖｃｅ検知回路１３Ｕ（１３Ｌ）によ
って構成される。所定時間Ｔｄは、たとえば、デットタ
イムが対応する。
明の実施の形態における各構成要素との対応について説
明する。パルス電流発生手段は、たとえば、パルス発生
回路１１と、直流電源Ｖｓと、ダイオードＤｓ１および
Ｄｓ２と、スイッチＳＷ１およびＳＷ２と、トランスＴ
Ｂとによって構成される。制御端子は、たとえば、ベー
ス端子が対応する。第１のスイッチ手段は、たとえば、
ボディダイオードＤ２１Ｕ（Ｄ２１Ｌ）およびＮ型ＭＯ
ＳトランジスタＭ２２Ｕ（Ｍ２２Ｌ）によって構成され
る。第２のスイッチ手段は、たとえば、ボディダイオー
ドＤ２２Ｕ（Ｄ２２Ｌ）およびＮ型ＭＯＳトランジスタ
Ｍ２１Ｕ（Ｍ２１Ｌ）によって構成される。電荷は、キ
ャリアが対応する。電荷引き抜き手段は、たとえば、抵
抗器ＲＵ（ＲＬ）およびＮ型ＭＯＳトランジスタＭ２３
Ｕ（Ｍ２３Ｌ）によって構成される。ターンオフ検出手
段は、たとえば、Ｖｃｅ検知回路１３Ｕ（１３Ｌ）によ
って構成される。所定時間Ｔｄは、たとえば、デットタ
イムが対応する。
【００６１】第１の電流制御型トランジスタは、トラン
ジスタＴｒ１が対応する。第１の電荷引き抜き手段は、
たとえば、抵抗器ＲＵおよびＮ型ＭＯＳトランジスタＭ
２３Ｕによって構成される。第１のターンオフ検出手段
は、たとえば、Ｖｃｅ検知回路１３Ｕによって構成され
る。第２の電流制御型トランジスタは、トランジスタＴ
ｒ２が対応する。第３のスイッチ手段は、たとえば、ボ
ディダイオードＤ２１ＬおよびＮ型ＭＯＳトランジスタ
Ｍ２２Ｌによって構成される。第４のスイッチ手段は、
たとえば、ボディダイオードＤ２２ＬおよびＮ型ＭＯＳ
トランジスタＭ２１Ｌによって構成される。第２の電荷
引き抜き手段は、たとえば、抵抗器ＲＬおよびＮ型ＭＯ
ＳトランジスタＭ２３Ｌによって構成される。第２のタ
ーンオフ検出手段は、たとえば、Ｖｃｅ検知回路１３Ｌ
によって構成される。なお、本発明の特徴的な機能を損
なわない限り、各構成要素は上記構成に限定されるもの
ではない。
ジスタＴｒ１が対応する。第１の電荷引き抜き手段は、
たとえば、抵抗器ＲＵおよびＮ型ＭＯＳトランジスタＭ
２３Ｕによって構成される。第１のターンオフ検出手段
は、たとえば、Ｖｃｅ検知回路１３Ｕによって構成され
る。第２の電流制御型トランジスタは、トランジスタＴ
ｒ２が対応する。第３のスイッチ手段は、たとえば、ボ
ディダイオードＤ２１ＬおよびＮ型ＭＯＳトランジスタ
Ｍ２２Ｌによって構成される。第４のスイッチ手段は、
たとえば、ボディダイオードＤ２２ＬおよびＮ型ＭＯＳ
トランジスタＭ２１Ｌによって構成される。第２の電荷
引き抜き手段は、たとえば、抵抗器ＲＬおよびＮ型ＭＯ
ＳトランジスタＭ２３Ｌによって構成される。第２のタ
ーンオフ検出手段は、たとえば、Ｖｃｅ検知回路１３Ｌ
によって構成される。なお、本発明の特徴的な機能を損
なわない限り、各構成要素は上記構成に限定されるもの
ではない。
【図１】一実施の形態による電流制御型半導体素子の駆
動回路を示す図である。
動回路を示す図である。
【図２】図１の駆動回路各部の動作タイミングを説明す
るタイミングチャートである。
るタイミングチャートである。
【図３】従来の技術による電流制御型半導体素子の駆動
回路を示す図である。
回路を示す図である。
【図４】図３の駆動回路各部の動作タイミングを説明す
るタイミングチャートである。
るタイミングチャートである。
１１…パルス発生回路、 １３Ｕ,１３Ｌ
…Ｖｃｅ検知回路、１２１Ｕ,１２１Ｌ…制御回路、１
４１Ｕ、１４１Ｌ…タイミング検知回路、Ｌ…誘導性負
荷、Ｍ２１Ｕ〜Ｍ２３Ｕ,Ｍ２１Ｌ〜Ｍ２３Ｌ…Ｎ型Ｍ
ＯＳトランジスタ、Ｔｒ１,Ｔｒ２…トランジスタ、
Ｖｓ,Ｖｄ…直流電源
…Ｖｃｅ検知回路、１２１Ｕ,１２１Ｌ…制御回路、１
４１Ｕ、１４１Ｌ…タイミング検知回路、Ｌ…誘導性負
荷、Ｍ２１Ｕ〜Ｍ２３Ｕ,Ｍ２１Ｌ〜Ｍ２３Ｌ…Ｎ型Ｍ
ＯＳトランジスタ、Ｔｒ１,Ｔｒ２…トランジスタ、
Ｖｓ,Ｖｄ…直流電源
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 クライソン トロンナムチャイ
神奈川県横浜市神奈川区宝町２番地 日産
自動車株式会社内
Ｆターム(参考） 5J055 AX04 AX06 AX56 AX66 BX16
CX13 DX04 DX22 DX72 DX83
EX01 EX06 EX07 EX11 EY01
EY07 EY12 EY17 EY21 EZ00
FX12 FX17 FX35 GX00 GX01
Claims (6)
- 【請求項１】正のパルス状電流および負のパルス状電流
を交互に発生するパルス電流発生手段と、 前記パルス電流発生手段と電流制御型トランジスタの制
御端子との間に介挿され、前記制御端子に前記正のパル
ス状電流を供給する第１のスイッチ手段と、 前記パルス電流発生手段と前記電流制御型トランジスタ
の制御端子との間に介挿され、前記制御端子に前記負の
パルス状電流を供給するとともに、前記制御端子から前
記電流制御型トランジスタ内の電荷を引き抜く第２のス
イッチ手段と、 前記電流制御型トランジスタの制御端子から前記第２の
スイッチ手段を介さずに前記電流制御型トランジスタ内
の電荷を引き抜く電荷引き抜き手段と、 前記電流制御型トランジスタのターンオフの兆候を検出
するターンオフ検出手段と、(1)前記電流制御型トラン
ジスタを所定のキャリア周期Ｔｃでオン／オフするオン
期間に、前記第１のスイッチ手段に前記正のパルス状電
流の供給を指示し、(2)前記電流制御型トランジスタを
前記所定のキャリア周期Ｔｃでオン／オフするオフ期間
のうち前記ターンオフ検出手段で前記兆候が検出される
までの間、前記第２のスイッチ手段に前記負のパルス状
電流の供給および前記電荷の引き抜きを指示するととも
に、前記電荷引き抜き手段に前記電荷の引き抜きを指示
し、前記ターンオフ検出手段で前記兆候が検出された以
降に、前記第２のスイッチ手段に前記負のパルス電流の
供給および前記電荷の引き抜きの停止を指示し、(3)前
記電流制御型トランジスタの前記オン期間の終了から所
定時間Ｔｄ経過後、および前記キャリア周期Ｔｃの１周
期前のオン期間の開始から（Ｔｃ＋Ｔｄ）経過後にそれ
ぞれ前記第２のスイッチ手段に前記負のパルス状電流の
供給および前記電荷の引き抜きを指示する制御回路とを
備えることを特徴とする電流制御型半導体素子用駆動回
路。 - 【請求項２】正のパルス状電流および負のパルス状電流
を交互に発生するパルス電流発生手段と、 前記パルス電流発生手段と電流制御型トランジスタの制
御端子との間に介挿され、前記制御端子に前記正のパル
ス状電流を供給する第１のスイッチ手段と、 前記パルス電流発生手段と前記電流制御型トランジスタ
の制御端子との間に介挿され、前記制御端子に前記負の
パルス状電流を供給するとともに、前記制御端子から前
記電流制御型トランジスタ内の電荷を引き抜く第２のス
イッチ手段と、 前記電流制御型トランジスタの制御端子から前記第２の
スイッチ手段を介さずに前記電流制御型トランジスタ内
の電荷を引き抜く電荷引き抜き手段と、 前記電流制御型トランジスタのターンオフの兆候を検出
するターンオフ検出手段と、(1)前記電流制御型トラン
ジスタを所定のキャリア周期Ｔｃでオン／オフするオン
期間に、前記第１のスイッチ手段に前記正のパルス状電
流の供給を指示し、(2)前記電流制御型トランジスタを
前記所定のキャリア周期Ｔｃでオン／オフするオフ期間
のうち前記ターンオフ検出手段で前記兆候が検出される
までの間、前記第２のスイッチ手段に前記負のパルス状
電流の供給および前記電荷の引き抜きを指示し、前記タ
ーンオフ検出手段で前記兆候が検出された以降に、前記
第２のスイッチ手段に前記負のパルス電流の供給および
前記電荷の引き抜きの停止を指示するとともに、前記電
荷引き抜き手段に前記電荷の引き抜きを指示し、(3)前
記電流制御型トランジスタの前記オン期間の終了から所
定時間Ｔｄ経過後、および前記キャリア周期Ｔｃの１周
期前のオン期間の開始から（Ｔｃ＋Ｔｄ）経過後にそれ
ぞれ前記第２のスイッチ手段に前記負のパルス状電流の
供給および前記電荷の引き抜きを指示する制御回路とを
備えることを特徴とする電流制御型半導体素子用駆動回
路。 - 【請求項３】請求項１または２に記載の電流制御型半導
体素子用駆動回路において、 前記制御回路は、前記正のパルス状電流の供給を指示す
る場合に前記負のパルス状電流の供給および前記電荷の
引き抜きを止めるようにさらに指示することを特徴とす
る電流制御型半導体素子用駆動回路。 - 【請求項４】誘導性負荷に対して上アーム側に位置して
第１の方向に駆動電流を供給するとともに、前記誘導性
負荷から生じる逆起電力による電流を逆方向に流す第１
の電流制御型トランジスタと、 前記第１の電流制御型トランジスタと直列に接続され、
前記誘導性負荷に対して下アーム側に位置して前記第１
の方向と異なる第２の方向に駆動電流を供給するととも
に、前記誘導性負荷から生じる逆起電力による電流を逆
方向に流す第２の電流制御型トランジスタと、 正のパルス状電流および負のパルス状電流を交互に発生
するパルス電流発生手段と、 前記パルス電流発生手段と前記第１の電流制御型トラン
ジスタの制御端子との間に介挿され、前記制御端子に前
記正のパルス状電流を供給する第１のスイッチ手段と、 前記パルス電流発生手段と前記第１の電流制御型トラン
ジスタの制御端子との間に介挿され、前記制御端子に前
記負のパルス状電流を供給するとともに、前記制御端子
から前記第１の電流制御型トランジスタ内の電荷を引き
抜く第２のスイッチ手段と、 前記第１の電流制御型トランジスタの制御端子から前記
第２のスイッチ手段を介さずに前記第１の電流制御型ト
ランジスタ内の電荷を引き抜く第１の電荷引き抜き手段
と、 前記第１の電流制御型トランジスタのターンオフの兆候
を検出する第１のターンオフ検出手段と、(1)前記第１
の電流制御型トランジスタを所定のキャリア周期Ｔｃで
オン／オフするオン期間に、前記第１のスイッチ手段に
前記正のパルス状電流の供給を指示し、(2)前記第１の
電流制御型トランジスタを前記所定のキャリア周期Ｔｃ
でオン／オフするオフ期間のうち前記第１のターンオフ
検出手段で前記兆候が検出されるまでの間、前記第２の
スイッチ手段に前記負のパルス状電流の供給および前記
電荷の引き抜きを指示するとともに、前記第１の電荷引
き抜き手段に前記電荷の引き抜きを指示し、前記第１の
ターンオフ検出手段で前記兆候が検出された以降に、前
記第２のスイッチ手段に前記負のパルス電流の供給およ
び前記電荷の引き抜きの停止を指示し、(3)前記第１の
電流制御型トランジスタが前記逆方向にオンしている状
態から逆回復する期間に、前記オン期間の終了から所定
時間Ｔｄ経過後、および前記キャリア周期Ｔｃの１周期
前のオン期間の開始から（Ｔｃ＋Ｔｄ）経過後にそれぞ
れ前記第２のスイッチ手段に前記負のパルス状電流の供
給および前記電荷の引き抜きを指示する第１の制御回路
と、 前記パルス電流発生手段と前記第２の電流制御型トラン
ジスタの制御端子との間に介挿され、前記制御端子に前
記正のパルス状電流を供給する第３のスイッチ手段と、 前記パルス電流発生手段と前記第２の電流制御型トラン
ジスタの制御端子との間に介挿され、前記制御端子に前
記負のパルス状電流を供給するとともに、前記制御端子
から前記第２の電流制御型トランジスタ内の電荷を引き
抜く第４のスイッチ手段と、 前記第２の電流制御型トランジスタの制御端子から前記
第４のスイッチ手段を介さずに前記第２の電流制御型ト
ランジスタ内の電荷を引き抜く第２の電荷引き抜き手段
と、 前記第２の電流制御型トランジスタのターンオフの兆候
を検出する第２のターンオフ検出手段と、(1)前記第２
の電流制御型トランジスタを前記所定のキャリア周期Ｔ
ｃでオン／オフするオン期間に、前記第３のスイッチ手
段に前記正のパルス状電流の供給を指示し、(2)前記第
２の電流制御型トランジスタを前記所定のキャリア周期
Ｔｃでオン／オフするオフ期間のうち前記第２のターン
オフ検出手段で前記兆候が検出されるまでの間、前記第
４のスイッチ手段に前記負のパルス状電流の供給および
前記電荷の引き抜きを指示するとともに、前記第２の電
荷引き抜き手段に前記電荷の引き抜きを指示し、前記第
２のターンオフ検出手段で前記兆候が検出された以降
に、前記第４のスイッチ手段に前記負のパルス電流の供
給および前記電荷の引き抜きの停止を指示し、(3)前記
第２の電流制御型トランジスタが前記逆方向にオンして
いる状態から逆回復する期間に、前記オン期間の終了か
ら所定時間Ｔｄ経過後、および前記キャリア周期Ｔｃの
１周期前のオン期間の開始から（Ｔｃ＋Ｔｄ）経過後に
それぞれ前記第４のスイッチ手段に前記負のパルス状電
流の供給および前記電荷の引き抜きを指示する第２の制
御回路とを備えることを特徴とする電流制御型半導体素
子用駆動装置。 - 【請求項５】誘導性負荷に対して上アーム側に位置して
第１の方向に駆動電流を供給するとともに、前記誘導性
負荷から生じる逆起電力による電流を逆方向に流す第１
の電流制御型トランジスタと、 前記第１の電流制御型トランジスタと直列に接続され、
前記誘導性負荷に対して下アーム側に位置して前記第１
の方向と異なる第２の方向に駆動電流を供給するととも
に、前記誘導性負荷から生じる逆起電力による電流を逆
方向に流す第２の電流制御型トランジスタと、 正のパルス状電流および負のパルス状電流を交互に発生
するパルス電流発生手段と、 前記パルス電流発生手段と前記第１の電流制御型トラン
ジスタの制御端子との間に介挿され、前記制御端子に前
記正のパルス状電流を供給する第１のスイッチ手段と、 前記パルス電流発生手段と前記第１の電流制御型トラン
ジスタの制御端子との間に介挿され、前記制御端子に前
記負のパルス状電流を供給するとともに、前記制御端子
から前記第１の電流制御型トランジスタ内の電荷を引き
抜く第２のスイッチ手段と、 前記第１の電流制御型トランジスタの制御端子から前記
第２のスイッチ手段を介さずに前記第１の電流制御型ト
ランジスタ内の電荷を引き抜く第１の電荷引き抜き手段
と、 前記第１の電流制御型トランジスタのターンオフの兆候
を検出する第１のターンオフ検出手段と、(1)前記第１
の電流制御型トランジスタを所定のキャリア周期Ｔｃで
オン／オフするオン期間に、前記第１のスイッチ手段に
前記正のパルス状電流の供給を指示し、(2)前記第１の
電流制御型トランジスタを前記所定のキャリア周期Ｔｃ
でオン／オフするオフ期間のうち前記第１のターンオフ
検出手段で前記兆候が検出されるまでの間、前記第２の
スイッチ手段に前記負のパルス状電流の供給および前記
電荷の引き抜きを指示し、前記第１のターンオフ検出手
段で前記兆候が検出された以降に、前記第２のスイッチ
手段に前記負のパルス電流の供給および前記電荷の引き
抜きの停止を指示するとともに、前記第１の電荷引き抜
き手段に前記電荷の引き抜きを指示し、(3)前記第１の
電流制御型トランジスタが前記逆方向にオンしている状
態から逆回復する期間に、前記オン期間の終了から所定
時間Ｔｄ経過後、および前記キャリア周期Ｔｃの１周期
前のオン期間の開始から（Ｔｃ＋Ｔｄ）経過後にそれぞ
れ前記第２のスイッチ手段に前記負のパルス状電流の供
給および前記電荷の引き抜きを指示する第１の制御回路
と、 前記パルス電流発生手段と前記第２の電流制御型トラン
ジスタの制御端子との間に介挿され、前記制御端子に前
記正のパルス状電流を供給する第３のスイッチ手段と、 前記パルス電流発生手段と前記第２の電流制御型トラン
ジスタの制御端子との間に介挿され、前記制御端子に前
記負のパルス状電流を供給するとともに、前記制御端子
から前記第２の電流制御型トランジスタ内の電荷を引き
抜く第４のスイッチ手段と、 前記第２の電流制御型トランジスタの制御端子から前記
第４のスイッチ手段を介さずに前記第２の電流制御型ト
ランジスタ内の電荷を引き抜く第２の電荷引き抜き手段
と、 前記第２の電流制御型トランジスタのターンオフの兆候
を検出する第２のターンオフ検出手段と、(1)前記第２
の電流制御型トランジスタを前記所定のキャリア周期Ｔ
ｃでオン／オフするオン期間に、前記第３のスイッチ手
段に前記正のパルス状電流の供給を指示し、(2)前記第
２の電流制御型トランジスタを前記所定のキャリア周期
Ｔｃでオン／オフするオフ期間のうち前記第２のターン
オフ検出手段で前記兆候が検出されるまでの間、前記第
４のスイッチ手段に前記負のパルス状電流の供給および
前記電荷の引き抜きを指示し、前記第２のターンオフ検
出手段で前記兆候が検出された以降に、前記第４のスイ
ッチ手段に前記負のパルス電流の供給および前記電荷の
引き抜きの停止を指示するとともに、前記第２の電荷引
き抜き手段に前記電荷の引き抜きを指示し、(3)前記第
２の電流制御型トランジスタが前記逆方向にオンしてい
る状態から逆回復する期間に、前記オン期間の終了から
所定時間Ｔｄ経過後、および前記キャリア周期Ｔｃの１
周期前のオン期間の開始から（Ｔｃ＋Ｔｄ）経過後にそ
れぞれ前記第４のスイッチ手段に前記負のパルス状電流
の供給および前記電荷の引き抜きを指示する第２の制御
回路とを備えることを特徴とする電流制御型半導体素子
用駆動装置。 - 【請求項６】請求項４または５に記載の電流制御型半導
体素子用駆動装置において、前記第１の制御回路および
前記第２の制御回路は、それぞれ前記正のパルス状電流
の供給を指示する場合に前記負のパルス状電流の供給お
よび前記電荷の引き抜きを止めるようにさらに指示する
ことを特徴とする電流制御型半導体素子用駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002029326A JP3685137B2 (ja) | 2002-02-06 | 2002-02-06 | 電流制御型半導体素子用駆動回路、および電流制御型半導体素子用駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002029326A JP3685137B2 (ja) | 2002-02-06 | 2002-02-06 | 電流制御型半導体素子用駆動回路、および電流制御型半導体素子用駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003229751A true JP2003229751A (ja) | 2003-08-15 |
| JP3685137B2 JP3685137B2 (ja) | 2005-08-17 |
Family
ID=27750114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002029326A Expired - Fee Related JP3685137B2 (ja) | 2002-02-06 | 2002-02-06 | 電流制御型半導体素子用駆動回路、および電流制御型半導体素子用駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3685137B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005110224A (ja) * | 2003-09-30 | 2005-04-21 | Power Integrations Inc | スイッチの制御を簡略化するための方法と装置 |
| WO2013011807A1 (ja) * | 2011-07-20 | 2013-01-24 | アイシン・エィ・ダブリュ株式会社 | 回転電機制御装置 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63181523A (ja) * | 1987-01-23 | 1988-07-26 | Origin Electric Co Ltd | ベ−ス駆動回路 |
| JPH04157813A (ja) * | 1990-10-22 | 1992-05-29 | Nissan Motor Co Ltd | ハイサイド・スイッチ駆動回路 |
| JPH04278714A (ja) * | 1991-03-06 | 1992-10-05 | Toshiba Corp | Ｉｇｂｔ駆動回路 |
| JPH10215522A (ja) * | 1996-11-26 | 1998-08-11 | Nippon Soken Inc | 電源装置 |
| JP2000059189A (ja) * | 1998-08-05 | 2000-02-25 | Toshiba Corp | ゲート回路 |
| WO2001052395A1 (fr) * | 2000-01-12 | 2001-07-19 | Tdk Corporation | Procede et appareil permettant d'exciter des elements de commutation d'un dispositif de conversion de puissance commande par le courant |
| JP2001251173A (ja) * | 1999-12-28 | 2001-09-14 | Nissan Motor Co Ltd | 電流制御型半導体素子用駆動回路 |
-
2002
- 2002-02-06 JP JP2002029326A patent/JP3685137B2/ja not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63181523A (ja) * | 1987-01-23 | 1988-07-26 | Origin Electric Co Ltd | ベ−ス駆動回路 |
| JPH04157813A (ja) * | 1990-10-22 | 1992-05-29 | Nissan Motor Co Ltd | ハイサイド・スイッチ駆動回路 |
| JPH04278714A (ja) * | 1991-03-06 | 1992-10-05 | Toshiba Corp | Ｉｇｂｔ駆動回路 |
| JPH10215522A (ja) * | 1996-11-26 | 1998-08-11 | Nippon Soken Inc | 電源装置 |
| JP2000059189A (ja) * | 1998-08-05 | 2000-02-25 | Toshiba Corp | ゲート回路 |
| JP2001251173A (ja) * | 1999-12-28 | 2001-09-14 | Nissan Motor Co Ltd | 電流制御型半導体素子用駆動回路 |
| WO2001052395A1 (fr) * | 2000-01-12 | 2001-07-19 | Tdk Corporation | Procede et appareil permettant d'exciter des elements de commutation d'un dispositif de conversion de puissance commande par le courant |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005110224A (ja) * | 2003-09-30 | 2005-04-21 | Power Integrations Inc | スイッチの制御を簡略化するための方法と装置 |
| JP4723833B2 (ja) * | 2003-09-30 | 2011-07-13 | パワー・インテグレーションズ・インコーポレーテッド | スイッチの制御を簡略化するための方法と装置 |
| US8063672B2 (en) | 2003-09-30 | 2011-11-22 | Power Integrations, Inc. | Method and apparatus for simplifying the control of a switch |
| US8278972B2 (en) | 2003-09-30 | 2012-10-02 | Power Integrations, Inc. | Method and apparatus for simplifying the control of a switch |
| US8441290B2 (en) | 2003-09-30 | 2013-05-14 | Power Integrations, Inc. | Method and apparatus for simplifying the control of a switch |
| WO2013011807A1 (ja) * | 2011-07-20 | 2013-01-24 | アイシン・エィ・ダブリュ株式会社 | 回転電機制御装置 |
| JP2013027135A (ja) * | 2011-07-20 | 2013-02-04 | Aisin Aw Co Ltd | 回転電機制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3685137B2 (ja) | 2005-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8139380B2 (en) | Flyback system power source apparatus for controlling a synchronously rectifying element | |
| JP4496988B2 (ja) | ゲート駆動回路 | |
| JP3421507B2 (ja) | 半導体素子の駆動回路 | |
| JP3731562B2 (ja) | 電流制御型素子用駆動回路 | |
| US20180013422A1 (en) | Half bridge coupled resonant gate drivers | |
| US5631810A (en) | Control of switching devices in synchronized-rectification system | |
| JP2007028711A (ja) | 半導体素子のゲート駆動回路 | |
| US7248093B2 (en) | Bipolar bootstrap top switch gate drive for half-bridge semiconductor power topologies | |
| US20160359481A1 (en) | System and Method for a Gate Driver | |
| JP5139793B2 (ja) | 電力変換装置 | |
| CN110855134A (zh) | 功率管驱动方法、驱动电路及开关电路 | |
| JPWO2007091374A1 (ja) | 同期整流型フォワードコンバータ | |
| JP2006324794A (ja) | 電圧駆動型半導体素子の駆動装置 | |
| JP2003229751A (ja) | 電流制御型半導体素子用駆動回路、および電流制御型半導体素子用駆動装置 | |
| CN105322791B (zh) | 用于峰值切换以减小高频dc-dc转换器中的损失的方法和装置 | |
| JP2004159424A (ja) | インバータ | |
| US6268754B1 (en) | Gate driving circuit for power semiconductor switch | |
| JPH1189215A (ja) | ターンオフサイリスタを駆動する方法及び装置 | |
| JP4172569B2 (ja) | スイッチング電源装置 | |
| JP3659222B2 (ja) | 電流制御型半導体素子用駆動回路 | |
| JP2003209465A (ja) | 電流制御型半導体素子用駆動回路、および電流制御型半導体素子用駆動装置 | |
| JP3685143B2 (ja) | 電流制御型半導体素子用駆動回路 | |
| CN110855133A (zh) | 一种功率管驱动方法、驱动电路及开关电路 | |
| JP2000014127A (ja) | 電圧駆動型半導体素子のゲート駆動回路 | |
| JP3756353B2 (ja) | 半導体素子駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050510 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050523 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100610 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120610 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |