JPH1189215A - ターンオフサイリスタを駆動する方法及び装置 - Google Patents
ターンオフサイリスタを駆動する方法及び装置Info
- Publication number
- JPH1189215A JPH1189215A JP10196885A JP19688598A JPH1189215A JP H1189215 A JPH1189215 A JP H1189215A JP 10196885 A JP10196885 A JP 10196885A JP 19688598 A JP19688598 A JP 19688598A JP H1189215 A JPH1189215 A JP H1189215A
- Authority
- JP
- Japan
- Prior art keywords
- turn
- current
- circuit
- storage means
- thyristor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/0403—Modifications for accelerating switching in thyristor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/72—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region
- H03K17/722—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region with galvanic isolation between the control circuit and the output circuit
- H03K17/723—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region with galvanic isolation between the control circuit and the output circuit using transformer coupling
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/72—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region
- H03K17/73—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region for dc voltages or currents
- H03K17/732—Measures for enabling turn-off
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
- Thyristors (AREA)
- Generation Of Surge Voltage And Current (AREA)
Abstract
び対応する駆動回路を提供する。 【解決手段】GTO(14)のターンオン電流及び保持
電流は、電圧パルスを電気エネルギ貯蔵手段(3)によ
って電流に変換することにより生成される。本回路は、
ターンオフ電流を生成するのに必要なパルスと同一のエ
ネルギ源または同一エネルギ貯蔵手段から、所要電圧パ
ルスを引き出す場合に特に有利である。保持電流は、電
圧パルスの繰り返しによって生成することが好ましい。
電圧パルスの繰り返し周波数は必要に応じて増減するこ
とができる。即ち、ゲート・カソード電圧が負になった
時には周波数を減少させ、該電圧が再度正になった時に
は増加させる。
Description
クスの分野に関する。本発明は、特定的には、GTOを
ターンオン及びターンオフさせる方法及びデバイスに関
する。
特許出願 EP 0 489 945 に開示されている。この特許に
は、ターンオフサイリスタのいわゆるハード駆動が記載
されており、この駆動方法は、普通の駆動に比してより
大きく、遙かに急峻な電流をターンオフGTOのゲート
に印加する。ターンオン電流を生成するための手段が設
けられる。これらの手段は、GTOをターンオンさせる
電流と、ターンオン状態を維持するための保持電流とを
生成する。これらの手段は何れの場合も、所要エネルギ
を貯蔵し、必要に応じてスイッチによってエネルギを引
き出すコンデンサを含んでいる。一般型の駆動ユニット
のための空間配列が、本出願の優先権主張日付以前には
公開されなかったドイツ特許出願 197 08 873.2 に開示
されている。これは極めて低いインダクタンスを有する
ように設計された装置がハード駆動するために必要とさ
れていたからである。この目的から、本出願の優先権主
張日付以前に公開されなかった上記特許出願は、GTO
の直近に成分を配列することを提唱している。
ンバータの設計を可能にするためには、可能な限り少な
い消費で回路及びエネルギを管理する駆動回路を有する
ことが望ましい。
空間及びエネルギで、ハード駆動するのに特に適した新
しい駆動方法、及び対応回路配列を提供することであ
る。この目的は、独立請求項の特色によって達成され
る。以上のように、本発明の核心は、電圧パルスからタ
ーンオン電流及び保持電流を生成することである。電圧
パルスは、電気エネルギ貯蔵手段によって電流に変換さ
れる。このための回路は、ターンオフ電流を生成するた
めに必要なパルスと同一のエネルギ源、即ち同一エネル
ギ貯蔵手段から、所要電圧パルスを引き出す場合に特に
有利である。保持電流は、電圧パルスの繰り返しによっ
て生成することが好ましい。これらの電圧パルスの繰り
返し周波数は、必要に応じて増減させることができる。
即ち、ゲート・カソード電圧が負になった時には周波数
を低下させ、次いで再び新たな正電圧が発生した時に高
めるようにする。
路は、少なくとも1つの電気エネルギ貯蔵手段を備え、
この電気エネルギ貯蔵手段が電圧パルスを電流に変換す
る。ターンオン電流のためと、保持電流のための共通エ
ネルギ貯蔵手段を設けることも、または別々のエネルギ
貯蔵手段を設けることもできる。ターンオフ回路のエネ
ルギ貯蔵手段から、ターンオン回路のエネルギ貯蔵手段
への所要エネルギの伝送は、誘導性結合、または容量性
結合の何れかによって遂行することができる。特に好ま
しいのは、所要論理回路及び他の構成要素への電力を、
上述したターンオフ回路のエネルギ貯蔵手段から得るよ
うにした駆動回路である。回路消費は、本発明による方
法及び対応するデバイスによって極めて低く保つことが
できる。回路配列の効率は極めて高い。従って、駆動回
路をGTOの直近に配列し、インダクタンスを望む通り
低く維持することが可能である。
項から明白である。以下の添付図面を参照しての詳細な
説明から、本発明はより完全に理解され、また本発明の
多くの付随する長所が容易に明白になるであろう。
同一または対応する部品に対しては同一の番号を付して
ある。図1に、ターンオフサイリスタ14のための駆動
回路の回路図を示す。50及び51は、例えば 20 Vの
出力電圧を有する電圧源の正及び負の端子を示してい
る。ターンオフ回路に属するエネルギ貯蔵手段3は、上
記電圧源から給電される。エネルギ貯蔵手段3は、特定
的には電解コンデンサバンクの形状で設計することがで
きる。駆動回路は、ターンオフ回路の他に、ターンオン
回路をも含んでいる。ターンオフ回路は、本質的にター
ンオフ論理回路1と、エネルギ貯蔵手段3と、スイッチ
4とからなっている。スイッチ4は、GTO 14のゲ
ートと、エネルギ貯蔵手段3とに接続され、ターンオフ
論理回路1によって駆動される。ターンオフ論理回路1
は直列コントローラ2(市販の定電圧回路)から給電す
ることが好ましい。ターンオフ論理回路1は、例えば矢
印で示す光ファイバ、及びターンオフ論理回路1のブロ
ックの左端に示すトランジスタを介して所要制御信号を
受ける。光ファイバを介して送られるGTO 14をタ
ーンオフさせる命令は、論理回路1において増幅され、
電圧が形成されてスイッチ4へ印加されるのでスイッチ
4が導通し始める。エネルギ貯蔵手段3の極性のため
に、電流はGTO 14のゲートから引き出される。そ
の結果、GTOのゲートはカソードに対して負になり、
GTOはターンオフする。スイッチ4は、特定的にはM
OSFETの並列回路からなることもできる。同じよう
に、エネルギ貯蔵手段3は、複数の電解コンデンサを並
列接続することができる。
路は、ターンオフ論理回路1と同じようにエネルギ貯蔵
手段3から給電されるターンオン論理回路5を含んでい
る。対応する直列コントローラは6で示されている。2
つの論理回路1及び5は、信号に関しては互いに接続さ
れている。もしターンオフ論理回路1がGTO 14を
ターンオフさせる命令を受ければ、ターンオン論理回路
5の動作は阻止される。しかしながら、もし論理回路1
がターンオン命令を受ければ、ターンオン論理回路5は
スイッチ7をスイッチングモードで動作するように駆動
する。スイッチ7も、端子50と51との間に配列され
ている。このようにして生成された電圧パルスは、スイ
ッチ7と直列に接続されている変成器の一次巻線8、及
び二次巻線9によって整流用ダイオード10へ伝送さ
れ、このダイオードは好ましくはインダクタ12である
電気エネルギ貯蔵手段へ給電する。配列全体を望ましく
低インダクタンスに維持するために、変成器巻線8、9
のインダクタンスは、インダクタ12のインダクタンス
よりも小さくすべきである。これは、構造を、例えば巻
線8及び9を印刷回路基板上に統合し、それらをコアに
よって磁気的に結合することによって達成できる。イン
ダクタ12の所要のサイズに依存して、導体ループとし
て印刷回路基板上に統合することも可能である。インダ
クタ12は、別のスイッチ13を通してGTO 14の
ゲートに接続されている。スイッチ13は、ターンオフ
させる時、及びターンオフ状態にある時に、ターンオン
回路をGTOのゲートから絶縁する。
電圧パルスVT を示している。二次側で、電圧パルスは
ダイオード10によって整流され、インダクタ12への
電流に変換される。電流は、正端子50とカソードとの
間に配列されたフリーホイーリングダイオード11を介
してリンギングすることができる。図5に示すようにイ
ンダクタ12を通る電流は、概ね三角形である。3k
A、4.5 kVのGTOの場合、ターンオンさせるために
は約 200A乃至 400Aが必要であり、ほぼ5乃至15 μ
sにわたって維持すべきである。これは、インダクタ1
2が 100nH程度である場合の数値例である。GTO
14は、ターンオン状態を維持するためにターンオン後
もある保持電流を必要とする。これを行う最も容易な方
法は、上述したターンオンパルスを特定の周波数で繰り
返すことである。
するためにも極めて異なる電流が必要である。上述した
ように、最大電力クラスのGTOをトリガするには約 2
00Aが必要であるのに対して、保持電流は僅か約2Aで
よい。この理由から、もしターンオンパルスを繰り返す
よりも少ない電力で保持電流を生成することができれば
有利である。図2は、この要求に合致する実施例であ
る。第2のインダクタ24が設けられており、同様に変
成器の第2の二次巻線20を介して給電される。整流用
ダイオードは21で示されており、フリーホイーリング
ダイオードは22で示されている。フリーホイーリング
ダイオード22と並列にコンデンサ23を接続すること
が好ましい。コンデンサ23は、エネルギをよりゆっく
りと引き出すことを可能にし、その結果、繰り返し周波
数をより低く維持できるにも拘わらず、保持電流は充分
に均一になる。その結果、インダクタ24のインダクタ
ンスはインタクタ12のインダクタンスよりも大きく
(例えば、 10 乃至 15 μH)選択することができる。
第2の二次巻線20の代わりに、専用変成器及び専用論
理回路を設けることもできる。この保持電流をターンオ
ンパルスの生成から分離して生成する場合、GTO 1
4のトリガリングの後にスイッチ13は開かれるので、
インダクタ12はゲートから分離される。
動限流手段25、26をGTO 14のゲートとカソー
ドとの間に接続する。保持電流を制限するためのこの手
段は、図2の場合には、ターンオン回路とカソードとの
間の電流通路内に挿入されたトランジスタ26を含んで
いる。バイポーラトランジスタ26及びベース直列抵抗
25を有する回路が好ましい。この手段は、GTO 1
4のゲート・カソード電圧が負になった場合に、保持電
流が限りなく増大するのを確実に防ぐ。負電圧の場合に
はダイオード22がターンオンし、それによって電流が
限りなく大きくなり得るが、これは、本発明によるデバ
イスによって効果的に防がれる。保持電流を生成するた
めに必要な電圧パルスは、第2の二次巻線を設けずに、
ダイオード10の下流の整流された電圧から直接取り出
すこともできる。図3にこのような実施例を示す。整流
用ダイオード10及びフリーホイーリングダイオード1
1の共通節点は、第2のインダクタ24に接続されてい
る。限流手段は、バイポーラトランジスタ27及び直列
抵抗28を含んでいる。この実施例では逆極性のpnp
トランジスタ27がゲート電流通路内に接続されてい
る。この実施例の機能は、図2の実施例と実質的に同一
である。この実施例は次のように機能する。即ち、ゲー
ト・カソード電圧が正である場合、インダクタ24から
の電流はトランジスタ27のベース電流と、コレクタ電
流とに分割される。ベース電流はトランジスタをスイッ
チさせて導通させる。その結果、インダクタ24はGT
O 14のゲートに直接接続される。ゲート・カソード
電圧が負である場合、トランジスタを導通させてコレク
タ電流を流させるためには、そのエミッタは順方向電圧
だけ、即ち約 0.7Vだけベースよりも正にならなければ
ならない。インダクタ24は電流源として考えることが
できるが、逆電圧として動作し続ける。転流動作、即ち
GTOによってこれが要求されると、直ちにコレクタ電
圧は負になる。それにも拘わらず、電流の大部分はイン
ダクタ24からエミッタ・コレクタ通路を介して流れ続
ける。制御条件Uon=UBE+UR (ここに、Uonはイン
ダクタにまたがる電圧、UBEはエミッタ・ベース電圧、
そしてUR はベース直列抵抗にまたがる電圧である)に
よってトランジスタはこれを防ぐので、この電流は効果
的に制限される。pnpトランジスタ27ではなく、n
pnトランジスタ26を用いている図2によるデバイス
の機能も同じように説明することができる。
る代わりに、コンデンサによる容量性結合も可能であ
る。図4に、このような実施例を示す。ターンオン論理
回路5aは、端子50と51との間に配列されている2
つのトランジスタ31及び30を駆動する。トランジス
タ31は正の電圧パルスを生成し、トランジスタ30は
リセットする。生成された電圧パルスは、結合用コンデ
ンサ32を通して整流用ダイオード10に供給される。
電荷反転用ダイオード33も設けられている。このダイ
オード33は、GTOのカソード及び電圧源の正端子5
0と、整流用ダイオード10との間に接続されている。
図4の回路のその他の部分は、上述した回路と同じよう
に機能する。図6に、ゲートトリガ電流の生成を援助す
るためにターンオフ回路を使用する本発明の実施例を示
す。明瞭化のために、論理回路1及び5は図示してな
い。この回路は次のように機能する。即ち、充電用トラ
ンジスタ36は、ターンオフトランジスタ4がブロック
される前に、接続可能なトリガインダクタ35を正端子
50に接続する。その結果、インダクタ35内には電流
が確立され、この電流はスイッチ(トランジスタ)4が
ブロックされた後にゲートへ直接供給されて所要のトリ
ガパルスになる。インダクタ35は、電流減衰が約5乃
至 10 μsであるように選択することができる。その後
にインダクタ35の上流に接続されている充電用ダイオ
ード37がブロックされ、充電用トランジスタ36が再
度ブロックされ得る。もし電流が減衰する前にスイッチ
(トランジスタ)36が開けば、残留エネルギはフリー
ホイーリングダイオード38を介してエネルギ貯蔵手段
3内へ戻ることができる。このようにして、特に短い、
しかも完全に有効なトリガパルスが生成される。保持電
流を生成するために設計されたターンオン回路の区分
は、上述したように構成することも、またはスイッチン
グモードでスイッチ7を動作させることによって、貯蔵
インダクタ34及び整流用ダイオード21によって所要
エネルギをエネルギ貯蔵手段3から、エネルギ貯蔵手段
24へ転送することもできる。GTO 14をターンオ
フさせるためには、スイッチ4を作動させることによっ
てゲートから電流を引き出す。
ネルギ結合及び供給方式に特定して説明したが、勿論、
どの回路を強調するのかに依存して、望み通りに実質的
に互いに組合わせることが可能である。本発明による駆
動回路及び駆動方法によれば、GTOのゲート・カソー
ド電圧が負になると、直ちに保持電流のための繰り返し
周波数f1 、または電圧パルスの幅を減少させることが
できる。その結果、特に最高電力クラスの、即ち大きい
保持電流(>1A)を必要とするGTOの場合、限流手
段のバイポーラトランジスタ内に発生する損失が減少す
る。GTOのゲートとカソードとの間の電圧が再度正に
なれば、繰り返し周波数またはパルス幅を再び増加させ
ることができる。その結果、再びより大きいゲート電流
が供給され、従って間隙を生ずることなくGTOの再転
流が確保される。従って、従来形状の再トリガパルスは
不要になる。従って、これは不正時点に再トリガパルス
が発生する恐れを排除し、また正しい再トリガリング時
点の正確な検出に伴う他の全ての問題をも排除する。更
に、このようにして、配列のEMCに対する免除性を高
めることができる。極めて一般的に言えば、電圧パルス
の繰り返し周波数またはパルス幅を変化させることによ
って、ゲート電流をセットすることができる。
持電流を生成するために必要な電圧パルスは、ターンオ
フ電流のために必要なパルスと同一のエネルギ貯蔵手段
3から引き出される。しかしながら、この回路は、ター
ンオン回路が専用の電源を有するように構成することも
できる。この場合変成器は除去され、その代わりとして
別の少なくとも1つの電源ライン及び別のエネルギ貯蔵
手段が必要になる。総合的に言えば、本発明による方法
及びそれに基づく駆動回路は、小型で、頑丈で、低イン
ダクタンスであり、そして特にハード駆動GTOのため
に大きい利点を有する設計をもたらす。駆動ユニットを
GTOの直近に構成することが可能になり、従って非常
に小型の電力コンバータを得ることができる。この配列
の効率は極めて高い。駆動ユニットは、冒頭に述べた本
願の優先権主張日付より前に公開されなかったドイツ特
許出願におけるように構成することができる。以上に特
定した配列は、特に欠陥を生じた駆動ユニットの交換の
ために極めて有利である。
変更及び変形が可能である。従って、本発明は特許請求
の範囲内において以上の説明以外に実現することが可能
である。
示す図である。
Claims (11)
- 【請求項1】 ターンオフサイリスタ(14)をターン
オン及びターンオフさせるための駆動方法において、 (a)上記ターンオフサイリスタをターンオフさせるた
めのターンオフ電流を生成するステップと、 (b)上記ターンオフサイリスタをターンオンさせるた
めのターンオン電流を生成するステップと、 (c)上記ターンオフサイリスタをターンオン状態に維
持するための保持電流を生成するステップと、 (d)電圧パルスを、少なくとも1つの電気エネルギ貯
蔵手段(12、23、24、35)によって電流に変化
させることにより上記ターンオン電流及び上記保持電流
を生成するステップと、を備えていることを特徴とする
方法。 - 【請求項2】 上記保持電流は、一連の電圧パルスから
生成される請求項1に記載の方法。 - 【請求項3】 上記保持電流は、上記ターンオン電流を
生成するために使用される電圧パルスの繰り返しによっ
て生成される請求項2に記載の方法。 - 【請求項4】 上記一連の電圧パルスは、繰り返し周波
数f1 を有し、上記f1 は、上記ターンオフサイリスタ
(14)のゲート・カソード電圧が負になると直ちに減
少するようになっている請求項2または3に記載の方
法。 - 【請求項5】 上記電圧パルスの上記繰り返し周波数f
1 は、上記ターンオフサイリスタ(14)のゲート・カ
ソード電圧が再度正になると直ちに増加するようになっ
ている請求項4に記載の方法。 - 【請求項6】 ターンオフサイリスタ(14)をターン
オン及びターンオフさせるための駆動回路において、上
記駆動回路はターンオフ回路とターンオン回路とを含ん
でいて、上記ターンオフサイリスタ(14)のゲート端
子とカソード端子との間に配列されており、上記ターン
オン回路はゲートトリガ電流と、上記ターンオフサイリ
スタ(14)のターンオン状態を維持する保持電流とを
生成するように設計されており、上記ターンオン回路は
電圧パルスを上記ターンオン電流と、上記保持電流とに
変換する少なくとも1つの電気エネルギ貯蔵手段(1
2、23、24)を含んでいることを特徴とする駆動回
路。 - 【請求項7】 上記ターンオフ回路は容量性エネルギ貯
蔵手段(3)を含み、第1のスイッチは上記容量性エネ
ルギ貯蔵手段(3)からエネルギを引き出してターンオ
フ電流を生成するようになっており、上記ターンオン回
路は第2のスイッチ(7)と、少なくとも1つの変成器
(8、9、20)または結合コンデンサ(32)を含
み、これらによって、上記ターンオン電流と、上記保持
電流とを生成するために、上記エネルギ貯蔵手段(3)
から電圧パルスを引出して上記ターンオン回路の上記電
気エネルギ貯蔵手段(12、23、24)へ供給するよ
うになっている請求項6に記載の駆動回路。 - 【請求項8】 上記ターンオン回路の上記電気エネルギ
貯蔵手段(12、23、24)は、第3のスイッチ(1
3)を介して上記ターンオフサイリスタ(14)のゲー
トに接続される第1のインダクタ(12)からなってい
る請求項7に記載の駆動回路。 - 【請求項9】 上記ターンオン回路の上記電気エネルギ
貯蔵手段(12、23、24)は、第2のインダクタ
(24)と、フリーホイーリングダイオードと並列に接
続されているコンデンサ(23)とからなり、上記イン
ダクタ(24)は上記ターンオフサイリスタのゲートに
接続されており、スイッチ可能な限流手段(25、2
6;27、28)が上記ターンオフサイリスタのゲート
とカソードとの間に接続されている請求項8に記載の駆
動回路。 - 【請求項10】 上記変成器(8、9、20)は、上記
第1のインダクタ(12)に給電する第1の二次巻線
(9)と、上記第2のインダクタ(24)に給電する第
2の二次巻線とを含んでいる請求項9に記載の駆動回
路。 - 【請求項11】 上記ターンオフ回路は、容量性エネル
ギ貯蔵手段(3)を含み、第1のスイッチ(4)は上記
容量性エネルギ貯蔵手段(3)からエネルギを引き出し
てターンオフ電流を生成するようになっており、上記タ
ーンオン回路は第2のスイッチ(7)と貯蔵用インタク
タ(24)とを含み、これらによって、上記保持電流を
生成するために、上記エネルギ貯蔵手段(3)から電圧
パルスを引出して上記ターンオン回路の上記電気エネル
ギ貯蔵手段(12、24)へ供給するようになってお
り、上記ターンオン回路は上記ゲートトリガ電流を生成
するための接続可能なトリガインダクタ(35)を含ん
でいる請求項6に記載の駆動回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19731836:3 | 1997-07-24 | ||
DE19731836A DE19731836A1 (de) | 1997-07-24 | 1997-07-24 | Verfahren und Vorrichtung zum Ansteuern eines Abschaltthyristors |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1189215A true JPH1189215A (ja) | 1999-03-30 |
JP4083299B2 JP4083299B2 (ja) | 2008-04-30 |
Family
ID=7836760
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19688598A Expired - Lifetime JP4083299B2 (ja) | 1997-07-24 | 1998-07-13 | ターンオフサイリスタを駆動する方法及び装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6191640B1 (ja) |
EP (2) | EP0893884B1 (ja) |
JP (1) | JP4083299B2 (ja) |
AT (2) | ATE318019T1 (ja) |
CA (1) | CA2243618C (ja) |
DE (3) | DE19731836A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6404265B1 (en) * | 1999-08-13 | 2002-06-11 | York International Corporation | Highly efficient driver circuit for a solid state switch |
JP3978312B2 (ja) * | 2001-02-27 | 2007-09-19 | 三菱電機株式会社 | サイリスタ用ゲートドライバ |
DE10119261C1 (de) * | 2001-04-20 | 2002-12-05 | Infineon Technologies Ag | Lasttransistor mit Strombegrenzungsanordnung |
KR20040032160A (ko) * | 2002-10-01 | 2004-04-17 | 엘지전자 주식회사 | 회동 가능한 스탠드가 구비된 lcd 모니터 |
CN102804917B (zh) * | 2009-06-18 | 2015-08-26 | 皇家飞利浦电子股份有限公司 | 用于交变电流三极管调光器的具有led的电源接口 |
JP5258706B2 (ja) * | 2009-08-25 | 2013-08-07 | 東芝三菱電機産業システム株式会社 | 半導体電力変換装置のゲート駆動回路 |
RU2461913C1 (ru) * | 2011-04-29 | 2012-09-20 | Государственное образовательное учреждение высшего профессионального образования "Тамбовский государственный технический университет" ГОУ ВПО ТГТУ | Способ выключения незапираемого тиристора |
US9159790B2 (en) | 2014-02-18 | 2015-10-13 | Silicon Power Corporation | Device and method for controlling the turn-off of a solid state switch (SGTO) |
RU203310U1 (ru) * | 2020-10-21 | 2021-03-31 | Сергей Григорьевич Никифоров | Регулятор фазы переходного процесса в цепях переменного напряжения для измерения пусковых и стартовых токов электротехнических устройств |
CN113765510B (zh) * | 2021-09-13 | 2024-04-23 | 深圳英飞源技术有限公司 | 一种晶闸管驱动电路 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4097770A (en) * | 1976-06-11 | 1978-06-27 | Rca Corporation | SCR trigger circuit |
JPS591062B2 (ja) * | 1976-11-17 | 1984-01-10 | 株式会社東芝 | ゲ−トタ−ンオフサイリスタのゲ−ト制御回路 |
JPS6056062B2 (ja) * | 1977-03-24 | 1985-12-07 | 株式会社東芝 | ゲ−トタ−ンオフサイリスタのゲ−ト回路 |
JPS5545274A (en) * | 1978-09-26 | 1980-03-29 | Hitachi Ltd | Gate circuit of gate turn-off thyristor |
JPS5545276A (en) * | 1978-09-27 | 1980-03-29 | Hitachi Ltd | Gate circuit of gate turn-off thyristor |
DE3344435A1 (de) * | 1983-12-08 | 1985-06-20 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zum ansteuern eines thyristors mit einem fototransistor |
US4593204A (en) * | 1983-12-27 | 1986-06-03 | General Electric Company | Driver circuits for gate turn-off thyristors and bipolar transistors |
DE3418657A1 (de) * | 1984-05-17 | 1985-11-21 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Anordnung zur steuerung von abschaltthyristoren hoeherer leistung |
DE3434607A1 (de) * | 1984-09-18 | 1986-03-27 | Siemens AG, 1000 Berlin und 8000 München | Verfahren und vorrichtung zum betreiben eines abschalthyristors |
DE3446344A1 (de) * | 1984-12-14 | 1986-06-19 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Einrichtung zur ansteuerung eines hochleistungs-gto-thyristors |
DE3509617A1 (de) * | 1985-02-27 | 1986-09-04 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Anordnung zur potentialfreien positiven ansteuerung von gto-thyristoren hoeherer leistung |
DE3714683C2 (de) * | 1987-05-02 | 1995-10-12 | Bbc Brown Boveri & Cie | Steuerschaltung für einen Abschaltthyristor |
JPH0799931B2 (ja) * | 1989-09-08 | 1995-10-25 | 東洋電機製造株式会社 | スイッチング素子の駆動回路 |
DE59010931D1 (de) | 1990-12-08 | 2003-03-06 | Abb Schweiz Ag | Schaltanordnung für einen HF-GTO |
DE4136181A1 (de) * | 1991-11-02 | 1993-05-06 | Asea Brown Boveri Ag, Baden, Aargau, Ch | Gto-thyristorschaltung |
WO1994007309A1 (de) * | 1992-09-21 | 1994-03-31 | Siemens Aktiengesellschaft | Ansteuerschaltung für einen abschaltbaren thyristor |
IT1275655B1 (it) * | 1994-11-10 | 1997-10-17 | Finmeccanica Spa | Sistema di pilotaggio per gto |
US5684426A (en) * | 1995-12-21 | 1997-11-04 | General Electric Company | GTO gate driver circuits for snubbered and zero voltage soft switching converters |
DE19708873A1 (de) | 1997-03-05 | 1998-09-10 | Asea Brown Boveri | Gateeinheit für einen hart angesteuerten GTO |
-
1997
- 1997-07-24 DE DE19731836A patent/DE19731836A1/de not_active Withdrawn
-
1998
- 1998-07-06 AT AT98810627T patent/ATE318019T1/de active
- 1998-07-06 AT AT05000762T patent/ATE323968T1/de active
- 1998-07-06 EP EP98810627A patent/EP0893884B1/de not_active Expired - Lifetime
- 1998-07-06 DE DE59813390T patent/DE59813390D1/de not_active Expired - Lifetime
- 1998-07-06 EP EP05000762A patent/EP1524768B1/de not_active Expired - Lifetime
- 1998-07-06 DE DE59813499T patent/DE59813499D1/de not_active Expired - Lifetime
- 1998-07-13 JP JP19688598A patent/JP4083299B2/ja not_active Expired - Lifetime
- 1998-07-20 US US09/118,903 patent/US6191640B1/en not_active Expired - Lifetime
- 1998-07-21 CA CA002243618A patent/CA2243618C/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0893884A2 (de) | 1999-01-27 |
EP1524768A1 (de) | 2005-04-20 |
JP4083299B2 (ja) | 2008-04-30 |
CA2243618C (en) | 2005-10-11 |
DE19731836A1 (de) | 1999-01-28 |
EP0893884A3 (de) | 2000-03-29 |
CA2243618A1 (en) | 1999-01-24 |
ATE323968T1 (de) | 2006-05-15 |
EP1524768B1 (de) | 2006-04-19 |
DE59813499D1 (de) | 2006-05-24 |
ATE318019T1 (de) | 2006-03-15 |
US6191640B1 (en) | 2001-02-20 |
DE59813390D1 (de) | 2006-04-20 |
EP0893884B1 (de) | 2006-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109314468B (zh) | 用于电力转换器的有源复位和自驱动同步整流的动态共享平均电流模式控制 | |
US5872705A (en) | Low loss synchronous rectifier for application to clamped-mode power converters | |
US6373727B1 (en) | Synchronous rectification in a flyback converter | |
US7919887B2 (en) | High repetitous pulse generation and energy recovery system | |
EP0351144A1 (en) | Power supplies | |
US6414854B2 (en) | Driving device and method of switching element in power conversion apparatus using current-controlled semiconductor switching element | |
JPH1189215A (ja) | ターンオフサイリスタを駆動する方法及び装置 | |
US4835655A (en) | Power recovery circuit | |
JP2007068359A (ja) | 電力変換装置 | |
JP2016096656A (ja) | スイッチング電源装置 | |
US4481431A (en) | Circuit for driving a switching transistor | |
US6733195B2 (en) | Head drive circuit for impact dot printer | |
JPH0221693B2 (ja) | ||
JPH1189216A (ja) | ゲートターンオフサイリスタの保持電流を制限する装置 | |
JPH10186469A (ja) | 電子閃光装置 | |
US6659663B1 (en) | Head drive circuit for impact dot printer | |
JP2002086768A (ja) | インパクトプリンタのヘッド駆動回路 | |
JPH04275021A (ja) | 電源管理回路 | |
JP2001112249A (ja) | スイッチング電源装置 | |
JP3619115B2 (ja) | フライバック・コンバータにおける同期整流器のオンパルス幅の制御方法 | |
JP3327331B2 (ja) | スイッチング電源装置 | |
JP2797599B2 (ja) | スイッチング電源装置 | |
JP2566145B2 (ja) | スイッチング電源回路 | |
Madankov et al. | Gate driver circuit for ZVS mode | |
JPH10327574A (ja) | スイッチング手段の駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050428 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050509 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050509 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050628 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070730 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071023 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080213 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140222 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |