JPS6056062B2 - ゲ−トタ−ンオフサイリスタのゲ−ト回路 - Google Patents
ゲ−トタ−ンオフサイリスタのゲ−ト回路Info
- Publication number
- JPS6056062B2 JPS6056062B2 JP52032396A JP3239677A JPS6056062B2 JP S6056062 B2 JPS6056062 B2 JP S6056062B2 JP 52032396 A JP52032396 A JP 52032396A JP 3239677 A JP3239677 A JP 3239677A JP S6056062 B2 JPS6056062 B2 JP S6056062B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- thyristor
- turn
- capacitor
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/08124—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in thyristor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/12—Modifications for increasing the maximum permissible switched current
- H03K17/125—Modifications for increasing the maximum permissible switched current in thyristor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/72—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region
- H03K17/722—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region with galvanic isolation between the control circuit and the output circuit
- H03K17/723—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region with galvanic isolation between the control circuit and the output circuit using transformer coupling
Description
【発明の詳細な説明】
本発明はゲートターンオフサイリスタ（以下ＧＴＯと
いう）のオフゲート回路に関する。
いう）のオフゲート回路に関する。
ＧＴＯは第１図ａ、ｂに示すように、サイリスタと同
様アノードＡ−カソードに−ゲートＧの３・端子からな
り、通常入手できるＧＴＯはＰベースＰｂにゲート端子
Ｇが設けられており、アノードＡに正の電圧が印加され
ている状態でＧ、に間に正のパルスを加えるとＡ．．Ｋ
の向きにアノード電流が流れ、Ｇ．．Ｋ間に負のパルス
を加えるとアノード電流が零に転する。ＧＴＯを使用す
る際にはオフゲート回路をいかに構成するかが極めて重
要てある。
様アノードＡ−カソードに−ゲートＧの３・端子からな
り、通常入手できるＧＴＯはＰベースＰｂにゲート端子
Ｇが設けられており、アノードＡに正の電圧が印加され
ている状態でＧ、に間に正のパルスを加えるとＡ．．Ｋ
の向きにアノード電流が流れ、Ｇ．．Ｋ間に負のパルス
を加えるとアノード電流が零に転する。ＧＴＯを使用す
る際にはオフゲート回路をいかに構成するかが極めて重
要てある。
このオフゲート回路はサイリスタ回路における転流回路
に相当するもので、装置の機能上、信頼性上に及ほす影
響が大きい。従来、ＧＴＯは大容量のものが得られなか
つたのでオフゲート回路も簡単なものでよかつたが、２
００Ａ〜６００Ａ級の大電力ＧＴＯが出現するにおよび
、オフゲート回路も低圧で１００Ａ〜２００Ａ級でしか
も電流の立上り（以下ｄ１／Ｄｔ）が数１０ＡＩｐｓ流
すことのできるものが必要になり、従来の回路では実現
が困難となつてきている。
に相当するもので、装置の機能上、信頼性上に及ほす影
響が大きい。従来、ＧＴＯは大容量のものが得られなか
つたのでオフゲート回路も簡単なものでよかつたが、２
００Ａ〜６００Ａ級の大電力ＧＴＯが出現するにおよび
、オフゲート回路も低圧で１００Ａ〜２００Ａ級でしか
も電流の立上り（以下ｄ１／Ｄｔ）が数１０ＡＩｐｓ流
すことのできるものが必要になり、従来の回路では実現
が困難となつてきている。
第２図はＧＴＯのターンオフ過程を示したものてあるが
、ａ図はアノード電流１Ａ，．ｂ図はＧｌＫ間電圧Ｖｃ
そしてｃ図はゲート逆電流１ｃである。
、ａ図はアノード電流１Ａ，．ｂ図はＧｌＫ間電圧Ｖｃ
そしてｃ図はゲート逆電流１ｃである。
ｔ＝ＴＯの時点で負のゲート電流１ｃが流れるとｔ＝ち
の時点でカソード電流は零になり、ＡｌＫ間のインピー
ダンスが増大する。このためアノード電流１Ａも減少し
始める。この時点でＰベースＰｂのキャリアは零となり
、Ｇ．．Ｋ間のＮＥＰｂ接合の絶縁は回復する。引き続
きＮ５のキャリヤがゲート電流１０として排出して完全
にブロック状態に戻る。ここで、ＧＴＯのオフゲート電
流としての具備条件をあげると次の通りである。
の時点でカソード電流は零になり、ＡｌＫ間のインピー
ダンスが増大する。このためアノード電流１Ａも減少し
始める。この時点でＰベースＰｂのキャリアは零となり
、Ｇ．．Ｋ間のＮＥＰｂ接合の絶縁は回復する。引き続
きＮ５のキャリヤがゲート電流１０として排出して完全
にブロック状態に戻る。ここで、ＧＴＯのオフゲート電
流としての具備条件をあげると次の通りである。
（１）ゲート電流１ｃの波高値１ｃｐが所定値以上だせ
るものであること。
るものであること。
ターンオフ可能なアノード電流１Ａとそのときのゲート
電流１０との比１Ａ／１０をターンオフゲインＧという
が、代表的な例としてはＧ＝３〜５である。したがつて
Ｉぇ＝６００ＡとすれはＧ＝３としたときＩｃｐ＝２０
０Ａは必要てある。（２）ＤＩｃ／Ｄｔが高いこと。
電流１０との比１Ａ／１０をターンオフゲインＧという
が、代表的な例としてはＧ＝３〜５である。したがつて
Ｉぇ＝６００ＡとすれはＧ＝３としたときＩｃｐ＝２０
０Ａは必要てある。（２）ＤＩｃ／Ｄｔが高いこと。
この電流勾配が低いとターンオフタイムが延びて遂には
ターンオフできなくなる。通常数１０ＡＩｐｓの立上り
が要求される。（３）Ｐｂ．（５Ｎｂの蓄積電荷Ｑｓｔ
ｇを吸収し得るもので・あること。
ターンオフできなくなる。通常数１０ＡＩｐｓの立上り
が要求される。（３）Ｐｂ．（５Ｎｂの蓄積電荷Ｑｓｔ
ｇを吸収し得るもので・あること。
即ち、オフゲート電源の供給し得る電荷量ＱｓがＱｓ＞
Ｑｓｔｇを満足しなければならない次に従来の回路例で
はいかなる点が問題となるかを説明する。従来から使用
されている代表的なオフゲート回路としては、第３図ａ
のコンデンサ放電式と同図ｂのパルストランス式とがあ
る。ａ図のものは予かじめコンデンサ２１を図示しない
充電回路で図示極性に充電しておきＧＴＯｌをターンオ
フすべき時点でスイッチ２２を閉じてＧＴＯｌのＧ．Ｋ
間に逆電流しを流すようにしたものである。通常ＧＴＯ
ｌのゲート、カソード端子とオフゲート電源との閉回路
は、どのように配Ｌ線を短かくしても最低１〜２μＨの
インダクタンスが存在するから、もしｄ■。／Ｄｔ＝３
０ＡＩｐｓとすると、コンデンサ電圧Ｖｃは３０〜６０
■に充電すればゲート条件（１）は満足する。また閉回
路の抵抗分を低くすればゲート条件（２）も満足する。
さらにゲート条件（３）に対してはＱｓｔｇ／■Ｃて定
まる容量以上のコンデンサを選定すればよいことになる
。この値は数１０〜１００ｐＦのオーダになる。こうし
て得られたオフゲート回路は以下で述べるような実際上
非常に大きな問題がある。
Ｑｓｔｇを満足しなければならない次に従来の回路例で
はいかなる点が問題となるかを説明する。従来から使用
されている代表的なオフゲート回路としては、第３図ａ
のコンデンサ放電式と同図ｂのパルストランス式とがあ
る。ａ図のものは予かじめコンデンサ２１を図示しない
充電回路で図示極性に充電しておきＧＴＯｌをターンオ
フすべき時点でスイッチ２２を閉じてＧＴＯｌのＧ．Ｋ
間に逆電流しを流すようにしたものである。通常ＧＴＯ
ｌのゲート、カソード端子とオフゲート電源との閉回路
は、どのように配Ｌ線を短かくしても最低１〜２μＨの
インダクタンスが存在するから、もしｄ■。／Ｄｔ＝３
０ＡＩｐｓとすると、コンデンサ電圧Ｖｃは３０〜６０
■に充電すればゲート条件（１）は満足する。また閉回
路の抵抗分を低くすればゲート条件（２）も満足する。
さらにゲート条件（３）に対してはＱｓｔｇ／■Ｃて定
まる容量以上のコンデンサを選定すればよいことになる
。この値は数１０〜１００ｐＦのオーダになる。こうし
て得られたオフゲート回路は以下で述べるような実際上
非常に大きな問題がある。
その１“つはコンデンサの充電装置である。ＧＴＯを各
種の装置に適用する場合に、なんらかの異常ですぐにオ
フしたいときとか高周波て使用するときのためには、で
きるだけ短時間（１００ｐｓのオーダ）でこのコンデン
サを充電することが望ましいが、充電時間に反比例して
電流が増し充電回路のコストアップが著しい。他の１つ
はＧＴＯ（：りＧ，，Ｋ間電圧■。１の保護装置に関す
るものてある。
種の装置に適用する場合に、なんらかの異常ですぐにオ
フしたいときとか高周波て使用するときのためには、で
きるだけ短時間（１００ｐｓのオーダ）でこのコンデン
サを充電することが望ましいが、充電時間に反比例して
電流が増し充電回路のコストアップが著しい。他の１つ
はＧＴＯ（：りＧ，，Ｋ間電圧■。１の保護装置に関す
るものてある。
第２図ｂでｔ＝ちの時点でＧ．．Ｋ間が回復するとその
ときのコンデンサ電圧と回路インピーダンスで決まる電
圧がＧ．．Ｋ間にＶＣＲとして生じる。コンデンサ電圧
が高い程Ｖａ。は高くなる。しかしＧＴＯのＮＥＰ，接
合のブレークダウン電圧は１５Ｖ前後であり、これを越
えるとこの接合部が壊れてしまうので、なんらかの保護
装置が必要である。この保護装置が第３図のダイオード
１１とツェナーダイオード１２である。これによりＶＣ
Ｒをツェナー電圧に制限することができる。尚、ダイオ
ード１１は図示しないオンゲート電源からの流れ込みを
おさえるために挿入されている。しかし、オフゲート電
源が供給すべきターンオフ電力はターンオフ可能な最大
アノード電流に対応して決めるので、ＧＴＯのアノード
電流が極めて低い値のときはオフゲート電源の供給電力
の極く一部がターンオフに使用され、残りの水部分はツ
ェナーダイオード１２などの保護要素に消費される。
ときのコンデンサ電圧と回路インピーダンスで決まる電
圧がＧ．．Ｋ間にＶＣＲとして生じる。コンデンサ電圧
が高い程Ｖａ。は高くなる。しかしＧＴＯのＮＥＰ，接
合のブレークダウン電圧は１５Ｖ前後であり、これを越
えるとこの接合部が壊れてしまうので、なんらかの保護
装置が必要である。この保護装置が第３図のダイオード
１１とツェナーダイオード１２である。これによりＶＣ
Ｒをツェナー電圧に制限することができる。尚、ダイオ
ード１１は図示しないオンゲート電源からの流れ込みを
おさえるために挿入されている。しかし、オフゲート電
源が供給すべきターンオフ電力はターンオフ可能な最大
アノード電流に対応して決めるので、ＧＴＯのアノード
電流が極めて低い値のときはオフゲート電源の供給電力
の極く一部がターンオフに使用され、残りの水部分はツ
ェナーダイオード１２などの保護要素に消費される。
ＧＴＯが大形化するにつれオフゲート電力は高いものが
必要で、例えば１００Ｗオーダの電力が必要である。こ
の１００Ｗオーダの電力をすべてツェナーダイオードで
消費させることが如何に困難てあるかは市販の最大定格
のツェナーダイオードを約托個も並列にしなければなら
ないことからも容易に理解てきる。つぎに第３図ｂのパ
ルストランス方式ではターンオフ時、スイッチ３２と３
３を閉じると図示しない直流電源でパルストランス３１
が励磁され、ＧＴＯｌのＧ．，Ｋ間に逆電流１０が流れ
る。この方式てはスイッチ３２と３３との投入に対する
制約が少ないので高周波用に適しているが、パルストラ
ンス３１は漏洩インダクタンスが伴なうのでＤＩｃ／Ｄ
ｔがａ図回路に比し相当低く（例えばａ図回路の１Ｂ程
度）、それだけ電源電圧をあげないとゲート条件（１）
を満足しない。その場合、Ｇ．．Ｋ間電圧ＶＧＲの保護
装置をさらに大容量化しなければならないことになる。
以上要約すると、従来のオフゲート電源はゲート条件（
１）、（２）、（３）すべてを満足させようとするとＧ
．．Ｋ間の保護装置が非常に大きくなり、性能、コスト
、部品配置のあらゆる点で実用性に乏しいものであつた
。
必要で、例えば１００Ｗオーダの電力が必要である。こ
の１００Ｗオーダの電力をすべてツェナーダイオードで
消費させることが如何に困難てあるかは市販の最大定格
のツェナーダイオードを約托個も並列にしなければなら
ないことからも容易に理解てきる。つぎに第３図ｂのパ
ルストランス方式ではターンオフ時、スイッチ３２と３
３を閉じると図示しない直流電源でパルストランス３１
が励磁され、ＧＴＯｌのＧ．，Ｋ間に逆電流１０が流れ
る。この方式てはスイッチ３２と３３との投入に対する
制約が少ないので高周波用に適しているが、パルストラ
ンス３１は漏洩インダクタンスが伴なうのでＤＩｃ／Ｄ
ｔがａ図回路に比し相当低く（例えばａ図回路の１Ｂ程
度）、それだけ電源電圧をあげないとゲート条件（１）
を満足しない。その場合、Ｇ．．Ｋ間電圧ＶＧＲの保護
装置をさらに大容量化しなければならないことになる。
以上要約すると、従来のオフゲート電源はゲート条件（
１）、（２）、（３）すべてを満足させようとするとＧ
．．Ｋ間の保護装置が非常に大きくなり、性能、コスト
、部品配置のあらゆる点で実用性に乏しいものであつた
。
本発明は以上の欠点を解決するためになされたものて、
ＤＩｃ／Ｄｔが高く且つ保護要素の生じる損失の少ない
大電力用に適したＧＴＯのオフゲート回路を提供するこ
とを目的とする。
ＤＩｃ／Ｄｔが高く且つ保護要素の生じる損失の少ない
大電力用に適したＧＴＯのオフゲート回路を提供するこ
とを目的とする。
以下、図面を参照して本発明の一実施例を説明する。
第４図が本発明のオフゲート回路の基本回路図で、図で
２は例えばコンデンサの直接放電による急速なＤｌｃ／
Ｄｔを持ち持続時間の短かいパルスを供給することがで
きる第１のオフゲート電源、３は例えばパルストランス
を介して行なうものてＤＩｃ／Ｄｔを若干犠牲にして低
電圧の電源で長時限且つ大電流を流すことのできる第２
のオフゲート電源で、この２つのオフゲート電源２，３
が並列的にＧＴＯｌのＧ．．Ｋ間に図示極性となるよう
に接続されている。２１は図示しない電源により図示極
性に充電されているコンデンサ、２２はスイッチ、３１
はパルストランス、３２と３３はスイッチである。
２は例えばコンデンサの直接放電による急速なＤｌｃ／
Ｄｔを持ち持続時間の短かいパルスを供給することがで
きる第１のオフゲート電源、３は例えばパルストランス
を介して行なうものてＤＩｃ／Ｄｔを若干犠牲にして低
電圧の電源で長時限且つ大電流を流すことのできる第２
のオフゲート電源で、この２つのオフゲート電源２，３
が並列的にＧＴＯｌのＧ．．Ｋ間に図示極性となるよう
に接続されている。２１は図示しない電源により図示極
性に充電されているコンデンサ、２２はスイッチ、３１
はパルストランス、３２と３３はスイッチである。
スイッチ３２は図示しない直流電源の十極に、パルスト
ランス３１の他端はこの直流電源の一極に接続される。
この第４図回路で、ｔ＝ちの時点でスイッチ２２，２３
及び３３を閉じると、第５図に示すような電流が流れる
。
ランス３１の他端はこの直流電源の一極に接続される。
この第４図回路で、ｔ＝ちの時点でスイッチ２２，２３
及び３３を閉じると、第５図に示すような電流が流れる
。
第５図の波形ａは第１のオフゲート電流２から流れる電
流し、、波形ｂは第２のオフゲート電源３からの電流１
Ｐ２、波形ｃはそれらの合成電流てＧＴＯのゲート電流
１ｃてある。電流■。１は高いＤＩＯｌ／Ｄｔを得るた
めに設けたものでパルス幅は短かい。
流し、、波形ｂは第２のオフゲート電源３からの電流１
Ｐ２、波形ｃはそれらの合成電流てＧＴＯのゲート電流
１ｃてある。電流■。１は高いＤＩＯｌ／Ｄｔを得るた
めに設けたものでパルス幅は短かい。
電流１Ｐ２はＤＩｐ２／Ｄｔは低いがパルス幅は長い。
本発明はこのように、主としてゲート条件（１）と（２
）を満足する第１のオフゲート電源２と、主としてゲー
ト条件（３）を満足する第２のオフゲート電源３とを並
列的に使用することを特徴としている。第６図は本発明
の具体的回路例である。一点鎖線で囲んだ２及び３はそ
れぞれ第１及び第２のオフゲート電源である。この図で
はＧＴＯｌのオンゲート回路とコンデンサの充電回路も
合わせて示している。まずトランジスタ１０２をオンす
ると、直流電源１００でパルストランス１０１が励磁さ
れ、その２次側に電圧が誘起する。その電圧で１つは抵
抗１０３−ＧＴＯｌのゲートＧ−ＧＴＯｌのカソードＫ
−パルストランス１０１の閉回路、そして他の１つはダ
イオード１０４−リアクトル１０５−コンデンサ２１−
ＧＴＯｌのゲートＧ−ＧＴＯｌのカソードＫ−パルスト
ランス１０１の閉回路て電流が流れ、ＧＴＯｌがターン
オフすると共にコンデンサ２１が充電される。その電圧
■。はリアクトル１０５の作用によりパルストＪランス
１０１の２次誘起電圧の約２倍になる。リアクトル１０
５とコンデンサ２１で決まる振動電流の周波数は回路の
周波数より十分高くなるようにしておく。トランジスタ
１０２はコンデンサ２１の充電後は特に回路上必要がな
けれはオフす７る。つぎに、ＧＴＯｌをオフする際は、
トランジスタ３２をオンする。
本発明はこのように、主としてゲート条件（１）と（２
）を満足する第１のオフゲート電源２と、主としてゲー
ト条件（３）を満足する第２のオフゲート電源３とを並
列的に使用することを特徴としている。第６図は本発明
の具体的回路例である。一点鎖線で囲んだ２及び３はそ
れぞれ第１及び第２のオフゲート電源である。この図で
はＧＴＯｌのオンゲート回路とコンデンサの充電回路も
合わせて示している。まずトランジスタ１０２をオンす
ると、直流電源１００でパルストランス１０１が励磁さ
れ、その２次側に電圧が誘起する。その電圧で１つは抵
抗１０３−ＧＴＯｌのゲートＧ−ＧＴＯｌのカソードＫ
−パルストランス１０１の閉回路、そして他の１つはダ
イオード１０４−リアクトル１０５−コンデンサ２１−
ＧＴＯｌのゲートＧ−ＧＴＯｌのカソードＫ−パルスト
ランス１０１の閉回路て電流が流れ、ＧＴＯｌがターン
オフすると共にコンデンサ２１が充電される。その電圧
■。はリアクトル１０５の作用によりパルストＪランス
１０１の２次誘起電圧の約２倍になる。リアクトル１０
５とコンデンサ２１で決まる振動電流の周波数は回路の
周波数より十分高くなるようにしておく。トランジスタ
１０２はコンデンサ２１の充電後は特に回路上必要がな
けれはオフす７る。つぎに、ＧＴＯｌをオフする際は、
トランジスタ３２をオンする。
すると、パルストランス３１には・を付した極性に正の
電圧が発生する。それによつてサイリスタ２２と３３の
ゲートには正の電圧が印加されてそれぞれオンする。ま
ずサイリスタ２２のオンによつてコンデンサ２１の電荷
がコンデンサ２１−サイリスタ２２−ＧＴＯｌのＫ−Ｇ
ＴＯｌのＧ−コンデンサ２１の閉回路で急速に放電する
。その電流の流れる様子は第５図の曲線ａに示す通りて
ある。またサイリスタ３３のオンによりパルストランス
３１を介して直流電源１００からＧＴＯｌのＧ．．Ｋ間
に逆電流が流れる。その様子は第５図の曲線ｂに示す通
りである。この２つの合成電流によりＧＴＯｌはターン
オフする。コンデンサ２１の容量は前述のように小さな
容量とし、第５図の曲線ａに示すように早めに放電させ
るのて、サイリスタ２２の電流は保持電流以下になり、
オフした後更にＧＴＯｌのＧ．．Ｋ間に生じる逆電圧が
サイリスタ２２のアノード・カソード間にそのまま加わ
り、サイリスタ２２のターンオフが助勢される。
電圧が発生する。それによつてサイリスタ２２と３３の
ゲートには正の電圧が印加されてそれぞれオンする。ま
ずサイリスタ２２のオンによつてコンデンサ２１の電荷
がコンデンサ２１−サイリスタ２２−ＧＴＯｌのＫ−Ｇ
ＴＯｌのＧ−コンデンサ２１の閉回路で急速に放電する
。その電流の流れる様子は第５図の曲線ａに示す通りて
ある。またサイリスタ３３のオンによりパルストランス
３１を介して直流電源１００からＧＴＯｌのＧ．．Ｋ間
に逆電流が流れる。その様子は第５図の曲線ｂに示す通
りである。この２つの合成電流によりＧＴＯｌはターン
オフする。コンデンサ２１の容量は前述のように小さな
容量とし、第５図の曲線ａに示すように早めに放電させ
るのて、サイリスタ２２の電流は保持電流以下になり、
オフした後更にＧＴＯｌのＧ．．Ｋ間に生じる逆電圧が
サイリスタ２２のアノード・カソード間にそのまま加わ
り、サイリスタ２２のターンオフが助勢される。
ＧＴＯｌの蓄積キャリヤが排出し終るとパルストランス
３１の２次巻線３１２の電圧がツエナータイオード１２
のツェナー電圧より低ければ、抵抗１３を通る電流のみ
となりパルストランス３１の電流は殆んど零となる。
３１の２次巻線３１２の電圧がツエナータイオード１２
のツェナー電圧より低ければ、抵抗１３を通る電流のみ
となりパルストランス３１の電流は殆んど零となる。
この時点でトランジスタ３２をオフする。２次巻線３１
２の電圧がツェナー電圧以上てあるとＧＴＯｌの蓄積キ
ャリヤを排出するに必要な電流以外にツェナーダイオー
ド１２とダイオード１１を通る電流もパルストランス３
１が流すことになるので、できるだけ２次巻線３１２の
電圧はＧＴＯｌのＧ．．Ｋ間電圧の保護レベル以下に選
んでおくことが望ましい。
２の電圧がツェナー電圧以上てあるとＧＴＯｌの蓄積キ
ャリヤを排出するに必要な電流以外にツェナーダイオー
ド１２とダイオード１１を通る電流もパルストランス３
１が流すことになるので、できるだけ２次巻線３１２の
電圧はＧＴＯｌのＧ．．Ｋ間電圧の保護レベル以下に選
んでおくことが望ましい。
トランジスタ３２のオフによりサイリスタ３３もオフす
る。以上が第６図の回路におけるターンとオフの過程で
ある。つぎに他の実施例を説明する。
る。以上が第６図の回路におけるターンとオフの過程で
ある。つぎに他の実施例を説明する。
第６図の回路で、サイリスタ３３はＧＴＯｌのオンゲー
ト回路．からの流れ込みを防止するために挿入されてい
る。したがつて第７図に示すようにサイリスタ３３の代
わりにダイオード３３″を数個直列に接続し、ＧＴＯｌ
のゲートトリガ電圧よりこの電圧降下を高くしておけば
、オン電流がパルストランス！３１側に流れ込むことは
防止てきる。第８図は第６図のトランジスタ３２とサイ
リスタ３３の各々にダイオード３７と３６を図示極性に
並列に設け、ダイオード１１とツェナーダイオード１２
からなる保護装置を省略したものであＺる。
ト回路．からの流れ込みを防止するために挿入されてい
る。したがつて第７図に示すようにサイリスタ３３の代
わりにダイオード３３″を数個直列に接続し、ＧＴＯｌ
のゲートトリガ電圧よりこの電圧降下を高くしておけば
、オン電流がパルストランス！３１側に流れ込むことは
防止てきる。第８図は第６図のトランジスタ３２とサイ
リスタ３３の各々にダイオード３７と３６を図示極性に
並列に設け、ダイオード１１とツェナーダイオード１２
からなる保護装置を省略したものであＺる。
ＧＴＯｌのアノード電流ｈがほぼ零のときにターンオフ
回路を動作させると、第６図ではＧＴＯｌは直ちにオフ
するのてコンデンサ２１の放電電流はツェナーダイオー
ド１２を流れここで殆んど消費される。しかし第８図の
回路ては、ツェナーダイオード１２がない代わりにコン
デンサ２１−サイリスタ２２−パルストランス２次巻線
３１２−ダイオード３６−コンデンサ２１の閉回路が形
成される。この結果パルストランス３１の１次側にはダ
イオート３７を介して電Ｔｔ，ｉ３ｌｌが流れ、直流電
源１００にコンデンサ２１のエネルギーが戻ることにな
る。パルストランス３１の２次巻線３１２の電圧はＧＴ
ＯｌのＧ．．Ｋ間のフノレークタウン電圧以下となるよ
うにしておけばよい。トランジスタ３２はオンしても、
２次巻線から見た閉回路はダイオード１０６と抵抗１０
３の直列回路のみてあるから、そのときに流れる電流は
極く僅かである。このように、ＧＴＯｌが軽負荷の場合
は第１のオフゲート電源２のエネルギーは電源側に回生
され、第２のオフゲート電源３の電流は極く少ない。一
方、ＧＴＯｌが全負荷の場合は、前述のようにゲート条
件（１）、（２）、（３）を満足しているから極めて実
用性の高いオフゲート電源てある。第９図はコンデンサ
２１の充電方法とサイリスタ３２を符号２２″で示す位
置に変えたものである。
回路を動作させると、第６図ではＧＴＯｌは直ちにオフ
するのてコンデンサ２１の放電電流はツェナーダイオー
ド１２を流れここで殆んど消費される。しかし第８図の
回路ては、ツェナーダイオード１２がない代わりにコン
デンサ２１−サイリスタ２２−パルストランス２次巻線
３１２−ダイオード３６−コンデンサ２１の閉回路が形
成される。この結果パルストランス３１の１次側にはダ
イオート３７を介して電Ｔｔ，ｉ３ｌｌが流れ、直流電
源１００にコンデンサ２１のエネルギーが戻ることにな
る。パルストランス３１の２次巻線３１２の電圧はＧＴ
ＯｌのＧ．．Ｋ間のフノレークタウン電圧以下となるよ
うにしておけばよい。トランジスタ３２はオンしても、
２次巻線から見た閉回路はダイオード１０６と抵抗１０
３の直列回路のみてあるから、そのときに流れる電流は
極く僅かである。このように、ＧＴＯｌが軽負荷の場合
は第１のオフゲート電源２のエネルギーは電源側に回生
され、第２のオフゲート電源３の電流は極く少ない。一
方、ＧＴＯｌが全負荷の場合は、前述のようにゲート条
件（１）、（２）、（３）を満足しているから極めて実
用性の高いオフゲート電源てある。第９図はコンデンサ
２１の充電方法とサイリスタ３２を符号２２″で示す位
置に変えたものである。
コンデンサ２１の充電はＧＴＯｌのゲートを介していな
いのて、ＧＴＯｌのゲート電流上の制約から無関係とな
り、電流値を自由に選択できる。またダイオード２４と
ダイオード３８により２つのオフゲート電源２，３を並
列化し、サイリスタを第６図のものと比較し１個少なく
した点に特徴がある。動作は第６図と略同様てあるから
省略する。第１０図は第２のオフゲート電源をオンゲー
ト電源と一部を共用化した点に特徴がある。まずＧＴＯ
ｌをオンするためにトランジスタ４２を点弧すると、図
示の・の極性に正の電圧が誘起し、パルストランス４１
の巻線４１２と４１３に生じた電圧でＧＴＯｌが点弧す
る。さらに２次巻線４１４に生じた電圧でコンデンサ２
１がリアクトル１０５の作用で共振充電される点は前述
と変りない。しかし第６図と異なり、ＧＴＯｌをオンす
べき期間中トランジスタ４２は導通したままにしておく
。その間にパルストランス４１は飽和し１次巻線４１１
の電流は抵抗４３て制限された値となる。いま、直流電
源１００の電圧をＥ、抵抗４３の抵抗値をＲとするとパ
ルストランス４１の１次電流はＥ／Ｒとなる。
いのて、ＧＴＯｌのゲート電流上の制約から無関係とな
り、電流値を自由に選択できる。またダイオード２４と
ダイオード３８により２つのオフゲート電源２，３を並
列化し、サイリスタを第６図のものと比較し１個少なく
した点に特徴がある。動作は第６図と略同様てあるから
省略する。第１０図は第２のオフゲート電源をオンゲー
ト電源と一部を共用化した点に特徴がある。まずＧＴＯ
ｌをオンするためにトランジスタ４２を点弧すると、図
示の・の極性に正の電圧が誘起し、パルストランス４１
の巻線４１２と４１３に生じた電圧でＧＴＯｌが点弧す
る。さらに２次巻線４１４に生じた電圧でコンデンサ２
１がリアクトル１０５の作用で共振充電される点は前述
と変りない。しかし第６図と異なり、ＧＴＯｌをオンす
べき期間中トランジスタ４２は導通したままにしておく
。その間にパルストランス４１は飽和し１次巻線４１１
の電流は抵抗４３て制限された値となる。いま、直流電
源１００の電圧をＥ、抵抗４３の抵抗値をＲとするとパ
ルストランス４１の１次電流はＥ／Ｒとなる。
またパルストランス４１の各巻線４１１〜４１６の巻数
をそれぞれＮｌ，ｎ２・・・・・・・・・Ｎ６とする。
つぎに、ＧＴＯｌをオフするためにトランジスタ４２を
オフすると、パルストランス４１の励磁電流をしや断す
ることになるので、その瞬間・の付した側が負の極性の
電圧がパルストランス４１の各巻線に生じる。その結果
、サイリスタ２２のゲートにはダイオード２５、抵抗２
３を介して正電圧が印加されサイリスタ２２は点弧する
。同様に、サイリスタ３３も抵抗３４を介してゲートに
正電圧が印加され点弧する。したがつて、コンデンサ２
１はサイリスタ２２を介してＧＴＯｌのＧ．Ｋ間に逆電
流を供給する一方、パルストランス４１に蓄積されたエ
ネルギにより巻線４１３−ＧＴＯｌのＫ−ＧＴＯｌのＧ
−サイリスタ３３一巻線４１３の閉回路て電流が流れる
。その電流の大きさは最大ＮｌｌｌＥ：／Ｎ３Ｒで与え
られる。かくして立上りの早いコンデンサ２１の放電電
流と持続時間の長いパルストランス４１からの電流によ
りＧＴＯｌがオフすることになる。この回路でＧＴＯｌ
が軽負荷でコンデンサ２１が完全に放電し終らないうち
にＧＴＯｌのＧ，．Ｋ間の絶縁が回復したときは、コン
デンサ２１−サイリスタ２２−パルストランス４１の３
次巻線４１３−ダイオード３６−コンデンサ２１の閉回
路で放電する。
をそれぞれＮｌ，ｎ２・・・・・・・・・Ｎ６とする。
つぎに、ＧＴＯｌをオフするためにトランジスタ４２を
オフすると、パルストランス４１の励磁電流をしや断す
ることになるので、その瞬間・の付した側が負の極性の
電圧がパルストランス４１の各巻線に生じる。その結果
、サイリスタ２２のゲートにはダイオード２５、抵抗２
３を介して正電圧が印加されサイリスタ２２は点弧する
。同様に、サイリスタ３３も抵抗３４を介してゲートに
正電圧が印加され点弧する。したがつて、コンデンサ２
１はサイリスタ２２を介してＧＴＯｌのＧ．Ｋ間に逆電
流を供給する一方、パルストランス４１に蓄積されたエ
ネルギにより巻線４１３−ＧＴＯｌのＫ−ＧＴＯｌのＧ
−サイリスタ３３一巻線４１３の閉回路て電流が流れる
。その電流の大きさは最大ＮｌｌｌＥ：／Ｎ３Ｒで与え
られる。かくして立上りの早いコンデンサ２１の放電電
流と持続時間の長いパルストランス４１からの電流によ
りＧＴＯｌがオフすることになる。この回路でＧＴＯｌ
が軽負荷でコンデンサ２１が完全に放電し終らないうち
にＧＴＯｌのＧ，．Ｋ間の絶縁が回復したときは、コン
デンサ２１−サイリスタ２２−パルストランス４１の３
次巻線４１３−ダイオード３６−コンデンサ２１の閉回
路で放電する。
その結果、パルストランス４１の第６次巻線４１６の巻
線ｊと巻線４１３の巻数Ｎ３の比を適当に選ぶと巻線４
１６の・側の電位が直流電源１００の負極より低下しダ
イオード４５が導通し巻線４１６の端子電圧は電圧Ｅに
クランプされる。したがつて巻線４１３の電圧はｎェ／
Ｎ６になる。この大きさが、ＧＴＯｌのＧ．，Ｋ間のブ
レークダウン電圧以下となるように巻数比を選ぶことに
なる。このようにして、コンデンサ２１のエネルギの一
部を電源に戻すことができる。尚、上記説明で、パルス
トランスに代えて貫通変流器を用いることもてきる。以
上記載の如く本発明ではＧＴＯオフ電源として、ＤＩＯ
／Ｄｔが高く幅の狭いパルスを供給する第１のオフゲー
ト電源と、低圧大電流を流し得る第２のオフゲート電源
を並列にＧＴＯのＧ．．Ｋ間に接続して構成するもので
あるが、この本発明によれば次の効果が得られる。
線ｊと巻線４１３の巻数Ｎ３の比を適当に選ぶと巻線４
１６の・側の電位が直流電源１００の負極より低下しダ
イオード４５が導通し巻線４１６の端子電圧は電圧Ｅに
クランプされる。したがつて巻線４１３の電圧はｎェ／
Ｎ６になる。この大きさが、ＧＴＯｌのＧ．，Ｋ間のブ
レークダウン電圧以下となるように巻数比を選ぶことに
なる。このようにして、コンデンサ２１のエネルギの一
部を電源に戻すことができる。尚、上記説明で、パルス
トランスに代えて貫通変流器を用いることもてきる。以
上記載の如く本発明ではＧＴＯオフ電源として、ＤＩＯ
／Ｄｔが高く幅の狭いパルスを供給する第１のオフゲー
ト電源と、低圧大電流を流し得る第２のオフゲート電源
を並列にＧＴＯのＧ．．Ｋ間に接続して構成するもので
あるが、この本発明によれば次の効果が得られる。
（１）第１のオフゲート電源の電圧を上げてＤＩｃｌ／
Ｄｔを高くしてもパルス幅が狭いので、保護装置の平均
損失は小さいものでよく、またその損失を原理的には極
めて小さくすることができる。
Ｄｔを高くしてもパルス幅が狭いので、保護装置の平均
損失は小さいものでよく、またその損失を原理的には極
めて小さくすることができる。
コンデンサ放電式を使う場合、電荷量が小さくてよいか
らコンデンサの値を低くできる。このことは充電装置も
簡単となり、高周波化がてきることを示す。（２）第２
のオフゲート電源はＤＩ，２／Ｄｔは低くてよいからそ
の出力電圧をＧＴＯ（７）Ｇ．．Ｋ間のブレークダウン
電圧より低めに選ふことも可能となる。
らコンデンサの値を低くできる。このことは充電装置も
簡単となり、高周波化がてきることを示す。（２）第２
のオフゲート電源はＤＩ，２／Ｄｔは低くてよいからそ
の出力電圧をＧＴＯ（７）Ｇ．．Ｋ間のブレークダウン
電圧より低めに選ふことも可能となる。
したがつてＧ．Ｋ間の接合部が絶縁回復後印加される逆
電圧ＶＣＲがブレークダウン電圧に達しないようにする
ことができるので保護装置を完全に省略若しくは簡略化
することが可能となる。
電圧ＶＣＲがブレークダウン電圧に達しないようにする
ことができるので保護装置を完全に省略若しくは簡略化
することが可能となる。
第１図Ａ，ｂはＧＴＯの記号と内部モデル図、第２図Ａ
，ｂ，ｃはＧＴＯのターンオフ時の波形図、第３図Ａ，
ｂはコンデンサ放電式及びパルストランス式のそれぞれ
従来のＧＴＯのオフゲート電源の回路図、第４図は本発
明の基本的実施例の回路図、第５図は本発明におけるオ
フゲート電流波形図、第６図乃至第１０図は本発明の他
実施例を説明するそれぞれ回路図てある。 １・・・・・・ＧＴＯｌ２・・・・・・第１のオフゲー
ト電源、３・・・・・・第２のオフゲート電源、２１，
４４・・・・・・コンデンサ、２２，３３，２２″・・
・・・・サイリスタ、１１，１０４，１０６，３３″，
２４，２５，３６，３７，３８，４５・・・・・・ダイ
オード、４１・・・・・・パルストランス、３２，４２
・・・・・・トランジスタ、１００・・・・・・電源。
，ｂ，ｃはＧＴＯのターンオフ時の波形図、第３図Ａ，
ｂはコンデンサ放電式及びパルストランス式のそれぞれ
従来のＧＴＯのオフゲート電源の回路図、第４図は本発
明の基本的実施例の回路図、第５図は本発明におけるオ
フゲート電流波形図、第６図乃至第１０図は本発明の他
実施例を説明するそれぞれ回路図てある。 １・・・・・・ＧＴＯｌ２・・・・・・第１のオフゲー
ト電源、３・・・・・・第２のオフゲート電源、２１，
４４・・・・・・コンデンサ、２２，３３，２２″・・
・・・・サイリスタ、１１，１０４，１０６，３３″，
２４，２５，３６，３７，３８，４５・・・・・・ダイ
オード、４１・・・・・・パルストランス、３２，４２
・・・・・・トランジスタ、１００・・・・・・電源。
Claims (1)
- 【特許請求の範囲】 １ １次巻線が第１のスイッチング素子を介して電源に
より励磁され２次巻線からダイオードを介してゲートタ
ーンオフサイリスタのオンゲート電流を供給するターン
オン用パルストランスと、１次巻線が第２のスイッチン
グ素子を介して電源により励磁され２次巻線からダイオ
ードまたはサイリスタを介してゲートターンオフサイリ
スタのオフゲート電流を供給するターンオフ用パルスト
ランスと、前記ターンオン用パルストランスの２次巻線
側に設けられ前記第１のスイッチング素子の閉路時に前
記ダイオードを介して充電されるコンデンサと、前記ゲ
ートターンオフサイリスタをターンオフする際に、前記
第２のスイッチング素子の閉路と同期して閉路し前記コ
ンデンサの充電電荷を前記ゲートターンオフサイリスタ
のオフゲート電流として放電させるための第３のスイッ
チング素子と、前記ゲートターンオフサイリスタのゲー
トとカソード間に接続されゲートターンオフサイリスタ
ターンオフ後の前記コンデンサの放電電荷を消費させる
ダイオードおよびツェナーダイオードからなる保護装置
とを備えて成ることを特徴とするゲートターンオフサイ
リスタのゲート回路。 ２ １次巻線が第１のスイッチング素子を介して電源に
より励磁され２次巻線からダイオードを介してゲートタ
ーンオフサイリスタのオンゲート電流を供給するターン
オン用パルストランスと、１次巻線が第２のスイッチン
グ素子を介して電源により励磁され２次巻線からダイオ
ードまたはサイリスタを介してゲートターンオフサイリ
スタのオフゲート電流を供給するターンオフ用パルスト
ランスと、前記ターンオン用パルストランスの２次巻線
側に設けられ前記第１のスイッチング素子の閉路時に前
記ダイオードを介して充電されるコンデンサと、前記ゲ
ートターンオフサイリスタをターンオフする際に、前記
第２のスイッチング素子の閉路と同期して閉路し前記コ
ンデンサの充電電荷を前記ゲートターンオフサイリスタ
のオフゲート電流として放電させるための第３のスイッ
チング素子と、前記第２のスイッチング素子に並列に設
けられた回生用の第１のダイオードと、前記ダイオード
またはサイリスタに逆並列に設けられた回生用の第２の
ダイオードとを備えて成ることを特徴とするゲートター
ンオフサイリスタのゲート回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52032396A JPS6056062B2 (ja) | 1977-03-24 | 1977-03-24 | ゲ−トタ−ンオフサイリスタのゲ−ト回路 |
| US05/888,365 US4203047A (en) | 1977-03-24 | 1978-03-20 | Gate circuit of gate turn-off thyristor |
| GB11358/78A GB1583620A (en) | 1977-03-24 | 1978-03-22 | Gate circuit of gate turnoff thyristor |
| DE2812632A DE2812632C2 (de) | 1977-03-24 | 1978-03-22 | Steuerkreis für einen GTO-Thyristor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52032396A JPS6056062B2 (ja) | 1977-03-24 | 1977-03-24 | ゲ−トタ−ンオフサイリスタのゲ−ト回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53117368A JPS53117368A (en) | 1978-10-13 |
| JPS6056062B2 true JPS6056062B2 (ja) | 1985-12-07 |
Family
ID=12357783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52032396A Expired JPS6056062B2 (ja) | 1977-03-24 | 1977-03-24 | ゲ−トタ−ンオフサイリスタのゲ−ト回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4203047A (ja) |
| JP (1) | JPS6056062B2 (ja) |
| DE (1) | DE2812632C2 (ja) |
| GB (1) | GB1583620A (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2801722A1 (de) * | 1978-01-16 | 1979-07-19 | Siemens Ag | Schaltungsanordnung zum herabsetzen der freiwerdezeit eines thyristors |
| DE2937672C2 (de) * | 1979-09-14 | 1986-04-30 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Steuerschaltung für einen Abschaltthyristor |
| WO1981001926A1 (en) * | 1979-12-28 | 1981-07-09 | Western Electric Co | Control circuitry using two branch circuits for high-voltage solid-state switches |
| JPS56136023A (en) * | 1980-03-27 | 1981-10-23 | Toshiba Corp | Pulse amplifying circuit |
| US4447767A (en) * | 1981-03-31 | 1984-05-08 | John J. Barni | SCR Motor speed control |
| US4455526A (en) * | 1982-06-29 | 1984-06-19 | The United States Of America As Represented By The Secretary Of The Air Force | FET Switching regulator |
| DE3230714A1 (de) * | 1982-08-18 | 1984-02-23 | Siemens AG, 1000 Berlin und 8000 München | Halbleiter mit einem abschaltbaren thyristor und einem abschaltstrompfad |
| JPS5983569A (ja) * | 1982-10-30 | 1984-05-15 | Toshiba Corp | ゲ−トタ−ンオフサイリスタの故障検出回路 |
| US4593204A (en) * | 1983-12-27 | 1986-06-03 | General Electric Company | Driver circuits for gate turn-off thyristors and bipolar transistors |
| DE3418657A1 (de) * | 1984-05-17 | 1985-11-21 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Anordnung zur steuerung von abschaltthyristoren hoeherer leistung |
| US4791350A (en) * | 1984-12-04 | 1988-12-13 | Square D Company | Current regulated switching regulator for gating gate turnoff devices |
| DE3503323A1 (de) * | 1985-01-29 | 1986-07-31 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Anordnung zum beschleunigten abschalten eines gto-thyristors |
| JPS61221528A (ja) * | 1985-03-25 | 1986-10-01 | 三菱電機株式会社 | ゲ−トタ−ンオフサイリスタのスナバ回路 |
| DE3512092A1 (de) * | 1985-03-29 | 1986-10-02 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Ansteuerschaltung fuer einen gto-thyristor |
| JPS62141963A (ja) * | 1985-12-16 | 1987-06-25 | Toshiba Corp | Ｇｔｏのオフゲ−ト回路 |
| JPS62256529A (ja) * | 1986-04-22 | 1987-11-09 | アレン−ブラツドリイ カンパニ−，インコ−ポレ−テツド | サイリスタ回路 |
| DE19731836A1 (de) * | 1997-07-24 | 1999-01-28 | Asea Brown Boveri | Verfahren und Vorrichtung zum Ansteuern eines Abschaltthyristors |
| DE10218456A1 (de) * | 2002-04-25 | 2003-11-06 | Abb Patent Gmbh | Schaltnetzteilanordnung |
| US20080054986A1 (en) * | 2006-04-17 | 2008-03-06 | Berkebile Lee E | Resonant-Current-Source Gate Drive for Simultaneous Operation of Thyristors Using Alternating-Current in the Resonant Circuit |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4831879U (ja) * | 1971-08-20 | 1973-04-18 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3928775A (en) * | 1974-06-20 | 1975-12-23 | Gen Electric | Turn-off circuit for gate turn-off thyristors and transistors using snubber energy |
| US4001607A (en) * | 1975-06-09 | 1977-01-04 | Rca Corporation | Drive circuit for a gate semiconductor device |
-
1977
- 1977-03-24 JP JP52032396A patent/JPS6056062B2/ja not_active Expired
-
1978
- 1978-03-20 US US05/888,365 patent/US4203047A/en not_active Expired - Lifetime
- 1978-03-22 GB GB11358/78A patent/GB1583620A/en not_active Expired
- 1978-03-22 DE DE2812632A patent/DE2812632C2/de not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4831879U (ja) * | 1971-08-20 | 1973-04-18 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4203047A (en) | 1980-05-13 |
| DE2812632A1 (de) | 1978-09-28 |
| DE2812632C2 (de) | 1985-03-07 |
| JPS53117368A (en) | 1978-10-13 |
| GB1583620A (en) | 1981-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6056062B2 (ja) | ゲ−トタ−ンオフサイリスタのゲ−ト回路 | |
| KR100572163B1 (ko) | 고전압 펄스 발생 회로 | |
| US5530617A (en) | Exciter circuit with oscillatory discharge and solid state switchiing device | |
| KR100433356B1 (ko) | 전기집진용펄스전원장치및그보호방법 | |
| US3943430A (en) | Circuitry for reducing thyristor turn-off times | |
| US7489052B2 (en) | High voltage pulse generating circuit | |
| Glidden et al. | Solid state spark gap replacement switches | |
| JP4516308B2 (ja) | パルス発生装置 | |
| JPH0221693B2 (ja) | ||
| US20070242492A1 (en) | Pulse generator circuit | |
| JP2002530823A (ja) | 接続された負荷を保護するための電力モジュレータにおける保護システム | |
| EP1693945A1 (en) | Pulse generator circuit | |
| KR100600451B1 (ko) | 인덕터 에너지 저장 방식의 고속 펄스 발생장치 | |
| US11742849B2 (en) | Rapid turn-off circuit in static transfer switch | |
| JPS6033736Y2 (ja) | ゲ−トタ−ンオフサイリスタのオフゲ−ト回路 | |
| JP2000090787A (ja) | 遮断装置およびそれを応用した直流送電システム | |
| SU520631A1 (ru) | Устройство дл форсировки активноиндуктивной нагрузки | |
| JP4278847B2 (ja) | 電力用半導体スイッチング素子の逆電流保護回路 | |
| JPH0254023B2 (ja) | ||
| RU2107988C1 (ru) | Высоковольтный переключатель | |
| SU769711A1 (ru) | Генератор импульсов | |
| SU1138926A1 (ru) | Формирователь задержанных импульсов | |
| RU2123234C1 (ru) | Высоковольтный ключ | |
| Strowitzki | Bridge topology as primary switch for magnetic pulse compression circuit | |
| JPS60200731A (ja) | コンデンサ電源装置 |