JPH0254023B2 - - Google Patents
Info
- Publication number
- JPH0254023B2 JPH0254023B2 JP57211318A JP21131882A JPH0254023B2 JP H0254023 B2 JPH0254023 B2 JP H0254023B2 JP 57211318 A JP57211318 A JP 57211318A JP 21131882 A JP21131882 A JP 21131882A JP H0254023 B2 JPH0254023 B2 JP H0254023B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- series
- circuits
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004804 winding Methods 0.000 claims description 65
- 239000003990 capacitor Substances 0.000 claims description 56
- 238000010586 diagram Methods 0.000 description 9
- 230000005284 excitation Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/06—Circuits specially adapted for rendering non-conductive gas discharge tubes or equivalent semiconductor devices, e.g. thyratrons, thyristors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/72—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region
- H03K17/722—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region with galvanic isolation between the control circuit and the output circuit
- H03K17/723—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region with galvanic isolation between the control circuit and the output circuit using transformer coupling
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Conversion In General (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、ゲートターンオフサイリスタ
（GTO）のオフゲート回路に関する。
（GTO）のオフゲート回路に関する。
大電力のゲートターンオフサイリスタ（以下
GTOという）が開発されインバータやチヨツパ
に用いられ実用に供されてきている。現在
2500V、600A〜1000A（ターンオフ電流）のGTO
が市販されている。ここでターンオフ電流とはゲ
ートに負電流を流すことによつてターンオフ可能
な陽極電流の値を指し、ITGQで表す。ターンオフ
電流に対しゲートに流す負電流（最小値）をゲー
トターンオフ電流IGQという。ITGQ／IGQをターンオ
フゲインといい、この値は３〜５程度である。従
つてITGQ＝1000AのGTOをターンオフするには
300A前後の電流をゲートに流す必要がある。
GTOという）が開発されインバータやチヨツパ
に用いられ実用に供されてきている。現在
2500V、600A〜1000A（ターンオフ電流）のGTO
が市販されている。ここでターンオフ電流とはゲ
ートに負電流を流すことによつてターンオフ可能
な陽極電流の値を指し、ITGQで表す。ターンオフ
電流に対しゲートに流す負電流（最小値）をゲー
トターンオフ電流IGQという。ITGQ／IGQをターンオ
フゲインといい、この値は３〜５程度である。従
つてITGQ＝1000AのGTOをターンオフするには
300A前後の電流をゲートに流す必要がある。
一方このGTOは製造者によつて特性は異なる
がターンオフに必要なゲートトリガ電流は通常の
サイリスタと同程度であるから、大きな負方向の
ゲート電流を流した後、僅かでも正方向にゲート
電流が流れると、GTOは再点弧してしまうこと
になる。例えばコンデンサの放電を利用したゲー
ト回路では、漂遊のインダクタンスの作用で電流
が反転する。これは高速ダイオードを直列に接続
しても逆回復電荷分の電流が流れ、阻止効果がな
い。
がターンオフに必要なゲートトリガ電流は通常の
サイリスタと同程度であるから、大きな負方向の
ゲート電流を流した後、僅かでも正方向にゲート
電流が流れると、GTOは再点弧してしまうこと
になる。例えばコンデンサの放電を利用したゲー
ト回路では、漂遊のインダクタンスの作用で電流
が反転する。これは高速ダイオードを直列に接続
しても逆回復電荷分の電流が流れ、阻止効果がな
い。
これを解決する為に第１図に示すゲート回路が
ある。これは特願昭55−38186号の明細書に記載
されているので、ここでは簡単な動作説明に留め
る。
ある。これは特願昭55−38186号の明細書に記載
されているので、ここでは簡単な動作説明に留め
る。
第１図において、１１は直流電源、１２はダイ
オード、１３はコンデンサ、１４はパルストラン
ス、１５1，１５2は１次巻線、１６は２次巻線、
１７はトランジスタ、１８は負荷である。直流電
源１１の電圧をＥ、コンデンサ１３の電圧をEC
とすると、後述するように定常時はEC＞Ｅとな
る。今仮りに１５1と１５2の巻線数は共に等し
く、２次巻線との比をn1とする。今トランジスタ
１７をターンオフすると、１次巻線１５2の両端
Ｂ−Ｃ点には電圧ECが印加され、更にＡ点の電
位は2ECになる。従つてダイオード１２は逆バイ
アスされ電源１１からの流入はない。２次巻線１
６にはEC／n1の電圧が現れる。１次巻線１５1又
は１５2側に換算した負荷１８の抵抗値をＲ、コ
ンデンサ１３の容量をＣとするとＣ・Ｒの時定数
でコンデンサ１３は放電しやがてコンデンサ１３
の両端電圧がＥ／２に達すると、Ａ点の電位がＥ
となり、更にコンデンサ電圧が僅かに低下すると
ダイオード１２が順バイアスされ導通する。これ
に依つてパルストランス１４の１次巻線１５1と
１５2の直列回路に電圧Ｅが印加され、２次巻線
の電圧はＥ／2n1に減ずる。
オード、１３はコンデンサ、１４はパルストラン
ス、１５1，１５2は１次巻線、１６は２次巻線、
１７はトランジスタ、１８は負荷である。直流電
源１１の電圧をＥ、コンデンサ１３の電圧をEC
とすると、後述するように定常時はEC＞Ｅとな
る。今仮りに１５1と１５2の巻線数は共に等し
く、２次巻線との比をn1とする。今トランジスタ
１７をターンオフすると、１次巻線１５2の両端
Ｂ−Ｃ点には電圧ECが印加され、更にＡ点の電
位は2ECになる。従つてダイオード１２は逆バイ
アスされ電源１１からの流入はない。２次巻線１
６にはEC／n1の電圧が現れる。１次巻線１５1又
は１５2側に換算した負荷１８の抵抗値をＲ、コ
ンデンサ１３の容量をＣとするとＣ・Ｒの時定数
でコンデンサ１３は放電しやがてコンデンサ１３
の両端電圧がＥ／２に達すると、Ａ点の電位がＥ
となり、更にコンデンサ電圧が僅かに低下すると
ダイオード１２が順バイアスされ導通する。これ
に依つてパルストランス１４の１次巻線１５1と
１５2の直列回路に電圧Ｅが印加され、２次巻線
の電圧はＥ／2n1に減ずる。
次いでトランジスタ１７がオフすると、パルス
トランス１４の励磁エネルギーの一部は負荷１８
へ、残りはコンデンサ１３の充電に使用される。
従つてEC＞Ｅとなる。
トランス１４の励磁エネルギーの一部は負荷１８
へ、残りはコンデンサ１３の充電に使用される。
従つてEC＞Ｅとなる。
第１図のゲート回路はGTOのオフゲート回路
用に適しているが、GTOのターンオフ電流ITGQが
更に増大し、例えばITGQ＝3000Aとしたときは次
の点が問題になる。
用に適しているが、GTOのターンオフ電流ITGQが
更に増大し、例えばITGQ＝3000Aとしたときは次
の点が問題になる。
(1) 通常パルストランスとGTOのゲート・陰極
リードのインダクタンスが1μH程度であり、オ
フゲート電流の立ち上りdiRG／dtは30A／μs程
度である。IGQとして1000A必要とすればオフゲ
ート電流が1000Aに達する時間Ｔは少く共33μs
以上になる。実際に陽極電流が減衰するのは更
に遅れるのでこのまゝでは1KHzのスイツチン
グ動作にも支障を表す。
リードのインダクタンスが1μH程度であり、オ
フゲート電流の立ち上りdiRG／dtは30A／μs程
度である。IGQとして1000A必要とすればオフゲ
ート電流が1000Aに達する時間Ｔは少く共33μs
以上になる。実際に陽極電流が減衰するのは更
に遅れるのでこのまゝでは1KHzのスイツチン
グ動作にも支障を表す。
(2) オフゲート電流の立ち上りを改善する為には
パルストランスの２次電圧を高くすればする程
よい。
パルストランスの２次電圧を高くすればする程
よい。
現状は30V〜40Vであるが、100V程度にすれば
diRG／dtは３倍程度大きくなるので、Ｔは1/3程
になる。しかしGTOのゲート陰極間の逆降状電
圧は15V程度であり、GTOの陽極電流が流れて
いない状態ではゲート陰極間に高い電圧を印加す
るのは望ましくない、ゲート回路の損失が大きく
なるばかりでなくGTO自身の局部加熱を招くか
らである。
diRG／dtは３倍程度大きくなるので、Ｔは1/3程
になる。しかしGTOのゲート陰極間の逆降状電
圧は15V程度であり、GTOの陽極電流が流れて
いない状態ではゲート陰極間に高い電圧を印加す
るのは望ましくない、ゲート回路の損失が大きく
なるばかりでなくGTO自身の局部加熱を招くか
らである。
従つて、電圧を単に上げるだけでは良い解決策
にはならない。
にはならない。
本発明の目的は、上記の問題を解決するため
に、なされたもので電圧の立ち上りの速いピーク
値の高い信号が発生した後に順次ピーク値の低い
信号を継続して発生させることにより高速スイツ
チング動作及び半導体素子の局部加熱の防止を実
現出来るGTOのオフのゲート回路を提供するこ
とにある。
に、なされたもので電圧の立ち上りの速いピーク
値の高い信号が発生した後に順次ピーク値の低い
信号を継続して発生させることにより高速スイツ
チング動作及び半導体素子の局部加熱の防止を実
現出来るGTOのオフのゲート回路を提供するこ
とにある。
本発明は、この目的を達成するために、パルス
トランスの１次巻線を少なくとも３巻線に分割し
該巻線を順次励磁することにより電圧の立ち上り
の速いピーク値の高い信号の後に順次ピーク値の
低い信号を継続して発生させるようにしたことを
特徴とする。
トランスの１次巻線を少なくとも３巻線に分割し
該巻線を順次励磁することにより電圧の立ち上り
の速いピーク値の高い信号の後に順次ピーク値の
低い信号を継続して発生させるようにしたことを
特徴とする。
以下、本発明を図面を参照して説明する。第２
図は本発明の一実施例を示す構成図で、２０は、
１次巻線が第１巻線２１1、第２巻線２１2、第３
巻線２１3に分割され、２次巻線２２に所望のゲ
ート信号を発生させるパルストランスを示す。パ
ルストランスの１次巻線を、第１巻線２１1にス
イツチング素子２３を直列接続して第１回路を形
成し、第２、第３巻線にそれぞれダイオード２４
１，２４2を直列接続して第２、第３回路を形成
し、かつこれら第１、第２及び第３回路を直列接
続して電源１１に接続する。更に、第１回路を第
２回路の接続点X1と電源１１の負極側との間に
コンデンサ１３1を接続し、又第２回路と第３回
路との接続点X2との間にコンデンサ１３2を接続
する。
図は本発明の一実施例を示す構成図で、２０は、
１次巻線が第１巻線２１1、第２巻線２１2、第３
巻線２１3に分割され、２次巻線２２に所望のゲ
ート信号を発生させるパルストランスを示す。パ
ルストランスの１次巻線を、第１巻線２１1にス
イツチング素子２３を直列接続して第１回路を形
成し、第２、第３巻線にそれぞれダイオード２４
１，２４2を直列接続して第２、第３回路を形成
し、かつこれら第１、第２及び第３回路を直列接
続して電源１１に接続する。更に、第１回路を第
２回路の接続点X1と電源１１の負極側との間に
コンデンサ１３1を接続し、又第２回路と第３回
路との接続点X2との間にコンデンサ１３2を接続
する。
ここで、コンデンサ１３1と１３2の電圧は、ス
イツチング素子２３がオフ後の定常状態ではEC1、
EC2に充電されている（EC1＞EC2＞Ｅ）、又パルス
トランス２０の１次巻線２１1，２１2，２１3の
２次巻線２２に対する比を夫々n1、n2、n3とし、
以下その動作を説明する。
イツチング素子２３がオフ後の定常状態ではEC1、
EC2に充電されている（EC1＞EC2＞Ｅ）、又パルス
トランス２０の１次巻線２１1，２１2，２１3の
２次巻線２２に対する比を夫々n1、n2、n3とし、
以下その動作を説明する。
スイツチング素子２３をターンオンすると１次
巻線２１1の両端には電圧EC1が印加され、同時に
他の１次巻線２１2と２１3には夫々EC1n2／n1、EC1 n3／n1の電圧が誘起する。従つてダイオード２４1と ２４2には夫々｜EC2−EC1n1＋n2／n1｜、｜Ｅ−EC2− EC1n3／n1｜の大きさの電圧が逆方向に印加される為 ダイオード２４1と２４2は逆バイアスされ、１次
巻線２１2と２１3には電流が流れない。２次巻線
２２にはEC1／n1の電圧が理想的はは現れる。こ
こで理想的にはとはパルストランス２０、ダイオ
ード２４1，２４2、スイツチング素子２３の電圧
降下を０とした場合をいう。図示しない負荷によ
つてコンデンサ１３1の電荷が放電し、その電圧
がEC2n1／n1＋n2に達するとダイオード２４1が導通 する。その瞬間の２次巻線２２に現れる電圧は理
想的にはEC2１／n1＋n2となる。
巻線２１1の両端には電圧EC1が印加され、同時に
他の１次巻線２１2と２１3には夫々EC1n2／n1、EC1 n3／n1の電圧が誘起する。従つてダイオード２４1と ２４2には夫々｜EC2−EC1n1＋n2／n1｜、｜Ｅ−EC2− EC1n3／n1｜の大きさの電圧が逆方向に印加される為 ダイオード２４1と２４2は逆バイアスされ、１次
巻線２１2と２１3には電流が流れない。２次巻線
２２にはEC1／n1の電圧が理想的はは現れる。こ
こで理想的にはとはパルストランス２０、ダイオ
ード２４1，２４2、スイツチング素子２３の電圧
降下を０とした場合をいう。図示しない負荷によ
つてコンデンサ１３1の電荷が放電し、その電圧
がEC2n1／n1＋n2に達するとダイオード２４1が導通 する。その瞬間の２次巻線２２に現れる電圧は理
想的にはEC2１／n1＋n2となる。
さらにコンデンサ１３1と１３2が放電しコンデ
ンサ１３2の電圧がＥ・n1＋n2／n1＋n2＋n3に達すると
ダ イオード２４2も導通し、それ以降２次巻線２２
の電圧は理想的にはＥ・１／n1＋n2＋n3となる。ス イツチング素子２３をオフするとパルストランス
２０に貯えられた励磁エネルギーの一部は負荷１
８へ残りはコンデンサ１３1と１３2の充電に当て
られる。励磁エネルギーが０の場合にEC1＝EC2＝
Ｅである。従つてコンデンサ電圧EC1とEC2は電源
１１の電圧Ｅより必ず高くなる。
ンサ１３2の電圧がＥ・n1＋n2／n1＋n2＋n3に達すると
ダ イオード２４2も導通し、それ以降２次巻線２２
の電圧は理想的にはＥ・１／n1＋n2＋n3となる。ス イツチング素子２３をオフするとパルストランス
２０に貯えられた励磁エネルギーの一部は負荷１
８へ残りはコンデンサ１３1と１３2の充電に当て
られる。励磁エネルギーが０の場合にEC1＝EC2＝
Ｅである。従つてコンデンサ電圧EC1とEC2は電源
１１の電圧Ｅより必ず高くなる。
第３図にパルストランス２次巻線２２に理想的
に現れる電圧波形を示したもので、スイツチング
素子２３のターンオン開始時刻を０、ダイオード
２４1と２４2がそれぞれ導通し始める時刻をt1、
t2スイツチング素子２３がオフ後２次巻線２２の
電圧が０を横切る時刻をt3とする。
に現れる電圧波形を示したもので、スイツチング
素子２３のターンオン開始時刻を０、ダイオード
２４1と２４2がそれぞれ導通し始める時刻をt1、
t2スイツチング素子２３がオフ後２次巻線２２の
電圧が０を横切る時刻をt3とする。
t3以降はコンデンサ１３1と１３2の充電が完了
する迄逆極性の電圧が現れるが、これは負荷１８
と直列にダイオードを挿入して負荷には逆極性の
電圧（GTOをターンオンさせる極性の電圧）が
加わらないようにしている。ここでのdv／dtが
緩かなことで、この為ダイオードの逆回復電荷が
著しく小さくなり、逆極性の電流はほとんど０に
なる。これは第１図と同様に本発明でもその効果
は失われていない。
する迄逆極性の電圧が現れるが、これは負荷１８
と直列にダイオードを挿入して負荷には逆極性の
電圧（GTOをターンオンさせる極性の電圧）が
加わらないようにしている。ここでのdv／dtが
緩かなことで、この為ダイオードの逆回復電荷が
著しく小さくなり、逆極性の電流はほとんど０に
なる。これは第１図と同様に本発明でもその効果
は失われていない。
第３図の波形の特徴は０〜t1間の電圧のピーク
t1〜t2間の中間の電圧、t2〜t3間の低いが時間の
長い電圧の三つの波形が生ずることである。
t1〜t2間の中間の電圧、t2〜t3間の低いが時間の
長い電圧の三つの波形が生ずることである。
本発明では０〜t1間で早い電流の立上げを行い
t1〜t2間でGTO内部の蓄積キヤリアを排出するの
に十分な電流を供給し、t2〜t3間で減衰したあと
末だ残る陽極電流を引き続きゲートへ導くための
電流路を形成することが可能である。一方、従来
の回路（第１図）では電流の立ち上げ期間と蓄積
キヤリアの排出期間とが分れていない為、回路設
計上の制約が多いことは前述の通りである。
t1〜t2間でGTO内部の蓄積キヤリアを排出するの
に十分な電流を供給し、t2〜t3間で減衰したあと
末だ残る陽極電流を引き続きゲートへ導くための
電流路を形成することが可能である。一方、従来
の回路（第１図）では電流の立ち上げ期間と蓄積
キヤリアの排出期間とが分れていない為、回路設
計上の制約が多いことは前述の通りである。
前述の実施例においては、コンデンサ１３1，
１３2の他端を電源１１の負極側に接続した例で
あるがこのコンデンサ１３1，１３2の他端を第４
図から第６図に示すように、電源１１の正極側あ
るいは電源の分圧点に接続しても同様な効果を得
ることが出来る。
１３2の他端を電源１１の負極側に接続した例で
あるがこのコンデンサ１３1，１３2の他端を第４
図から第６図に示すように、電源１１の正極側あ
るいは電源の分圧点に接続しても同様な効果を得
ることが出来る。
第４図の回路は２つのコンデンサ１３1と１３2
の一方の接続点が電源１１の正極側に接続してあ
る点が第２図の回路と異なる点である。従つて、
パルストランス２０の１次巻線２１1，２１2及び
２１3の２次巻線に２２に対する比は夫々n1n2及
びn3である。コンデンサ１３1と１３2の電圧は、
スイツチング素子２３がオフ後の定常状態では
EC11、EC12に充電されている。極性は第４図に示
すようにX1、X2側が正、電源１１の正極側が負
である。
の一方の接続点が電源１１の正極側に接続してあ
る点が第２図の回路と異なる点である。従つて、
パルストランス２０の１次巻線２１1，２１2及び
２１3の２次巻線に２２に対する比は夫々n1n2及
びn3である。コンデンサ１３1と１３2の電圧は、
スイツチング素子２３がオフ後の定常状態では
EC11、EC12に充電されている。極性は第４図に示
すようにX1、X2側が正、電源１１の正極側が負
である。
スイツチング素子２３をターンオンすると１次
巻線２１1の両端には（EC11＋Ｅ）が印加され、
同時に他の１次巻線２１2と２１3には夫々（EC11
＋Ｅ）n2／n1、（EC12＋Ｅ）n3／n1の電圧が誘起する。
巻線２１1の両端には（EC11＋Ｅ）が印加され、
同時に他の１次巻線２１2と２１3には夫々（EC11
＋Ｅ）n2／n1、（EC12＋Ｅ）n3／n1の電圧が誘起する。
従つてダイオード２４と２４には夫々
｜EC11n1＋n2／n1＋n2／n1Ｅ−EC12｜
｜（EC11＋Ｅ）n3／n1＋EC12｜
の電圧が逆方向に印加される為、ダイオード２４
１と２４2は逆バイアスされ、１次巻線２１2及び
２１3には電流が流れない。２次巻線２２には理
想的には（Ｅ＋EC11）／n1の電圧が現われる。
１と２４2は逆バイアスされ、１次巻線２１2及び
２１3には電流が流れない。２次巻線２２には理
想的には（Ｅ＋EC11）／n1の電圧が現われる。
ついで図示しない負荷によつてコンデンサ１３
の電荷が放電しやがてEC11の極性が反転しその値
が ｜n2／n1＋n2Ｅ−n1／n1＋n2EC12｜ に達するとダイオード２４1が導通する。その瞬
間の２次巻線２２に現れる電圧は理想的には、
（Ｅ＋EC12）１／n1＋n2となる。
の電荷が放電しやがてEC11の極性が反転しその値
が ｜n2／n1＋n2Ｅ−n1／n1＋n2EC12｜ に達するとダイオード２４1が導通する。その瞬
間の２次巻線２２に現れる電圧は理想的には、
（Ｅ＋EC12）１／n1＋n2となる。
さらにコンデンサ１３と１３が放電しコンデン
サ１３の電圧の極性が反転しコンデンサ１３の電
圧が Ｅn3／n1＋n2＋n3 に達するとダイオード２４2も導通しそれ以降、
２次巻線２２の電圧は理想的には Ｅ１／n1＋n2＋n3となる。
サ１３の電圧の極性が反転しコンデンサ１３の電
圧が Ｅn3／n1＋n2＋n3 に達するとダイオード２４2も導通しそれ以降、
２次巻線２２の電圧は理想的には Ｅ１／n1＋n2＋n3となる。
スイツチング素子２３がオフするとパルストラ
ンス２０に貯えられた励磁エネルギーの一部は負
荷８へ、残りはコンデンサ１３1と１３2の充電に
当られる。励磁エネルギーが０の場計はEC11＝
EC12＝０であるが、励磁エネルギーが必ず存在す
るので、コンデンサ１３1，１３2には第４図に示
す極性の電圧が得られる。第９図に第４図で得ら
れるパルストランス２次巻線２２に理想的に現わ
れる電圧波形を示す。第３図の波形と比較する
と、第３図のEC1、EC2を夫々（Ｅ＋EC11）、（Ｅ＋
EC12）とすれば第９図となる。
ンス２０に貯えられた励磁エネルギーの一部は負
荷８へ、残りはコンデンサ１３1と１３2の充電に
当られる。励磁エネルギーが０の場計はEC11＝
EC12＝０であるが、励磁エネルギーが必ず存在す
るので、コンデンサ１３1，１３2には第４図に示
す極性の電圧が得られる。第９図に第４図で得ら
れるパルストランス２次巻線２２に理想的に現わ
れる電圧波形を示す。第３図の波形と比較する
と、第３図のEC1、EC2を夫々（Ｅ＋EC11）、（Ｅ＋
EC12）とすれば第９図となる。
即ち、第４図においては、コンデンサ１３1と
１３2の電圧EC11、EC12は第１２図のコンデンサ
１３1と１３2の電圧EC1、EC2に対し電源１１の電
圧だけ低い値となる。コンデンサとしても第４図
の方が第２図のものより小さくなる。
１３2の電圧EC11、EC12は第１２図のコンデンサ
１３1と１３2の電圧EC1、EC2に対し電源１１の電
圧だけ低い値となる。コンデンサとしても第４図
の方が第２図のものより小さくなる。
第４図では、上述のようにコンデンサが小さく
なることの他に、スイツチング素子２３のターン
オフ直後の電流が電源１１−コンデンサ１３1−
１次巻線２１1−スイツチング素子２３のループ
で流れることから該ループ内の漂遊リアクタンス
の若干の増加、直流電源のリツプルが増加するな
どの僅かな差異はあるが本発明の趣旨からは同一
視できる。更に又、第２図、第４図において、コ
ンデンサ１３1を第５図に示すように、更に分割
してコンデンサ１３1の容量をC13コンデンサ１３
11，の容量をそれぞれC11，C12とすれば、C13＝
C11＋C12として図示のように接続しても、等価回
路上は（C11＋C12）の１つのコンデンサをX1点
と電源の一方の極側との間に接続したものと等し
いので、第２図、第４図のコンデンサ１３1を第
５図の如く接続してもよく、これは又コンデンサ
１３2についても同様である。
なることの他に、スイツチング素子２３のターン
オフ直後の電流が電源１１−コンデンサ１３1−
１次巻線２１1−スイツチング素子２３のループ
で流れることから該ループ内の漂遊リアクタンス
の若干の増加、直流電源のリツプルが増加するな
どの僅かな差異はあるが本発明の趣旨からは同一
視できる。更に又、第２図、第４図において、コ
ンデンサ１３1を第５図に示すように、更に分割
してコンデンサ１３1の容量をC13コンデンサ１３
11，の容量をそれぞれC11，C12とすれば、C13＝
C11＋C12として図示のように接続しても、等価回
路上は（C11＋C12）の１つのコンデンサをX1点
と電源の一方の極側との間に接続したものと等し
いので、第２図、第４図のコンデンサ１３1を第
５図の如く接続してもよく、これは又コンデンサ
１３2についても同様である。
先に説明のとうり第２図と第４図とはコンデン
サ１３1と１３2の一方の接続点が電源１１の負極
か正極かによつてコンデンサの充電電圧は変るが
パルストランス２０の２次巻線に生ずる電圧は全
く同じである。即ち、コンデンサの充電電圧は回
路によつて変るが直流電源の負極を基準にして、
３つの１次巻線とコンデンサとの各接続点である
X1とX2の電位は第２図の場合も第４図の場合も
変らない。
サ１３1と１３2の一方の接続点が電源１１の負極
か正極かによつてコンデンサの充電電圧は変るが
パルストランス２０の２次巻線に生ずる電圧は全
く同じである。即ち、コンデンサの充電電圧は回
路によつて変るが直流電源の負極を基準にして、
３つの１次巻線とコンデンサとの各接続点である
X1とX2の電位は第２図の場合も第４図の場合も
変らない。
これを更に一般化するとコンデンサ１３1と１
３2の一方の接続先は電源１１のいかなる電位の
箇所に接続してもさしつかいないことが容易に理
解される。
３2の一方の接続先は電源１１のいかなる電位の
箇所に接続してもさしつかいないことが容易に理
解される。
第６図は、本発明の更に他の実施例を示した構
成図であり、コンデンサ１３1，１３2が電源電圧
を分圧する二つのコンデンサ３０1，３０2の中間
接続点に接続された例である。この場合、コンデ
ンサ３０1と３０2の容量はコンデンサ１３11、１
３12の容量に比べ十分大きく、コンデンサ３０1
と３０2の電圧はオフゲート回路の動作中も一定
と見なせる。これはコンデンサ１３1と１３2の他
端が電源１１の正極側又は負極側以外の分圧点に
も接続出来ること、及び第３巻線２１3に直列接
続されるダイオード２４2は上側でも下側でもい
ずれに接続しても、更に図示しないが第２巻線２
１2に直列接続されるダイオード２４1も上側でも
下側でもいずれに接続しても同様な効果が得られ
ることを示したものであつて、このような接続を
することに特別な意味はなく、又電源電圧を分圧
する手段として第６図ではコンデンサを用いた例
を示しているが、必ずしも第６図の回路である必
要はない。勿論第２巻線２１2に直列接続される
ダイオード２４2についても同様である。
成図であり、コンデンサ１３1，１３2が電源電圧
を分圧する二つのコンデンサ３０1，３０2の中間
接続点に接続された例である。この場合、コンデ
ンサ３０1と３０2の容量はコンデンサ１３11、１
３12の容量に比べ十分大きく、コンデンサ３０1
と３０2の電圧はオフゲート回路の動作中も一定
と見なせる。これはコンデンサ１３1と１３2の他
端が電源１１の正極側又は負極側以外の分圧点に
も接続出来ること、及び第３巻線２１3に直列接
続されるダイオード２４2は上側でも下側でもい
ずれに接続しても、更に図示しないが第２巻線２
１2に直列接続されるダイオード２４1も上側でも
下側でもいずれに接続しても同様な効果が得られ
ることを示したものであつて、このような接続を
することに特別な意味はなく、又電源電圧を分圧
する手段として第６図ではコンデンサを用いた例
を示しているが、必ずしも第６図の回路である必
要はない。勿論第２巻線２１2に直列接続される
ダイオード２４2についても同様である。
第７図はパルストランス２０の１次巻線に対応
して２次巻線を分割し、それらを並列的に接続し
た構成を示したもので、漂遊インダクタンスの低
減に有効である。
して２次巻線を分割し、それらを並列的に接続し
た構成を示したもので、漂遊インダクタンスの低
減に有効である。
第８図は、パルストランス２０の１次巻線２１
の分割数を４とし、第４巻線２１4にダイオード
２４3を直列接続して第４回路を追加し、更に第
４回路と第３回路の接続点と電源１１の負極側と
の間にコンデンサ１３3を追加接続したものであ
る。このように、１次巻線の分割数を増すことに
よつて、設計上の自由度が増し、負荷側の要求す
る波形の出力を容易に変更出来る。
の分割数を４とし、第４巻線２１4にダイオード
２４3を直列接続して第４回路を追加し、更に第
４回路と第３回路の接続点と電源１１の負極側と
の間にコンデンサ１３3を追加接続したものであ
る。このように、１次巻線の分割数を増すことに
よつて、設計上の自由度が増し、負荷側の要求す
る波形の出力を容易に変更出来る。
以上の説明から解るようにコンデンサの接続点
は電源の任意の点を選べるので、２つのコンデン
サの一方は電源の負極に、他方は電源の正極に分
けて接続してもさしつかえない。
は電源の任意の点を選べるので、２つのコンデン
サの一方は電源の負極に、他方は電源の正極に分
けて接続してもさしつかえない。
更に又、前述説明においては、スイツチング素
子としてトランジスタを例てして説明したが、
GTO、FET等の他のスイツチング素子を用いて
も同様に実施出来るものである。
子としてトランジスタを例てして説明したが、
GTO、FET等の他のスイツチング素子を用いて
も同様に実施出来るものである。
以上説明したように、本発明によれば、所定の
期間ピーク値の高い立ち上りの速い信号を発生さ
せこれに続いて順次発生する信号のピーク値及び
その継続時間を所望の値にすることが出来るた
め、スイツチング動作の高速化、及びにスイツチ
ング損失を低減出来る優れた効果を得ることが出
来る。
期間ピーク値の高い立ち上りの速い信号を発生さ
せこれに続いて順次発生する信号のピーク値及び
その継続時間を所望の値にすることが出来るた
め、スイツチング動作の高速化、及びにスイツチ
ング損失を低減出来る優れた効果を得ることが出
来る。
第１図は従来のゲート回路の構成図、第２図は
本発明の一実施例を示すゲート回路の構成図、第
３図は第２図の回路の動作を説明するための波形
図、第４図乃至第８図は本発明のそれぞれ異る他
の実施例を示す構成図、第９図は第４図の回路の
動作を説明するための波形図である。 １１……電源、１３1，１３2，１３3，１３11，
１３12……コンデンサ、２０……パルストラン
ス、２１1〜２１4……１次巻線、２２……２次巻
線、２３……スイツチング素子、２４1〜２４3…
…ダイオード。
本発明の一実施例を示すゲート回路の構成図、第
３図は第２図の回路の動作を説明するための波形
図、第４図乃至第８図は本発明のそれぞれ異る他
の実施例を示す構成図、第９図は第４図の回路の
動作を説明するための波形図である。 １１……電源、１３1，１３2，１３3，１３11，
１３12……コンデンサ、２０……パルストラン
ス、２１1〜２１4……１次巻線、２２……２次巻
線、２３……スイツチング素子、２４1〜２４3…
…ダイオード。
Claims (1)
- 【特許請求の範囲】 １ １次巻線が少なくとも３巻線に分割され、第
１巻線にスイツチング素子を直列接続して第１回
路を形成し、第２、第３巻線にはそれぞれダイオ
ードを直列接続して第２、第３回路を形成し、か
つこれら第１、第２、第３回路を直列接続して電
源に接続されるパルストランスと、前記第１、第
２回路の接続点及び第２、第３回路の接続点に
夫々の一端が接続され他端が前記電源のいずれか
の極に接続される複数個のコンデンサを具備して
成るGTOのオフゲート回路。 ２ １次巻線が少なくとも３巻線に分割され、第
１巻線にスイツチング素子を直列接続して第１回
路を形成し、第２、第３巻線にはそれぞれダイオ
ードを直列接続して第２、第３回路を形成し、か
つこれら第１、第２、第３回路を直列接続して電
源に接続されるパルストランスと、前記第１、第
２回路の接続点及び第２、第３回路の接続点に
夫々の一端が接続され他端が前記電源の分圧点に
共通接続される複数個のコンデンサを具備して成
るGTOのオフゲート回路。 ３ １次巻線が少なくとも３巻線に分割され、第
１巻線にスイツチング素子を直列接続して第１回
路を形成し、第２、第３巻線にはそれぞれダイオ
ードを直列接続して第２、第３回路を形成し、か
つこれら第１、第２、第３回路を直列接続して電
源に接続されるパルストランスと、前記第１、第
２回路の接続点に夫々の一端が共通接続され夫々
の他端が前記電源の正極と負極に振分けて接続さ
れる一対のコンデンサと、前記第２、第３回路の
接続点に夫々の一端が共通接続され夫々の他端が
前記電源の正極と負極に振分けて接続される一対
のコンデンサを具備して成るGTOのオフゲート
回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57211318A JPS59103564A (ja) | 1982-12-03 | 1982-12-03 | Ｇｔｏのオフゲート回路 |
| DE8383307318T DE3378512D1 (en) | 1982-12-03 | 1983-12-01 | Gate circuit for gate turn-off thyristor |
| EP83307318A EP0112096B1 (en) | 1982-12-03 | 1983-12-01 | Gate circuit for gate turn-off thyristor |
| US06/557,542 US4568837A (en) | 1982-12-03 | 1983-12-02 | Gate circuit for gate turn-off thyristor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57211318A JPS59103564A (ja) | 1982-12-03 | 1982-12-03 | Ｇｔｏのオフゲート回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59103564A JPS59103564A (ja) | 1984-06-15 |
| JPH0254023B2 true JPH0254023B2 (ja) | 1990-11-20 |
Family
ID=16603959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57211318A Granted JPS59103564A (ja) | 1982-12-03 | 1982-12-03 | Ｇｔｏのオフゲート回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4568837A (ja) |
| EP (1) | EP0112096B1 (ja) |
| JP (1) | JPS59103564A (ja) |
| DE (1) | DE3378512D1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2910859B2 (ja) * | 1989-09-29 | 1999-06-23 | 株式会社東芝 | 半導体素子の駆動回路 |
| DE4136181A1 (de) * | 1991-11-02 | 1993-05-06 | Asea Brown Boveri Ag, Baden, Aargau, Ch | Gto-thyristorschaltung |
| US20080054986A1 (en) * | 2006-04-17 | 2008-03-06 | Berkebile Lee E | Resonant-Current-Source Gate Drive for Simultaneous Operation of Thyristors Using Alternating-Current in the Resonant Circuit |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56110476A (en) * | 1980-02-06 | 1981-09-01 | Hitachi Ltd | Turn off circuit for gate turn off thyristor |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1313859A (fr) * | 1961-11-14 | 1963-01-04 | Labo Cent Telecommunicat | Interrupteur électronique |
| GB1189804A (en) * | 1968-01-31 | 1970-04-29 | Skoda Np | Improvements in or relating to Pulse Shaping Amplifying Devices. |
| US3681677A (en) * | 1970-07-08 | 1972-08-01 | Ckd Praha | Arrangement for starting of thyristors,including the adjustment of the leading edge of the control pulse on the primary end of an impulse treatment |
| DE2348893A1 (de) * | 1973-09-28 | 1975-04-10 | Siemens Ag | Impulsverstaerker, insbesondere zuendimpuls-uebertragerschaltung fuer einen thyristor hoher leistung |
| JPS56136023A (en) * | 1980-03-27 | 1981-10-23 | Toshiba Corp | Pulse amplifying circuit |
-
1982
- 1982-12-03 JP JP57211318A patent/JPS59103564A/ja active Granted
-
1983
- 1983-12-01 EP EP83307318A patent/EP0112096B1/en not_active Expired
- 1983-12-01 DE DE8383307318T patent/DE3378512D1/de not_active Expired
- 1983-12-02 US US06/557,542 patent/US4568837A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56110476A (en) * | 1980-02-06 | 1981-09-01 | Hitachi Ltd | Turn off circuit for gate turn off thyristor |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3378512D1 (en) | 1988-12-22 |
| EP0112096A2 (en) | 1984-06-27 |
| EP0112096B1 (en) | 1988-11-17 |
| EP0112096A3 (en) | 1986-03-05 |
| US4568837A (en) | 1986-02-04 |
| JPS59103564A (ja) | 1984-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5734563A (en) | Synchronous rectification type converter | |
| US4365171A (en) | Low loss snubber circuit | |
| US4203047A (en) | Gate circuit of gate turn-off thyristor | |
| US5063488A (en) | Switching power source means | |
| US5457379A (en) | High efficiency switch mode regulator | |
| US6477064B1 (en) | High efficiency DC-DC power converter with turn-off snubber | |
| US4107551A (en) | Thyristor turn-off system | |
| EP0244907B1 (en) | Switched voltage converter | |
| JPH0254023B2 (ja) | ||
| JPH01268451A (ja) | 半導体素子の過電圧抑制回路 | |
| JP3199610B2 (ja) | スナバ回路及びそれを用いた電力変換装置 | |
| JP3321203B2 (ja) | 絶縁型スイッチング回路、シールド機能を持つ絶縁型スイッチング回路および絶縁型スイッチング回路 | |
| JP2744736B2 (ja) | 高電圧スイッチ | |
| US11742849B2 (en) | Rapid turn-off circuit in static transfer switch | |
| JPH02155470A (ja) | スイッチング回路 | |
| SU1001356A1 (ru) | Устройство дл управлени тиристорами | |
| SU1737683A1 (ru) | Преобразователь посто нного напр жени | |
| SU1201983A1 (ru) | Преобразователь посто нного напр жени | |
| JP2636330B2 (ja) | スナバ回路 | |
| SU1182615A1 (ru) | Транзисторный инвертор тока | |
| SU1162031A1 (ru) | Высоковольтный переключатель | |
| JPH0318374B2 (ja) | ||
| JPS5910166A (ja) | ３倍電圧昇圧回路 | |
| SU1615854A1 (ru) | Транзисторный инвертор | |
| JPS6348155A (ja) | ゲ−トタ−ンオフサイリスタのオフゲ−ト回路 |