JPS6033736Y2 - ゲ−トタ−ンオフサイリスタのオフゲ−ト回路 - Google Patents

Description

【考案の詳細な説明】 ａ 技術分野の説明 本考案はゲートターンオフサイリスタ（以下ＧＴＯとい
う）のオフゲート回路に関する。

ｂ 従来技術の説明 ＧＴＯは第１図ａ、ｂに示すように、サイリスタと同様
アソードＡ−カソードに一ゲートＧの３端子からなり、
通常入手できるＧＴＯはＰベースｐｂにゲート端子Ｇが
設けられており、アソードＡに正の電圧が印加されてい
る状態でＧ、 Ｋ間に正のパルスを加えると、Ａ、 Ｋ
の向きにアノード電流が流れ、Ｇ、 Ｋ間に負のパルス
を加えるとアノード電流が零に転する。

ＧＴＯを使用する際にはオフゲート回路をいかに構成す
るかが極めて重要である。

このオフゲート回路はサイリスタ回路における転流回路
に相当するもので、装置の機能上、信頼性上に及ぼす影
響が大きい。

従来、ＧＴＯは大容量のものが得られなかったのでオフ
ゲート回路も簡単なものでよかったが、２００Ａ〜６０
０Ａ級の大電力ＧＴＯが出現するにおよび、オフゲート
回路も低圧で１００Ａ〜２００Ａ級でしかも電流の立上
り（以下ｄｉ／ｄｔ）が数１０Ａ／μＳ流すことのでき
るものが必要になり、従来の回路では実現が困難となっ
てきている。

第２図は、ＧＴＯのターンオフ過程を示したものである
が、ａ図はアノード電流ＩＡ、ｂ図はＧ、 Ｋ間電圧Ｖ
ｃそしてＣ図はゲート逆電流Ｉｃである。

ｔ＝ｔｏの時点で負のゲート電流Ｉｃが流れるとｊ＝ｔ
１の時点でカソード電流は零になり、Ａ、 Ｋ間のイン
ピーダンスが増大する。

このためアノード電流ＩＡも減少し始める。

この時点でＰベースｐｂのキャリアは零となり、Ｇ、に
間のＮＥ、 Ｐ礒合の絶縁は回復する。

引き続きＮｂのキャリアがゲート逆電流■。

として排出して完全にブロック状態に戻る。

ここで、ＧＴＯのオフゲート電源としての具備条件をあ
げると次の通りである。

（１）ゲート電流Ｉｃの波高値Ｉｃｐが所定値以上だせ
るものであること。

ターンオフ可能なアノード電流Ｉへとそのときのゲート
電流Ｉｃとの比ＩＡ／■ｃをターンオフゲインＧという
が、代表的な例としてはＧ＝３〜５である。

したがってＩＡ ＝ ６００ＡとすればＧ＝３としたと
きＩ ｃｐ ”２００Ａは必要である。

（２） ｄＩｃ／ｄｔが高いこと。

この電流勾配が低いとターンオフタイムが延びて遂には
ターンオフできなくなる。

通常数１０Ａ／μｓの立上りが要求される。

（３） ＰｂとＮｂの蓄積電荷Ｑｓｔｇを吸収し得る
ものであること。

即ち、オフゲート電源の供給し得る電荷量ＱｓがＱｓ
＞Ｑｓｔｇを満足しなければならない。

次に、従来の回路例ではいかなる点が問題となるかを説
明する。

従来から使用されている代表的なオフゲート回路として
は、第３図ａのコンデンサ放電式と同図すのパルストラ
ンス式とがある。

ａ図のものは予かしめコンデンサ２１を図示しない充電
回路で図示極性に充電しておきＧＴＯｌをターンオフす
べき時点でスイッチ２２を閉じてＧＴＯｌのＧ、 Ｋ間
に逆電流１ｃを流すようにしたものである。

通常ＧＴＯ１のゲート、カソード端子とオフゲート電源
との閉回路は、どのように配線を短かくしても最低１〜
２μＨのインダクタンスが存在するから、もしｄＩｃ
／ｄｔ＝ ３０Ａ／μＳとすると、コンデンサ電圧Ｖ。

は３０〜６０Ｖに充電すればゲート条件１は満足する。

また閉回路の抵抗分を低くすればゲート条件２も満足す
る。

さらにゲート条件３に対してはＱＳｔｇ／ Ｖｃで定ま
る容量以上のコンデンサを選定すればよいことになる。

この値は数１０〜１００ＩＬＦのオーダになる。

こうして得られたオフゲート回路は以下述べるような実
際上非常に大きな問題がある。

その１つは、コンデンサの充電装置である。

ＧＴＯを各種の装置に適用する場合に、なんらかの異常
ですぐにオフしたいときとか高周波で使用するときのた
めには、できるだけ短時間（１００μｓのオーダ）でこ
のコンデンサを充電することが望ましいが、充電時間に
反比例して電流が増し充電回路のコストアップが著しい
。

他の１つは、ＧＴＯのＧｙ Ｋ間電圧ＶＯＲの保護装置
に関するものである。

第２図すでｔ＝ｈの時点でＧ、 Ｋ間が回復するとその
ときのコンデンサ電圧と回路インピーダンスで決まる電
圧がＧ、 Ｋ間にＶＯＲとして生じる。

コンデンサ電圧が高い程ＶＯＲは高くなる。

しかしＧＴＯのＮＥ、Ｐ礒合のブレークダウン電圧は１
５Ｖ前後であり、これを越えるとこの接合部が壊れてし
まうので、なんらかの保護装置が必要である。

この保護装置が第３図のダイオード１１とツェナーダイ
オード１２である。

これによりＶ。Ｒをツェナー電圧に制限することができ
る。

尚、ダイオード１１は図示しないオンゲート電源からの
流れ込みをおさえるために挿入されている。

しかし、オフゲート電源が供給すべきターンオフ電力は
ターンオフ可能な最大アノード電流に対応して決めるの
で、ＧＴＯのアノード電流が極めて低い値のときはオフ
ゲート電源の供給電力の極く一部がターンオフに使用さ
れ、残りの大部分はツェナーダイオード１２などの保護
要素に消費される。

ＧＴＯが大変化するにつれオフゲート電力は高いものが
必要で、例えば１００Ｗオークの電力が必要である。

この１００Ｗオーダの電力のすべてツェナーダイオード
で消費させることが如何に困難であるかは、市販の最大
定格のツェナーダイオードを約１！ｌａも並列にしなけ
ればならないことからも容易に理解できる。

つぎに第３図すのパルストランス方式ではターンオフ時
、スイッチ３２と３３を閉じると図示しない直流電源で
パルストランス３１が励磁され、ＧＴＯｌのＧ、 Ｋ間
に逆電流ＩＣが流れる。

この方式ではスイッチ３２と３３の投入に対する制約が
少ないので高周波用に適しているが、パルストランス３
１は漏洩インダクタンスが伴なうのでｄＩｃ／ｄｔがａ
図回路に比し相当低く（例えばａ図回路の１ｈ程度）、
それだけ電源電圧をあげないとゲート条件１を満足しな
い。

その場合、Ｇ、 Ｋ間電圧ＶＣＲの保護装置をさらに大
容量化しなければならないことになる。

以上要約すると、従来のオフゲート電源はゲート条件１
，２．３すべてを満足させようとするとＧ、 Ｋ間の保
護装置が非常に大きくなり、性能コスト、部品配置のあ
らゆる点で実用性に乏しいものである。

Ｃ考案の目的 本考案は以上の欠点を解決するためになされたものであ
り、ｄ娼／ｄｔが高く且つ保護要素を省略し大電力用に
適したＧＴＯのオフゲート回路を提供することを目的と
する。

ｄ 考案の概要 上記目的を遠戚するために本考案では、２次側にＧＴＯ
のカソードとゲートが接続されたパルストランスの１次
側に、立上りの急峻なパルス状電圧に引続き該パルス状
電圧のピーク値より低い電圧の平担状電圧を発生させる
回路を具備し、上記平坦状電圧の値をＥとする時、上記
パルストランスの２次側に発生する電圧が上記ＧＴＯの
カソード、ゲート間のブレークダウン電圧以下の所定の
電圧となるように、上記パルストランスの１次側と２次
側の巻数比を選定するようにしたものである。

ｅ 考案の構成 以下、第４図を参照して本考案の一実施例を説明する。

この第４図はＧＴＯとそのオフゲート回路のみを示して
おり、この他にオンゲート回路もオンオフ動作上必要で
あるが、本考案の説明には特に必要がないので省略する
。

図で１はＧＴＯである。

＋Ｅ１と＋Ｅ２は直流電源でＥ□〉十Ｅ２に選んである
。

４１はリアクトルで、コンデンサ３４はこのりアクドル
４１の作用により略Ｅ ｃ ｏ ＝ ２Ｅ ｔに充電さ
れる。

４０と４２はダイオードで、コンデンサ３４の電荷が電
源Ｅ１またはＣ２側に放電するのを阻止するために挿入
されている。

尚、３２はトランジスタ、３３と３７は図示極性に接続
されたダイオード、３５はサイリスタ、３６と４３は抵
抗を示しており、その他第３図と同一部分には同一符号
を付して示している。

ｆ 考案の作用 つぎに、その動作を説明する。

いまＧＴＯｌをオフするときは第５図に示すようにトラ
ンジスタ３２０ベースとエミッタ間に正の電圧Ｅ、を加
える。

するとこのトランジスタ３２がオンしパルストランス３
１の１次巻線３１１にはコンデンサ３４の充電電圧Ｅ。

０が加わり、２次巻線３１゜には・を付した側の端子に
正の電圧Ｅ。

。／ｎが発生する。

ここで、ｎは１次巻線数７２次巻線数、つまりパルスト
ランス３１の１次側と２次側の巻数比である。

この電圧がサイリスタ３５のゲート。カソード間に加わ
りサイリスタ３５はオンする。

これによって、パルストランス３１の２次Ｎ流Ｉ。

がＧＴＯｌのカソードからゲート側に流れＧＴＯｌをオ
フする。

パルストランス３１の１次側電流を１１としたとき、２
次電流Ｉｃの大きさは略ｎｉ工である。

パルストランス３１の１次側３１□から負荷側を見た等
価回路は、ＧＴＯｌのカソードに電流が流れているとき
は励磁インダクタンスと抵抗は無視でき、漏洩インダク
タンスと配線のインダクタンスで表わされる。

これをｒ１２１（１次側３１□から見たインダクタンス
）とすると、最初１１はコンデンサ３４の容量Ｃとイン
ダクタンスｒ１２でとの振動電流となる。

Ｅ、の電圧が電源Ｅ２の値に達するとダイオード４２が
導通し、容量Ｃとインダクタンスｒｒ”／および抵抗４
３の並列回路が形成されるが、コンデンサ３４の充電電
圧Ｅ。

０は直流電源Ｅ２の数倍の大きさであり、電流Ｉｃの最
大値Ｉｃｐは略ＥＣｏ ５で表わされる値に達する。

ＧＴＯ１のＮＥ、Ｐｂ接合の絶縁が第５図の時刻ｔ□で
回復すると、ＧＴＯｌのゲート、カソード間電圧ＶＣＫ
は負に転する。

その後アノード電流ＩＡは、ＧＴＯｌのゲートＧ−サイ
リスタ３５−パルストランス３１の２次巻線３１□を通
して流れＮｂのキャリアが排出し終ると零になる。

時刻ｔ２でトランジスタ３２の電圧Ｅｂが零になりオフ
すると、時刻ち〜ｔ２の間にリアクトル４１に蓄積され
たエネルギーがコンデンサ３４に移りＥ、の電源電圧以
上に充電される。

第４図の回路は以上のように動作するが、本考案の構成
上特に重要な点はコンデンサ３４の容量Ｃ１パルストラ
ンス３１の巻数比ｎ 、コンデンサ３４の充電電圧Ｅｃ
ｏ及び直流電源Ｅ２の選定にある。

（ａ） ゲート条件２より所定のｄＩｏ／ｄｔを得る
ためＥｃ。

に、、−）ｄＩｃ／ｄｉであること。

（ｂ） ゲート条件１よりｋＥｏＯ５＝ Ｉ ＣＰＭ
ｏ−−で、ｋはパルストランス３１の信号伝達率その他
の変動範囲を見込んだ余裕であり、ｋ＝１．１〜１．３
程度、またＩ ｃｐＭはターンオフ可能なアノード電流
ＩＡをターンオフゲインＧで除した値である。

（Ｃ） さらに、ＧＴＯｌが回復後Ｇ、 Ｋ間に加わ
る電圧がＧＴＯｌのＧ、 Ｋ間のブレークダウン電圧Ｖ
。

ＢＤを越えると破壊するので、それを抑制する意味でＥ
２／ ｎ ＜ ｌ ＶＣＢＤ ｌとする。

（ａ）より所要のｄＩｃ／ｄｔと漏洩インダクタンスｎ
ｌからコンデンサ３４の充電電圧Ｅｃｏを算出する。

（ｂ）よりＩｃｐＭｔ ｋｖ Ｅｃｏ、ｌを与えてコ
ンデンサ容量Ｃを求める。

（Ｃ）よりＶＣＢＤ９ ｎを与えて直流電源電圧Ｅ２を
得る。

さらに直流電源電圧Ｅ１はリアクトル４１のインダクタ
ンス、トランジスタ３２のオン期間からりアクドル４１
に貯えられるエネルギーを求め、それがコンデンサ３４
に貯えられるエネルギーに等しいとおけば求められる。

リアクトル４１の代わりに抵抗を使用するときは、Ｅ１
＝Ｅｏｏとなるように選ぶ。

上記実施例で、サイリスタ３５は図示しないオン回路か
らのオンゲート電流の回り込みを防ぐために挿入したも
のであり、これは他のスイッチング素子を用いてもよく
、また第６図のようにダイオード３５′を直列に入れて
もよい。

またトランジスタ３２の代わりに他の開閉可能なスイッ
チング素子例えばＧＴＯを用いてもよい。

ｇ 他の実施例 尚、パルストランスに印加するハイヤゲート信号を得る
回路として第４図の実施例を用いて説明したが、本考案
はこれに限定するものではなく、例えば急峻なパルスを
発生する回路と、平担なパルスを発生する回路の出力を
合皮して得るようにしても同様に実施出来るものである
。

ｈ 考案の効果 以上記載したように本考案によれば、２次側にＧＴＯの
カソードとゲートが接続されたパルストランスの１次側
に、立上りの急峻なパルス状電圧に引続き該パルス状電
圧のピーク値より低い電圧の平担状電圧を発生させる回
路を具備し、上記平担状電圧の値をＥとする時、上記パ
ルストランスの２次側に発生する電圧が上記ＧＴＯのカ
ソード、ゲート間のブレークダウン電圧以下の所定の電
圧となるように、上記パルストランスの１次側と２次側
の巻数比を選定するようにしたので、ＧＴＯのターンオ
フに必要な充分な電流の立ち上りとピーク値及び絶縁回
復後のゲート、カソード間の過電圧保護回路を省略し経
済的にもすぐれたＧＴＯのオフゲート回路を提供するこ
とができる。

【図面の簡単な説明】

第１図ａ、 ｂはＧＴＯの記号と内部モデル図、第２図
ａ、ｂ、ｃはＧＴＯのターンオフ時の波形図、第３図ａ
、 ｂはコンデンサ放電式及びパルストランス式のそれ
ぞれ従来のＧＴＯのオフゲート電源の回路図、第４図は
本考案の一実施例の回路図、第５図は同実施例の動作を
示す波形図、第６図は他実施例を示す要部回路図である
。 １・・・・・−ＧＴＯｌＥｌ、Ｅ２・・・・・・直流電
源、３１・・・・・・パルストランス、３２・・・・・
・トランジスタ、３４・・・・・・コンデンサ、３５・
・・・・・サイリスタ、３３．３５’、３７，４０．４
２・・・・・・ダイオード、４１・・・・・・リアクト
ル、３６，４３・・・・・・抵抗。

Claims (1)

【実用新案登録請求の範囲】
1. パルストランスの２次側にゲートターンオフサイリスタ
   のカソードとゲートが接続され、前記パルストランスの
   １次側に立上りの急峻なパルス状電圧のピーク値より低
   い電圧の平担状電圧を発生させる回路を具備−前記平担
   状電圧の値をＥとする時、前記パルストランスの２次側
   に発生する電圧が前記ゲートターンオフサイリスタのカ
   ソード、ゲート間のブレークダウン電圧以下の所定の電
   圧となるように前記パルストランスの１次側と２次側の
   巻数比を選定したことを特徴とするゲートターンオフサ
   イリスタのオフゲート回路。