JPS6033736Y2 - ゲ−トタ−ンオフサイリスタのオフゲ−ト回路 - Google Patents

ゲ−トタ−ンオフサイリスタのオフゲ−ト回路

Info

Publication number
JPS6033736Y2
JPS6033736Y2 JP1981160626U JP16062681U JPS6033736Y2 JP S6033736 Y2 JPS6033736 Y2 JP S6033736Y2 JP 1981160626 U JP1981160626 U JP 1981160626U JP 16062681 U JP16062681 U JP 16062681U JP S6033736 Y2 JPS6033736 Y2 JP S6033736Y2
Authority
JP
Japan
Prior art keywords
gate
voltage
circuit
thyristor
pulse transformer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1981160626U
Other languages
English (en)
Other versions
JPS57175583U (ja
Inventor
長隆 関
Original Assignee
株式会社東芝
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社東芝 filed Critical 株式会社東芝
Priority to JP1981160626U priority Critical patent/JPS6033736Y2/ja
Publication of JPS57175583U publication Critical patent/JPS57175583U/ja
Application granted granted Critical
Publication of JPS6033736Y2 publication Critical patent/JPS6033736Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Power Conversion In General (AREA)

Description

【考案の詳細な説明】 a 技術分野の説明 本考案はゲートターンオフサイリスタ(以下GTOとい
う)のオフゲート回路に関する。
b 従来技術の説明 GTOは第1図a、bに示すように、サイリスタと同様
アソードA−カソードに一ゲートGの3端子からなり、
通常入手できるGTOはPベースpbにゲート端子Gが
設けられており、アソードAに正の電圧が印加されてい
る状態でG、 K間に正のパルスを加えると、A、 K
の向きにアノード電流が流れ、G、 K間に負のパルス
を加えるとアノード電流が零に転する。
GTOを使用する際にはオフゲート回路をいかに構成す
るかが極めて重要である。
このオフゲート回路はサイリスタ回路における転流回路
に相当するもので、装置の機能上、信頼性上に及ぼす影
響が大きい。
従来、GTOは大容量のものが得られなかったのでオフ
ゲート回路も簡単なものでよかったが、200A〜60
0A級の大電力GTOが出現するにおよび、オフゲート
回路も低圧で100A〜200A級でしかも電流の立上
り(以下di/dt)が数10A/μS流すことのでき
るものが必要になり、従来の回路では実現が困難となっ
てきている。
第2図は、GTOのターンオフ過程を示したものである
が、a図はアノード電流IA、b図はG、 K間電圧V
cそしてC図はゲート逆電流Icである。
t=toの時点で負のゲート電流Icが流れるとj=t
1の時点でカソード電流は零になり、A、 K間のイン
ピーダンスが増大する。
このためアノード電流IAも減少し始める。
この時点でPベースpbのキャリアは零となり、G、に
間のNE、 P礒合の絶縁は回復する。
引き続きNbのキャリアがゲート逆電流■。
として排出して完全にブロック状態に戻る。
ここで、GTOのオフゲート電源としての具備条件をあ
げると次の通りである。
(1)ゲート電流Icの波高値Icpが所定値以上だせ
るものであること。
ターンオフ可能なアノード電流Iへとそのときのゲート
電流Icとの比IA/■cをターンオフゲインGという
が、代表的な例としてはG=3〜5である。
したがってIA = 600AとすればG=3としたと
きI cp ”200Aは必要である。
(2) dIc/dtが高いこと。
この電流勾配が低いとターンオフタイムが延びて遂には
ターンオフできなくなる。
通常数10A/μsの立上りが要求される。
(3) PbとNbの蓄積電荷Qstgを吸収し得る
ものであること。
即ち、オフゲート電源の供給し得る電荷量QsがQs
>Qstgを満足しなければならない。
次に、従来の回路例ではいかなる点が問題となるかを説
明する。
従来から使用されている代表的なオフゲート回路として
は、第3図aのコンデンサ放電式と同図すのパルストラ
ンス式とがある。
a図のものは予かしめコンデンサ21を図示しない充電
回路で図示極性に充電しておきGTOlをターンオフす
べき時点でスイッチ22を閉じてGTOlのG、 K間
に逆電流1cを流すようにしたものである。
通常GTO1のゲート、カソード端子とオフゲート電源
との閉回路は、どのように配線を短かくしても最低1〜
2μHのインダクタンスが存在するから、もしdIc
/dt= 30A/μSとすると、コンデンサ電圧V。
は30〜60Vに充電すればゲート条件1は満足する。
また閉回路の抵抗分を低くすればゲート条件2も満足す
る。
さらにゲート条件3に対してはQStg/ Vcで定ま
る容量以上のコンデンサを選定すればよいことになる。
この値は数10〜100ILFのオーダになる。
こうして得られたオフゲート回路は以下述べるような実
際上非常に大きな問題がある。
その1つは、コンデンサの充電装置である。
GTOを各種の装置に適用する場合に、なんらかの異常
ですぐにオフしたいときとか高周波で使用するときのた
めには、できるだけ短時間(100μsのオーダ)でこ
のコンデンサを充電することが望ましいが、充電時間に
反比例して電流が増し充電回路のコストアップが著しい
他の1つは、GTOのGy K間電圧VORの保護装置
に関するものである。
第2図すでt=hの時点でG、 K間が回復するとその
ときのコンデンサ電圧と回路インピーダンスで決まる電
圧がG、 K間にVORとして生じる。
コンデンサ電圧が高い程VORは高くなる。
しかしGTOのNE、P礒合のブレークダウン電圧は1
5V前後であり、これを越えるとこの接合部が壊れてし
まうので、なんらかの保護装置が必要である。
この保護装置が第3図のダイオード11とツェナーダイ
オード12である。
これによりV。Rをツェナー電圧に制限することができ
る。
尚、ダイオード11は図示しないオンゲート電源からの
流れ込みをおさえるために挿入されている。
しかし、オフゲート電源が供給すべきターンオフ電力は
ターンオフ可能な最大アノード電流に対応して決めるの
で、GTOのアノード電流が極めて低い値のときはオフ
ゲート電源の供給電力の極く一部がターンオフに使用さ
れ、残りの大部分はツェナーダイオード12などの保護
要素に消費される。
GTOが大変化するにつれオフゲート電力は高いものが
必要で、例えば100Wオークの電力が必要である。
この100Wオーダの電力のすべてツェナーダイオード
で消費させることが如何に困難であるかは、市販の最大
定格のツェナーダイオードを約1!laも並列にしなけ
ればならないことからも容易に理解できる。
つぎに第3図すのパルストランス方式ではターンオフ時
、スイッチ32と33を閉じると図示しない直流電源で
パルストランス31が励磁され、GTOlのG、 K間
に逆電流ICが流れる。
この方式ではスイッチ32と33の投入に対する制約が
少ないので高周波用に適しているが、パルストランス3
1は漏洩インダクタンスが伴なうのでdIc/dtがa
図回路に比し相当低く(例えばa図回路の1h程度)、
それだけ電源電圧をあげないとゲート条件1を満足しな
い。
その場合、G、 K間電圧VCRの保護装置をさらに大
容量化しなければならないことになる。
以上要約すると、従来のオフゲート電源はゲート条件1
,2.3すべてを満足させようとするとG、 K間の保
護装置が非常に大きくなり、性能コスト、部品配置のあ
らゆる点で実用性に乏しいものである。
C考案の目的 本考案は以上の欠点を解決するためになされたものであ
り、d娼/dtが高く且つ保護要素を省略し大電力用に
適したGTOのオフゲート回路を提供することを目的と
する。
d 考案の概要 上記目的を遠戚するために本考案では、2次側にGTO
のカソードとゲートが接続されたパルストランスの1次
側に、立上りの急峻なパルス状電圧に引続き該パルス状
電圧のピーク値より低い電圧の平担状電圧を発生させる
回路を具備し、上記平坦状電圧の値をEとする時、上記
パルストランスの2次側に発生する電圧が上記GTOの
カソード、ゲート間のブレークダウン電圧以下の所定の
電圧となるように、上記パルストランスの1次側と2次
側の巻数比を選定するようにしたものである。
e 考案の構成 以下、第4図を参照して本考案の一実施例を説明する。
この第4図はGTOとそのオフゲート回路のみを示して
おり、この他にオンゲート回路もオンオフ動作上必要で
あるが、本考案の説明には特に必要がないので省略する
図で1はGTOである。
+E1と+E2は直流電源でE□〉十E2に選んである
41はリアクトルで、コンデンサ34はこのりアクドル
41の作用により略E c o = 2E tに充電さ
れる。
40と42はダイオードで、コンデンサ34の電荷が電
源E1またはC2側に放電するのを阻止するために挿入
されている。
尚、32はトランジスタ、33と37は図示極性に接続
されたダイオード、35はサイリスタ、36と43は抵
抗を示しており、その他第3図と同一部分には同一符号
を付して示している。
f 考案の作用 つぎに、その動作を説明する。
いまGTOlをオフするときは第5図に示すようにトラ
ンジスタ320ベースとエミッタ間に正の電圧E、を加
える。
するとこのトランジスタ32がオンしパルストランス3
1の1次巻線311にはコンデンサ34の充電電圧E。
0が加わり、2次巻線31゜には・を付した側の端子に
正の電圧E。
。/nが発生する。
ここで、nは1次巻線数72次巻線数、つまりパルスト
ランス31の1次側と2次側の巻数比である。
この電圧がサイリスタ35のゲート。カソード間に加わ
りサイリスタ35はオンする。
これによって、パルストランス31の2次N流I。
がGTOlのカソードからゲート側に流れGTOlをオ
フする。
パルストランス31の1次側電流を11としたとき、2
次電流Icの大きさは略ni工である。
パルストランス31の1次側31□から負荷側を見た等
価回路は、GTOlのカソードに電流が流れているとき
は励磁インダクタンスと抵抗は無視でき、漏洩インダク
タンスと配線のインダクタンスで表わされる。
これをr121(1次側31□から見たインダクタンス
)とすると、最初11はコンデンサ34の容量Cとイン
ダクタンスr12でとの振動電流となる。
E、の電圧が電源E2の値に達するとダイオード42が
導通し、容量Cとインダクタンスrr”/および抵抗4
3の並列回路が形成されるが、コンデンサ34の充電電
圧E。
0は直流電源E2の数倍の大きさであり、電流Icの最
大値Icpは略ECo 5で表わされる値に達する。
GTO1のNE、Pb接合の絶縁が第5図の時刻t□で
回復すると、GTOlのゲート、カソード間電圧VCK
は負に転する。
その後アノード電流IAは、GTOlのゲートG−サイ
リスタ35−パルストランス31の2次巻線31□を通
して流れNbのキャリアが排出し終ると零になる。
時刻t2でトランジスタ32の電圧Ebが零になりオフ
すると、時刻ち〜t2の間にリアクトル41に蓄積され
たエネルギーがコンデンサ34に移りE、の電源電圧以
上に充電される。
第4図の回路は以上のように動作するが、本考案の構成
上特に重要な点はコンデンサ34の容量C1パルストラ
ンス31の巻数比n 、コンデンサ34の充電電圧Ec
o及び直流電源E2の選定にある。
(a) ゲート条件2より所定のdIo/dtを得る
ためEc。
に、、−)dIc/diであること。
(b) ゲート条件1よりkEoO5= I CPM
o−−で、kはパルストランス31の信号伝達率その他
の変動範囲を見込んだ余裕であり、k=1.1〜1.3
程度、またI cpMはターンオフ可能なアノード電流
IAをターンオフゲインGで除した値である。
(C) さらに、GTOlが回復後G、 K間に加わ
る電圧がGTOlのG、 K間のブレークダウン電圧V
BDを越えると破壊するので、それを抑制する意味でE
2/ n < l VCBD lとする。
(a)より所要のdIc/dtと漏洩インダクタンスn
lからコンデンサ34の充電電圧Ecoを算出する。
(b)よりIcpMt kv Eco、lを与えてコ
ンデンサ容量Cを求める。
(C)よりVCBD9 nを与えて直流電源電圧E2を
得る。
さらに直流電源電圧E1はリアクトル41のインダクタ
ンス、トランジスタ32のオン期間からりアクドル41
に貯えられるエネルギーを求め、それがコンデンサ34
に貯えられるエネルギーに等しいとおけば求められる。
リアクトル41の代わりに抵抗を使用するときは、E1
=Eooとなるように選ぶ。
上記実施例で、サイリスタ35は図示しないオン回路か
らのオンゲート電流の回り込みを防ぐために挿入したも
のであり、これは他のスイッチング素子を用いてもよく
、また第6図のようにダイオード35′を直列に入れて
もよい。
またトランジスタ32の代わりに他の開閉可能なスイッ
チング素子例えばGTOを用いてもよい。
g 他の実施例 尚、パルストランスに印加するハイヤゲート信号を得る
回路として第4図の実施例を用いて説明したが、本考案
はこれに限定するものではなく、例えば急峻なパルスを
発生する回路と、平担なパルスを発生する回路の出力を
合皮して得るようにしても同様に実施出来るものである
h 考案の効果 以上記載したように本考案によれば、2次側にGTOの
カソードとゲートが接続されたパルストランスの1次側
に、立上りの急峻なパルス状電圧に引続き該パルス状電
圧のピーク値より低い電圧の平担状電圧を発生させる回
路を具備し、上記平担状電圧の値をEとする時、上記パ
ルストランスの2次側に発生する電圧が上記GTOのカ
ソード、ゲート間のブレークダウン電圧以下の所定の電
圧となるように、上記パルストランスの1次側と2次側
の巻数比を選定するようにしたので、GTOのターンオ
フに必要な充分な電流の立ち上りとピーク値及び絶縁回
復後のゲート、カソード間の過電圧保護回路を省略し経
済的にもすぐれたGTOのオフゲート回路を提供するこ
とができる。
【図面の簡単な説明】
第1図a、 bはGTOの記号と内部モデル図、第2図
a、b、cはGTOのターンオフ時の波形図、第3図a
、 bはコンデンサ放電式及びパルストランス式のそれ
ぞれ従来のGTOのオフゲート電源の回路図、第4図は
本考案の一実施例の回路図、第5図は同実施例の動作を
示す波形図、第6図は他実施例を示す要部回路図である
。 1・・・・・−GTOlEl、E2・・・・・・直流電
源、31・・・・・・パルストランス、32・・・・・
・トランジスタ、34・・・・・・コンデンサ、35・
・・・・・サイリスタ、33.35’、37,40.4
2・・・・・・ダイオード、41・・・・・・リアクト
ル、36,43・・・・・・抵抗。

Claims (1)

    【実用新案登録請求の範囲】
  1. パルストランスの2次側にゲートターンオフサイリスタ
    のカソードとゲートが接続され、前記パルストランスの
    1次側に立上りの急峻なパルス状電圧のピーク値より低
    い電圧の平担状電圧を発生させる回路を具備−前記平担
    状電圧の値をEとする時、前記パルストランスの2次側
    に発生する電圧が前記ゲートターンオフサイリスタのカ
    ソード、ゲート間のブレークダウン電圧以下の所定の電
    圧となるように前記パルストランスの1次側と2次側の
    巻数比を選定したことを特徴とするゲートターンオフサ
    イリスタのオフゲート回路。
JP1981160626U 1981-10-28 1981-10-28 ゲ−トタ−ンオフサイリスタのオフゲ−ト回路 Expired JPS6033736Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1981160626U JPS6033736Y2 (ja) 1981-10-28 1981-10-28 ゲ−トタ−ンオフサイリスタのオフゲ−ト回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1981160626U JPS6033736Y2 (ja) 1981-10-28 1981-10-28 ゲ−トタ−ンオフサイリスタのオフゲ−ト回路

Publications (2)

Publication Number Publication Date
JPS57175583U JPS57175583U (ja) 1982-11-06
JPS6033736Y2 true JPS6033736Y2 (ja) 1985-10-07

Family

ID=29953018

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1981160626U Expired JPS6033736Y2 (ja) 1981-10-28 1981-10-28 ゲ−トタ−ンオフサイリスタのオフゲ−ト回路

Country Status (1)

Country Link
JP (1) JPS6033736Y2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4873057A (ja) * 1971-12-28 1973-10-02

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4873057A (ja) * 1971-12-28 1973-10-02

Also Published As

Publication number Publication date
JPS57175583U (ja) 1982-11-06

Similar Documents

Publication Publication Date Title
KR100572163B1 (ko) 고전압 펄스 발생 회로
US4203047A (en) Gate circuit of gate turn-off thyristor
US5943225A (en) Circuit for removing a peak reverse voltage generated from a power supply source
DE3007597A1 (de) Schutzbeschaltung fuer halbleiterschalter
US4464585A (en) Gate circuit of gate turn-off thyristor
CA1059212A (en) Drive circuit for power switching devices
US4187458A (en) Constant power regenerative magnetic switching regulator
KR100433356B1 (ko) 전기집진용펄스전원장치및그보호방법
JPS6033736Y2 (ja) ゲ−トタ−ンオフサイリスタのオフゲ−ト回路
US7489052B2 (en) High voltage pulse generating circuit
US4404476A (en) Pulse shaping and amplifying circuit
JPS607467B2 (ja) 周波数変換装置
US6650518B2 (en) Load protection system in a power modulator
Knöll High-current transistor choppers
SU520631A1 (ru) Устройство дл форсировки активноиндуктивной нагрузки
SU484627A1 (ru) Релаксационный генератор двухступенчатых импульсов
JP2624076B2 (ja) 放電加工電源
EP0112096A2 (en) Gate circuit for gate turn-off thyristor
JPS591062B2 (ja) ゲ−トタ−ンオフサイリスタのゲ−ト制御回路
SU902190A1 (ru) Устройство дл управлени индуктивной нагрузкой
SU1758797A1 (ru) Однотактный преобразователь посто нного напр жени
JP2636330B2 (ja) スナバ回路
JPH0226265A (ja) スイッチング電源装置
JP2693566B2 (ja) パルス発生装置
SU1001356A1 (ru) Устройство дл управлени тиристорами