JP2624076B2

JP2624076B2 - 放電加工電源

Info

Publication number: JP2624076B2
Application number: JP4049621A
Authority: JP
Inventors: 敏之貝谷; 敏治足立
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1991-05-21
Filing date: 1992-03-06
Publication date: 1997-06-25
Anticipated expiration: 2012-06-25
Also published as: JPH0569229A; EP0776724B1; EP0776724A2; EP0776724A3

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は放電加工装置の電源に
係り、特にスイッチング素子の破壊を防止する放電加工
電源に関するものである。

【０００２】

【従来の技術】図１５は従来の放電加工電源を示す回路
図で、図において、１は直流電源回路であり、直流電源
２、コンデンサ３を有している。コンデンサ３は応答性
の高いコンデンサが使用され、且つ直流電源回路１はイ
ンダクタンスの小さい回路であることが望ましい。４は
放電加工用電極、５は被加工物、６，７はスイッチング
素子としてのＭＯＳＦＥＴで、このＭＯＳＦＥＴ６，７
は寄生ダイオードを含む。この直流電源回路１にＭＯＳ
ＦＥＴ６と整流素子８が直列に接続された第１の直列回
路が接続されると共に、直流電源回路１に第１の直列回
路とは接続順序が逆にＭＯＳＦＥＴ７と整流素子９が直
列に接続された第２の直列回路が接続されている。その
第１の直列回路を構成するＭＯＳＦＥＴ６と整流素子８
の接続点と、第２の直列回路を構成するＭＯＳＦＥＴ７
と整流素子９の接続点との間に放電加工用電極４と被加
工物５とが直列に接続されている。そして、直流電源
２、ＭＯＳＦＥＴ６、被加工物５、放電加工用電極４及
びＭＯＳＦＥＴ７の閉ループで放電回路が構成され、コ
ンデンサ３、整流素子８、被加工物５、放電加工用電極
４及び整流素子９の閉ループで帰還回路が構成されてい
る。なお、１０，１１は回路中の配線インダクタンスを
表わしている。

【０００３】次に、この従来装置の動作を、図１６のタ
イミングチャートを参照しながら説明する。なお、図１
６の（ａ）はＭＯＳＦＥＴ６，７のゲートに印加される
繰り返しパルスで、このパルスが印加されることにより
ＭＯＳＦＥＴ６，７は同期してオン、オフを繰り返す。
（ｂ）はＭＯＳＦＥＴ６，７に流れる電流Ｉds、（ｃ）
は整流素子８，９に流れる電流Ｉak、（ｄ）は図１５の
Ｘ点からＹ点に流れる電流、つまり配線インダクタンス
１０，１１及び放電加工用電極４と被加工物５間のギャ
ップに流れる電流ＩG 、（ｅ）は図１５の点Ｘ，Ｙ間の
電圧Ｖxy、（ｆ）は放電加工用電極４と被加工物５間の
ギャップに印加される電圧ＶG を示す。

【０００４】ここで、今、ＭＯＳＦＥＴ６，７のゲート
に図１６の（ａ）に示すようなパルスが入力され、ＭＯ
ＳＦＥＴ６，７が同時にオンすると、放電加工用電極４
と被加工物５間のギャップには電圧ＶG が印加され、放
電を開始して、ギャップにはギャップ電流ＩG が流れ
る。すなわち、電流は電源端子Ａから放電回路を構成す
るＭＯＳＦＥＴ６、被加工物５、放電加工用電極４、Ｍ
ＯＳＦＥＴ７、電源端子Ｂへと流れる。この電流は直流
電源回路１の端子間電圧をＶo とし、配線インダクタン
ス１０，１１のインダクタンスをそれぞれＬ１，Ｌ２と
すると、ｄｉ／ｄｔ＝（Ｖo −Ｖg ）／（Ｌ１＋Ｌ２）なる関係で直線的に図１６の（ｂ）及び（ｄ）に示すよ
うに増加していく。しかし、ＭＯＳＦＥＴ６，７がオフ
になると、配線インダクタンス１０，１１に蓄えられて
いた電流が帰還回路を通って流れる。すなわち、電源端
子Ｂ、整流素子８、被加工物５、放電加工用電極４、整
流素子９、電源端子Ａを流れ、直流電源回路１のコンデ
ンサ３に還元する。このとき、電流の流れの方向と直流
電源回路１の極性が逆であるため、その電流は、ｄｉ／ｄｔ＝（−Ｖo −Ｖg ）／（Ｌ１＋Ｌ２）にしたがって直線的に減少する（図１６の（ｃ），
（ｄ）を参照）。この電流の減少は整流素子８，９の逆
回復特性により、零アンペア以下になってもある時間だ
け続き、その後整流素子８，９によって決まる大きな傾
きで零アンペアに戻り整流素子８，９はオフする。その
とき、図１５の点Ｘ，Ｙ間の電圧Ｖxyは、図１６の
（ｅ）に示すように、整流素子８，９によって決まる大
きな傾きｄｉD ／ｄｔのため、Ｖxy＝（Ｌ１＋Ｌ２）＊ｄｉD ／ｄｔ＋Ｖg によって決定される過大な電圧となる。

【０００５】そこで、例えば、直流電源回路１の出力電
圧Ｖo を２２０Ｖ、ギャップ電圧ＶG を２０Ｖ、配線イ
ンダクタンスを３μＨ、ＭＯＳＦＥＴ６，７のオンタイ
ムを１．５μｓとすると｛（２２０Ｖ−２０Ｖ）／３μＨ｝＊１．５μｓ＝１００Ａとなり、１００Ａの大きなピーク電流を流すことがで
き、このときの電流パルス幅は約３μｓとなる（図１６
の（ｄ）を参照）。しかし、整流素子８，９の逆回復時
間を９０ｎｓとし、そのうち最初の６０ｎｓは配線イン
ダクタンス１０，１１によって決まる傾きで電流は減少
し続け、残りの３０ｎｓで零アンペアに戻るとすると、
逆電流の最大瞬時値である逆回復電流Ｉrpは、Ｉrp＝｛（２２０Ｖ−２０Ｖ）／３μＨ｝＊６０ｎｓ＝４Ａとなり、逆回復電流Ｉrpが残りの３０ｎｓで零アンペア
に戻るときに配線インダクタンス１０，１１に生ずる電
圧Ｖlpは、Ｖlp＝３μＨ＊４Ａ／３０ｎｓ＝４００Ｖとなる。

【０００６】

【発明が解決しようとする課題】前記のような従来の放
電加工電源では、ＭＯＳＦＥＴ６，７がオフ状態となっ
て配線インダクタンス１０，１１に蓄えられていた電流
が減少するときに、配線インダクタンス１０，１１に生
ずる過大な電圧が、ＭＯＳＦＥＴ６，７を破壊に至らし
める場合がある。それは、整流素子の逆回復時間は同じ
型名のものでもばらつきがあり、例えば、整流素子８が
先にオフして整流素子９はまだ逆回復状態のままである
ような瞬間を生じた場合、図１５のＹ点電位は整流素子
９がオンであるため、電源端子Ａの電位とほぼ等しく、
図１５のＸ点の電位は整流素子８がオフであるため、Ｙ
点の電位に前記過大な電圧を加えたものとなる。その
際、ＭＯＳＦＥＴ６の寄生ダイオードを通って電流が流
れる。すなわち。整流素子９、放電加工用電極４、被加
工物５、ＭＯＳＦＥＴ６の寄生ダイオードといった具合
に還流する。前記寄生ダイオードは一般に電流容量が小
さいため、前記のような還流を一度もしくは何度も起こ
すとＭＯＳＦＥＴ６は破壊されてしまう可能性は非常に
高いといった問題点があった。

【０００７】この発明は前記問題点を解決するためにな
されたもので、整流素子逆回復現象、逆回復時間のばら
つきによりスイッチング素子が破壊されるのを防止でき
る放電加工電源を得ることを第１の目的とする。

【０００８】この発明は、前記第１の目的を達成するた
めに設ける逆回復時間の短い整流素子の破壊を防止でき
る放電加工電源を得ることを第２の目的とする。

【０００９】この発明は、整流素子の逆回復現象により
生じる電圧が、必要以上に上昇するのを制限し、整流素
子及びスイッチング素子が破壊されるのを防止できる放
電加工電源を得ることを第３の目的とする。

【００１０】この発明は、スイッチング素子の逆方向イ
ンピーダンスが、前記第３の目的を達成するために設け
る電圧上昇を制限する整流素子のインピーダンスより小
さい場合、スイッチング素子に逆方向電流が流れて破壊
するのを防止できる放電加工電源を得ることを第４の目
的とする。

【００１１】

【課題を解決するための手段】この発明に係る放電加工
電源は、帰還回路を構成する整流素子より逆回復時間の
短い整流素子を放電加工用電極及び被加工物と直列に、
且つスイッチング素子のオン時に直流電源回路からの電
流が流れる方向に設けるようにしたものである。

【００１２】この発明に係るもう一つの放電加工電源
は、可飽和リアクトルを放電加工用電極及び被加工物と
直列に設けるようにしたものである。

【００１３】この発明に係る更にもう一つの放電加工電
源は、帰還回路を構成する整流素子より逆回復時間の短
い整流素子を放電加工用電極及び被加工物と直列にスイ
ッチング素子のオン時に直流電源回路からの電流が流れ
る方向に設け、その逆回復時間の短い整流素子と直列に
可飽和リアクトルを設けるようにしたものである。

【００１４】この発明に係る更にもう一つの放電加工電
源は、帰還回路を構成する整流素子より逆回復時間の短
い整流素子に対し、逆電流が流れるのを阻止する方向に
他の整流素子を設けたものである。

【００１５】この発明に係る更にもう一つの放電加工電
源は、帰還回路を構成する整流素子より逆回復時間の短
い整流素子に対し、逆電流が流れるのを阻止する方向に
整流素子を設けるとともに、スイッチング素子と直列に
他の整流素子を設けたものである。

【００１６】この発明に係る更にもう一つの放電加工電
源は、直流電源回路と、この直流電源回路の正極と負極
との間に接続され、且つスイッチング素子と整流素子と
からなる第１の直列回路と、前記直流電源回路の正極と
負極との間に接続され、且つ前記第１の直列回路とはス
イッチング素子と整流素子の接続順序が逆構成の第２の
直列回路と、前記第１の直列回路を構成する整流素子と
被加工物間および前記第２の直列回路を構成する整流素
子と電極間のそれぞれに設けられた前記整流素子より逆
回復時間の短い第１および第２の整流素子と、前記逆回
復時間の短い第１の整流素子のカソードと前記直流電源
回路の正極へ電流が流れる方向に設けた第１の整流素子
とインピーダンスの直列回路と、前記直流電源回路の負
極から前記逆回復時間の短い第２の整流素子のアノード
へ電流が流れる方向に設けた第２の整流素子とインピー
ダンスの直列回路と、前記第１の整流素子とインピーダ
ンスの直列回路を構成する整流素子のカソードと前記第
２の整流素子とインピーダンスの直列回路を構成する整
流素子のアノード間にコンデンサを設けたものである。

【００１７】この発明に係る更にもう一つの放電加工電
源は、直流電源回路と、この直流電源回路の正極と負極
との間に接続され、且つスイッチング素子と整流素子と
からなる第１の直列回路と、前記直流電源回路の正極と
負極との間に接続され、且つ前記第１の直列回路とはス
イッチング素子と整流素子の接続順序が逆構成の第２の
直列回路と、前記第１の直列回路を構成する整流素子と
被加工物間および前記第２の直列回路を構成する整流素
子と電極間のそれぞれに設けられた前記整流素子より逆
回復時間の短い第１および第２の整流素子と、前記逆回
復時間の短い第１の整流素子のカソードと前記直流電源
回路の正極へ電流が流れる方向に設けた第１の整流素子
とインピーダンスの直列回路と、前記直流電源回路の負
極から前記逆回復時間の短い第２の整流素子のアノード
へ電流が流れる方向に設けた第２の整流素子とインピー
ダンスの直列回路と、前記第１の整流素子とインピーダ
ンスの直列回路を構成する整流素子のカソードと前記第
２の整流素子とインピーダンスの直列回路を構成する整
流素子のアノード間にコンデンサを設けるとともに、放
電加工用電極及び被加工物と直列に可飽和リアクトルを
設けたものである。

【００１８】

【作用】この発明においては、放電加工用電極及び被加
工物と直列に帰還回路を構成する整流素子より逆回復時
間の短い整流素子を設けたから、スイッチング素子がオ
フ状態となって配線インダクタンスに蓄えられていた電
流が帰還回路を流れ、その電流が減少するときに配線イ
ンダクタンスに生じる過大な電圧は帰還回路を構成する
整流素子よりも速くオフする逆回復時間の短い整流素子
に印加され、スイッチング素子に印加されないため、ス
イッチング素子の破壊が防止される。

【００１９】また、放電加工用電極及び被加工物と直列
に可飽和リアクトルを設けたから、スイッチング素子が
オフ状態となって配線インダクタンスに蓄えられていた
電流が帰還回路を流れ、その電流が減少するときに配線
インダクタンスに生じる過大な電圧は電流が小さいとき
に大きなインダクタンスとなる可飽和リアクトルに印加
され、スイッチング素子に印加されないため、スイッチ
ング素子の破壊が防止される。

【００２０】更に、放電加工用電極及び被加工物と直列
に帰還回路を構成する整流素子より逆回復時間の短い整
流素子を設け、その逆回復時間の短い整流素子と直列に
可飽和リアクトルを設けたから、スイッチング素子のオ
フ状態における配線インダクタンスに生じる過大な電圧
は帰還回路を構成する整流素子よりも速くオフする逆回
復時間の短い整流素子にブロックされ、その整流素子に
印加された過大な電圧は可飽和リアクトルに印加され、
スイッチング素子はもちろん逆回復時間の短い整流素子
の破壊も防止される。

【００２１】更に、整流素子に印加される電圧は、その
発生原因である配線インダクタンスのエネルギーが、新
たに設けた整流素子を通して電源に回生されるため、直
流電源回路の出力電圧以上に上昇することはなく、整流
素子の破壊を防げる。

【００２２】更に、スイッチング素子の逆方向のインピ
ーダンスが、新たに設けた整流素子のインピーダンスよ
り小さい場合でも、スイッチング素子と直列に設けた整
流素子によりスイッチング素子に過大な逆電流がながれ
るのを抑制し、スイッチング素子の破壊を防げる。

【００２３】更に、整流素子に印加される電圧の発生原
因となる配線インダクタンスのエネルギーが、新たに設
けたコンデンサに蓄えられ、整流素子に過大な電圧が印
加されることもなくなる。

【００２４】更に、スイッチング素子の逆方向のインピ
ーダンスが、新たに設けた整流素子のインピーダンスよ
り小さい場合でも、可飽和リアクトルによってスイッチ
ング素子に過大な逆電流が流れるのを抑制し、スイッチ
ング素子の破壊を防げる。

【００２５】更に、配線インダクタンスのエネルギーが
新たに設けたコンデンサに電流として流れていく際、可
飽和リアクトルにより電流ピークを抑える。

【００２６】

【実施例】

実施例１．図１はこの発明の第１実施例を示す回路図で
ある。図において、従来装置と同一の構成は同一符号を
付して重複した説明を省略する。１２は被加工物５およ
び放電加工用電極４と直列に接続された整流素子で、こ
の整流素子１２は整流素子８より逆回復時間の短いもの
で構成されている。

【００２７】次に、前記のように構成された放電加工電
源の動作を図２のタイミングチャートを参照しながら説
明する。なお、図２の（ａ）はＭＯＳＦＥＴ６，７のゲ
ートに印加される繰り返しパルスで、このパルスが印加
されることによりＭＯＳＦＥＴ６，７は同期してオン、
オフを繰り返す、（ｂ）はＭＯＳＦＥＴ６，７に流れる
電流Ｉds、（ｃ）は整流素子８，９に流れる電流Ｉak、
（ｄ）は図１のＸ点からＹ点に流れる電流、つまり配線
インダクタンス１０，１１及び放電加工用電極４と被加
工物５間のギャップに流れる電流ＩG 、（ｅ）は図１の
点Ｘ，Ｙ間の電圧Ｖxy、（ｆ）は放電加工用電極４と被
加工物５間のギャップに印加される電圧ＶG 、（ｇ）は
整流素子１２の両端に印加される電圧を示す。

【００２８】図２のタイミングチャートに示すように、
整流素子１２が逆回復状態になる前は従来例と全く同様
に動作する。ここで整流素子１２は、整流素子８より逆
回復時間が短いために、ＭＯＳＦＥＴ６，７がオフにな
り、配線インダクタンス１０，１１に蓄えられた電流が
帰還するとき、最初にオフするのは整流素子１２であ
る。その時、つまり、整流素子８，９はオンで、整流素
子１２がオフの時、図１のＸ点の電位は電源端子Ｂの電
位と等しく、Ｙ点の電位は電源端子Ａの電位と等しい。
ここで直流電源回路１の端子間の電圧をＶo とすると図
１のＸ点，Ｙ点間の電圧ＶxyはＶo に等しい。ここでは
配線インダクタンス１０，１１で生じた過大な電圧は、
整流素子１２の両端に印加され、ＭＯＳＦＥＴ６，７に
負担をかけることはない。

【００２９】そこで、例えば、直流電源回路１の出力電
圧Ｖo を２２０Ｖ、ギャツプ電圧ＶG を２０Ｖ、配線イ
ンダクタンスを３μＨ、ＭＯＳＦＥＴ６，７のオンタイ
ムを１．５μｓとし、整流素子１２の逆回復時間を４５
ｎｓとし、そのうち最初の３０ｎｓは配線インダクタン
スによって決まる傾きで電流は減少し続け、残りの１５
ｎｓで零アンペアに戻るとすると、従来装置と同様に、
逆電流の最大瞬時値である逆回復電流Ｉrpは、Ｉrp＝｛（２２０Ｖ−２０Ｖ）／３μＨ｝＊３０ｎｓ＝２Ａとなり、その逆回復電流Ｉrpが残りの１５ｎｓで零アン
ペアに戻るときに配線インダクタンス１０，１１に生ず
る電圧Ｖlpは、Ｖlp＝３μＨ＊２Ａ／１５ｎｓ＝４００Ｖとなる。ここで整流素子８，９はまだオンであるので、
図１のＸ点の電位は零ボルト、Ｙ点の電位は２２０ボル
トである。つまり、配線インダクタンス１０，１１に生
ずる電圧Ｖlpとギャップ電圧ＶG の差の３８０ボルト
は、整流素子１２に印加される。そのため、ＭＯＳＦＥ
Ｔ６，７への過大な逆電圧印加を防ぐことができ、破壊
されることもなくなる。

【００３０】実施例２．図３はこの発明の第２実施例を
示す回路図である。本実施例は第１実施例の変形例とも
いうべきものである。前記第１実施例では被加工物５、
及び放電加工用電極４と直列に設けた整流素子１２は１
つであったが、本実施例では、図３に示すように整流素
子８，９よりそれぞれ逆回復時間の短い２つの整流素子
１２，１３を設ける。このように構成することにより、
被加工物５と直流電源回路１の電源端子Ｂの間に浮遊キ
ャパシタンス１４がある場合でもＭＯＳＦＥＴ６，７へ
の過大な逆電圧印加を防ぐことができ、破壊されること
もなくなる。例えばＭＯＳＦＥＴ６，７がオフとなった
状態で先に整流素子１２が逆回復状態となりオフした場
合、前述した配線インダクタンス１０により生ずる過大
な電圧は整流素子１２の両端に印加されるが、配線イン
ダクタンス１１に蓄えられていた電流は電源端子Ａ、整
流素子９、放電加工用電極４、被加工物５、浮遊キャパ
シタンス１４、電源端子Ｂといった具合いに流れる。そ
の際整流素子１３がなければ、整流素子９の逆回復特性
により、逆電流の最大瞬時値である逆回復電流から零ア
ンペアに戻るときに、配線インダクタンス１１によって
生ずる過大な電圧によって図３のＹ点の電位はマイナス
となりＭＯＳＦＥＴ７を破壊させる。しかし、整流素子
１３があれば、配線インダクタンス１１で生じた過大な
電圧は整流素子１３の両端に印加され、ＭＯＳＦＥＴ７
へは過大な逆電圧は印加されず、破壊もされない。

【００３１】実施例３．図４はこの発明の第３実施例を
示す回路図である。図において、１〜１１は前記従来装
置と全く同一のものである。１５は被加工物５および放
電加工用電極４と直列に設けた可飽和リアクトルであ
る。

【００３２】ここで、可飽和リアクトル１５とは、電流
が小さくなって流れの向きが逆転した直後、まだ電流が
小さいときのみ大きなインダクタンスとして働き、電流
が大きくなると磁束が飽和して非常に小さなインダクタ
ンスとなるもので、角形比が１００％に近く、必要な飽
和磁束密度を持ち、保磁力の小さい特性のものである。
このような特性を持つものの一例としてアモルファスコ
アがあり、その特性の一例は図５の直流磁気特性を示す
グラフで表される。この例では、アモルファスコアはフ
ェライトコアに比べより望ましい特性であるといえる。
以上の特性より、可飽和リアクトル１５はＭＯＳＦＥＴ
６，７を破壊する可能性を生ずる整流素子８，９の逆回
復時には帰還回路を流れる電流は小さく、大きなインダ
クタンスとなり、配線インダクタンス１０，１１で生ず
る過大な電圧は可飽和リアクトル１５の両端に印加さ
れ、ＭＯＳＦＥＴ７へは過大な逆電圧は印加されず、破
壊もされない。

【００３３】実施例４．図６はこの発明の第４実施例を
示す回路図である。本実施例は第３実施例の変形例とも
いうべきものである。前記第３実施例では被加工物５、
及び放電加工用電極４と直列に設けた可飽和リアクトル
１５は１つであったが、本実施例では、図６に示すよう
に２つの可飽和リアクトル１５，１６を設ける。このよ
うに構成することにより、被加工物５と直流電源回路１
の電源端子Ｂの間に浮遊キャパシタンス１４がある場合
でも、前記第２実施例と同様にＭＯＳＦＥＴ６，７への
過大な逆電圧印加を防ぐことができ破壊されることもな
くなる。

【００３４】実施例５．図７はこの発明の第５実施例を
示す回路図である。図において、１〜１２は前記第１実
施例と全く同一のものである。１５は被加工物５および
放電加工用電極４と整流素子１２と共に直列に接続され
た可飽和リアクトルである。このように構成することに
より、前記第１実施例で述べたように、配線インダクタ
ンス１０，１１で生ずる過大な電圧は、整流素子１２で
確実にブロックでき、さらに、前記第１実施例では整流
素子１２に印加された過大な電圧が、可飽和リアクトル
１５に印加されることになり、ＭＯＳＦＥＴ６，７はも
ちろん、整流素子１２の破壊も防ぐことができる。

【００３５】実施例６．図８はこの発明の第６実施例を
示す回路図である。本実施例は第５実施例の変形例とも
いうべきものである。前記第５実施例では被加工物５、
及び放電加工用電極４と直列に設けた整流素子１２およ
び可飽和リアクトル１５はそれぞれ１つづつであった
が、本実施例では、図８に示すように２つの整流素子１
２，１３および２つの可飽和リアクトル１５，１６を設
ける。このように構成することにより、被加工物５と直
流電源回路１の電源端子Ｂの間に浮遊キャパシタンス１
４がある場合でも、前記第２実施例で述べたように、配
線インダクタンス１１で生ずる過大な電圧は、整流素子
１３で確実にブロックでき、さらに、前記第２実施例で
は整流素子１３に印加された過大な電圧が、可飽和リア
クトル１６に印加されることになり、ＭＯＳＦＥＴ７は
もちろん、整流素子１３の破壊も防ぐことができる。

【００３６】実施例７．図９はこの発明の第７実施例を
示すものであり、１〜１３は前記従来例と全く同一のも
のである。１７は整流素子１２に印加される電圧上昇を
制限する整流素子、１８は整流素子１３に印加される電
圧上昇を制限する整流素子である。

【００３７】次に、前記のように構成された放電加工電
源の動作を、図１０のタイミングチャートを参照しなが
ら説明する。なお、整流素子１２，１３は従来装置でも
述べられているように、整流素子８，９より逆回復時間
の短いものである。また素子のばらつきも考慮して、こ
のタイミングチャートは整流素子１２が最も速くターン
オフするものとして描いてある。図１０（ａ）はＭＯＳ
ＦＥＴ６，７のゲートに印加される繰り返しパルス
で、このパルスが印加されることによりＭＯＳＦＥＴ
６，７は同期してオン、オフを繰り返す。（ｂ）はＭＯ
ＳＦＥＴ６，７に流れる電流Ｉds、（ｃ）は整流素子
８，９に流れる電流Ｉak、（ｄ）は図９のＸ点からＹ点
に流れる電流、つまり放電加工用電極４と被加工物５間
のギャップに流れる電流ＩG、（ｅ）は前記図９のＸ
点、Ｙ点間の電圧ＶXY、（ｆ）は放電加工用電極４と被
加工物５間のギャップに印加される電圧ＶG、（ｇ）は
整流素子１２の両端に印加される電圧、（ｈ）は整流素
子１７の電流を示す。

【００３８】前記図１０のタイミングチャートに示すよ
うに、整流素子８，９が逆回復状態になる部分以外は従
来装置と全く同様に動作する。ここで整流素子８，９が
逆回復状態では、整流素子１２は、整流素子８，９及び
１３より逆回復時間が短いために、配線インダクタンス
１０，１１に蓄えられた電流を帰還するとき、最初にオ
フするのは整流素子１２である。その時、つまり、整流
素子８，９，１３はオンで、整流素子１２がオフの時、
図９のＸ点の電位は電源端子Ｂの電位と等しく、Ｙ点の
電位は電源端子Ａの電位と等しい。ここで直流電源回路
１の電源端子間の電圧をＶ0とすると図９のＸ点、Ｙ点
間の電圧ＶXYはＶ0に等しい。ここでは配線インダクタ
ンス１０，１１で生じた過大な電圧は、整流素子１２の
両端に印加される。ここで、整流素子１２に印加される
電圧が直流電源回路１の出力電圧Ｖ0より大きくなると
整流素子１７は順バイアスされ、配線インダクタンスに
蓄えられたエネルギーを、直流電源回路１に回生する。
そのため整流素子１２に印加される電圧は直流電源回路
１の出力電圧Ｖ0以上に高くならず、整流素子１２が破
壊することもなくなる。

【００３９】そこで、例えば、直流電源回路１の出力電
圧Ｖ0を２２０Ｖ、ギャップ電圧ＶGを２０Ｖ、配線イン
ダクタンスを３μＨ、ＭＯＳＦＥＴ６，７のオンタイム
を１．５ｕＳとし、整流素子１２の逆回復時間を４５ｎ
Ｓとし、そのうち最初の３０ｎＳは配線インダクタンス
によって決まる傾きで電流は減少し続け、残りの１５ｎ
Ｓで零アンペアに戻るとすると、従来例と同様に、逆電
流の最大瞬時値である逆回復電流Ｉrpは、Ｉrp＝｛（２２０Ｖ−２０Ｖ）／３μＨ｝＊３０ｎＳ＝２Ａとなり、その逆回復電流Ｉrpが残りの１５ｎＳで零アン
ペアに戻るときに配線インダクタンス１０、１１に生ず
る電圧ＶLPは、ＶLP＝３μＨ＊２Ａ／１５ｎＳ＝４００Ｖとなる。ここで整流素子８，９，１３はまだオン状態で
あるので図９のＸ点の電位は零ボルト、Ｙ点の電位は２
２０ボルトである。つまり、配線インダクタンス１０，
１１に生ずる電圧ＶLPとギャップ電圧ＶG の差の３８０
ボルトは、整流素子１２に印加される。しかしここで整
流素子１２のカソード側の電位が直流電源回路１の出力
電圧２２０ボルトを越えると整流素子１７が順バイアス
され、過大な電圧の発生原因である配線インダクタンス
のエネルギーを、整流素子１８、配線インダクタンス１
１、放電加工用電極４、被加工物５、整流素子１７とい
ったルートで直流電源回路１に回生する。そのため、整
流素子１２の両端に直流電源回路１の出力電圧２２０ボ
ルト以上の電圧が印加されることはなく、整流素子１２
が破壊されることもなくなる。

【００４０】実施例８．過大な電圧の発生原因である配
線インダクタンスのエネルギーは、通常、前記実施例７
で述べたようなルートで直流電源回路１に回生される。
しかし、ＭＯＳＦＥＴ７の寄生ダイオードのインピーダ
ンスが、整流素子１８のインピーダンスに比べて小さい
場合などは、まだ整流素子１３がオンしているため、Ｍ
ＯＳＦＥＴ７の寄生ダイオード、整流素子１３、配線イ
ンダクタンス１１、放電加工用電極４、被加工物５、配
線インダクタンス１０、整流素子１７といったルート
で、配線インダクタンス１０，１１のエネルギーを直流
電源回路１に回生する。この場合、前記寄生ダイオード
は一般に電流容量が小さいため、配線インダクタンス１
０，１１のエネルギーによる回生電流が大きい場合、前
記寄生ダイオードが破壊してしまう場合があった。そこ
で、図１１はこの問題を解決するための一実施例を示す
ものである。図１１において１９は被加工物５及び放電
加工用電極４と直列に設けた可飽和リアクトルである。
このように構成することにより、配線インダクタンス１
０，１１のエネルギーが、ＭＯＳＦＥＴ７の寄生ダイオ
ードを通して電流として直流電源回路１に回生される場
合でも、その電流を可飽和リアクトル１９により抑制す
ることが出来、ＭＯＳＦＥＴ７の破壊を防止できる。

【００４１】実施例９．図１２はこの発明の第９実施例
を示すものであり、２０，２１はそれぞれスイッチング
素子６，７と直列に設けた整流素子である。このように
構成することにより、ＭＯＳＦＥＴ７の寄生ダイオード
のインピーダンスが、整流素子１８のインピーダンスに
比べて小さい場合でも、配線インダクタンス１０，１１
のエネルギーは、整流素子１８、配線インダクタンス１
１、放電加工用電極４、被加工物５、配線インダクタン
ス１０、整流素子１７といった通常のルートで回生さ
れ、電流はＭＯＳＦＥＴ７の寄生ダイオードを流れず、
ＭＯＳＦＥＴ７の破壊を防止できる。

【００４２】実施例１０．図１３この発明の第１０実施
例を示すものであり、２２，２３はそれぞれ整流素子１
７、整流素子１８と直列に接続した抵抗で、２４は整流
素子１７のカソードと整流素子１８のアノードとの間に
設けたコンデンサである。このように構成することによ
り、整流素子１２が整流素子８，９，１３より逆回復時
間が短い場合、整流素子１２の逆回復時でも、コンデン
サ２４が抵抗２２，２３を介して直流電源回路１の出力
に接続されており、通常、このコンデンサ２４の両端の
電圧は直流電源回路１の出力電圧となっているため、整
流素子１２には、直流電源回路１の出力電圧以上の電圧
は印加されることはなく、整流素子１２の破壊を防げる
といった前記実施例と同様な効果が得られる。また、Ｍ
ＯＳＦＥＴ７の寄生ダイオードのインピーダンスが整流
素子１８のインピーダンスに比べ小さい場合でも、抵抗
２２，２３のインピーダンスを整流素子１７，１８のイ
ンピーダンスと同程度もしくはそれ以上にとっておくこ
とにより、逆回復時にも配線インダクタンスのエネルギ
ーは、配線インダクタンス１１、放電加工用電極４、被
加工物５、配線インダクタンス１０、整流素子１７、コ
ンデンサ２４、整流素子１８といったルートでコンデン
サ２４に蓄えられるために、ＭＯＳＦＥＴ７を破壊する
こともなくなる。つまり、抵抗２３の値を大きくするこ
とにより、配線インダクタンス１１、放電加工用電極
４、被加工物５、配線インダクタンス１０、整流素子１
７、コンデンサ２４、抵抗２３、ＭＯＳＦＥＴ７の寄生
ダイオード、整流素子１３といったルートが、前記ルー
トに比べ流れにくいルートとなるため、ＭＯＳＦＥＴ７
の寄生ダイオードに過大な逆電流が流れなくなるという
ことである。

【００４３】実施例１１．図１４（ａ）はこの発明の第
１１の実施例を示すものであり、２５は被加工物５及び
放電加工用電極４と直列に接続された可飽和リアクトル
である。このように構成することにより、前記実施例１
０で述べた配線インダクタンスのエネルギーをコンデン
サ２４に蓄える際に、過大な電流を抑制し、コンデンサ
２４の負荷を軽減し、なお且つ、コンデンサ２４と配線
インダクタンス１０，１１の共振現象による高周波電流
を抑えることができる。なお、図１４（ｂ）に示すよう
に、浮遊キャパシタンス１４があっても同等の効果があ
る。

【００４４】ところで前記説明では、この発明における
スイッチング素子として、ＭＯＳＦＥＴを用いた例につ
いて説明したが、電流容量の小さい還流ダイオードをも
つトランジスタモジュールなど、ＭＯＳＦＥＴ以外の逆
電流耐量の小さいスイッチング素子にも利用できること
は言うまでもない。

【００４５】

【発明の効果】この発明は以上説明したとおり、放電加
工用電極及び被加工物と直列に帰還回路を構成する整流
素子より逆回復時間の短い整流素子を設け、スイッチン
グ素子のオフ状態における配線インダクタンスに生じる
過大な電圧が、帰還回路を構成する整流素子よりも速く
オフする逆回復時間の短い整流素子に印加され、スイッ
チング素子に印加されないようにしたので、スイッチン
グ素子の破壊が防止されるという効果がある。

【００４６】また、放電加工用電極及び被加工物と直列
に可飽和リアクトルを設け、スイッチング素子のオフ状
態における配線インダクタンスに生じる過大な電圧が、
電流が小さいときに大きなインダクタンスとなる可飽和
リアクトルに印加され、スイッチング素子に印加されな
いようにしたので、スイッチング素子の破壊が防止され
るという効果がある。

【００４７】また、放電加工用電極及び被加工物と直列
に帰還回路を構成する整流素子より逆回復時間の短い整
流素子を設け、その逆回復時間の短い整流素子と直列に
可飽和リアクトルを設け、スイッチング素子のオフ状態
における配線インダクタンスに生じる過大な電圧が帰還
回路を構成する整流素子よりも速くオフする逆回復帰還
の短い整流素子にブロックされ、その整流素子に印加さ
れた過大な電圧が可飽和リアクトルに印加されるように
したので、スイッチング素子はもちろん逆回復時間の短
い整流素子の破壊も防止される。

【００４８】また、スイッチング素子や、帰還回路を構
成する整流素子に素子保護用のサージ吸収回路を設ける
必要がなくなり、回路構成を簡単にすることができると
いう効果がある。

【００４９】また、逆回復時間の短い整流素子に印加さ
れる電圧上昇を抑える整流素子を設けたので、前記逆回
復時間の短い整流素子の破壊が防止されるという効果が
ある。

【００５０】また、逆回復時間の短い整流素子に印加さ
れる電圧上昇を抑える整流素子を設けるとともに、スイ
ッチング素子と直列に、整流素子を設けることにより、
スイッチング素子のインピーダンスが、新たに追加した
整流素子のインピーダンスより小さい場合でも、スイッ
チング素子に逆方向電流は流れなくなり、スイッチング
素子の破壊が防止されるという効果がある。

【００５１】また、逆回復時間の短い整流素子に印加さ
れる電圧上昇を抑える整流素子とコンデンサを設けると
ともに、その新しく設けた整流素子と直列にインピーダ
ンスを設けたので、逆回復時間の短い整流素子の破壊が
防止でき、更に、スイッチング素子の破壊も防止できる
という効果がある。

【００５２】また、逆回復時間の短い整流素子に印加さ
れる電圧上昇を抑える整流素子を設けるとともに、更
に、放電加工用被加工物及び放電加工用電極と直列に、
可飽和リアクトルを設けたので、あるいは、逆回復時間
の短い整流素子に印加される電圧上昇を抑える整流素子
とコンデンサを設けるとともに、その新しく設けた整流
素子と直列にインピーダンスを設け、更に、被加工物及
び放電加工用電極と直列に可飽和リアクトルを設けたの
で、逆回復時間の短い整流素子の破壊が防止でき、更
に、スイッチング素子の破壊も防止でき、また、前記コ
ンデンサへの過大な電流を抑制し、そのコンデンサと配
線インダクタンスの共振現象による高周波電流も防げる
といった効果が得られる。

【図面の簡単な説明】

【図１】この発明の第１実施例を示す回路図である。

【図２】この発明の第１実施例の動作を示すタイミング
チャートである。

【図３】この発明の第２実施例を示す回路図である。

【図４】この発明の第３実施例を示す回路図である。

【図５】可飽和リアクトルのアモルファスコアおよびフ
ェライトコアの直流磁気特性例を示す図である。

【図６】この発明の第４の実施例を示す回路図である。

【図７】この発明の第５実施例を示す回路図である。

【図８】この発明の第６実施例を示す回路図である。

【図９】この発明の第７の実施例を示す回路図である。

【図１０】この発明の第７の実施例の動作を示すタイミ
ングチャートである。

【図１１】この発明の第８の実施例を示す回路図であ
る。

【図１２】この発明の第９の実施例を示す回路図であ
る。

【図１３】この発明の第１０の実施例を示す回路図であ
る。

【図１４】この発明の第１１の実施例を示す回路図であ
る。

【図１５】従来の放電加工電源を示す回路図である。

【図１６】従来の放電加工電源の動作を示すタイミング
チャートである。

【符号の説明】

１直流電源回路４放電加工用電極５被加工物６スイッチング素子（ＭＯＳＦＥＴ）７スイッチング素子（ＭＯＳＦＥＴ）１０配線インダクタンス１１配線インダクタンス１５可飽和リアクトル１９可飽和リアクトル

Claims

(57)【特許請求の範囲】

【請求項１】直流電源回路と、該直流電源回路の正極
と負極との間に接続され、旦つスイッチング素子と整流
素子とからなる第１の直流回路と、前期直流電源回路の
正極と負極との間に接続され、且つ前記第１の直流回路
とはスイッチング素子と整流素子の接続順序が逆構成の
第２の直流回路とを備え、前記第１及び第２のスイッチ
ング素子が同期してオン・オフ制御されることにより、
前期第１の直流回路のスイッチング素子と整流素子との
接続点と、前記第２の直流回路のスイッチング素子と整
流素子との接続点との間に接続されて放電加工用電極及
び被加工物間に放電を発生する放電加工電源において、
前記整流素子より逆回復時間の短い整流素子を、前記第
１の直流回路のスイッチング素子と整流素子との接続点
と前期第２の直流回路のスイッチング素子と整流素子と
の接続点との間に、前記放電加工用電極及び被加工物と
直列に、且つ前記スイッチング素子のオン時に直流電源
回路からの電流が流れる方向に設けたことを特徴とする
放電加工電源。
【請求項２】直流電源回路と、該直流電源回路の正極
と負極との間に接続され、且つスイッチング素子と整流
素子とからなる第１の直流回路と、前期直流電源回路の
正極と負極との間に接続され、且つ前記第１の直流回路
とはスイッチング素子と整流素子の接続順序が逆構成の
第２の直流回路とを備え、前記第１及び第２のスイッチ
ング素子が同期してオン・オフ制御されることにより、
前期第１の直流回路のスイッチング素子と整流素子との
接続点と、前記第２の直流回路のスイッチング素子と整
流素子との接続点との間に接続されて放電加工用電極及
び被加工物間に放電を発生する放電加工電源において、
可飽和リアクトルを、前記第１の直流回路のスイッチン
グ素子と整流素子との接続点との間に、前記放電加工用
電極及び被加工物と直列に、設けたことを特徴とする放
電加工電源。
【請求項３】逆回復時間の短い整流素子と直列に可飽
和リアクトルを設けたことを特徴とする請求項１記載の
放電加工電源。
【請求項４】逆回復時間の短い整流素子に逆電流が流
れるのを阻止する整流素子を設けたことを特徴とする請
求項１記載の放電加工電源。
【請求項５】スイッチング素子と直列に整流素子を設
けたことを特徴とする請求項４記載の放電加工電源。
【請求項６】直流電源回路と、該直流電源回路の正極
と負極との間に接続され、且つスイッチング素子と整流
素子とからなる第１の直流回路と、前期直流電源回路の
正極と負極との間に接続され、且つ前記第１の直流回路
とはスイッチング素子と整流素子の接続順序が逆構成の
第２の直流回路とを備え、前記第１及び第２のスイッチ
ング素子が同期してオン・オフ制御されることにより、
前期第１の直流回路のスイッチング素子と整流素子との
接続点と、前記第２の直流回路のスイッチング素子と整
流素子との接続点との間に接続されて放電加工用電極及
び被加工物間に放電を発生する放電加工電源において、
前記第１の直流回路のスイッチング素子と整流素子との
接続点と前記被加工物の間及び前記第２の直流回路のス
イッチング素子と整流素子との接続点と前記電極との間
のそれぞれに設けられた前記整流素子より逆回復時間の
短い第１及び第２の整流素子と、前記第１の整流素子よ
りのカソードと前記直流電源回路の正極へ電流が流れる
方向に設けた第３の整流素子とインピーダンスの直流回
路と、前記直流電源回路の負極から前記第２の整流素子
のアノードへ電流が流れる方向に設けた第４の整流素子
のアノード間に設けたコンデンサを備えたことを特徴と
する放電加工電源。
【請求項７】放電加工用電極及び被加工物と直列に可
飽和リアクトルを設けたことを特徴とする請求項４また
は請求項６記載の放電加工電源。