JP4113405B2 - 半導体素子のゲート駆動回路及び半導体装置 - Google Patents
半導体素子のゲート駆動回路及び半導体装置 Download PDFInfo
- Publication number
- JP4113405B2 JP4113405B2 JP2002273217A JP2002273217A JP4113405B2 JP 4113405 B2 JP4113405 B2 JP 4113405B2 JP 2002273217 A JP2002273217 A JP 2002273217A JP 2002273217 A JP2002273217 A JP 2002273217A JP 4113405 B2 JP4113405 B2 JP 4113405B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- gate drive
- control signal
- semiconductor device
- inductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Power Conversion In General (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、外部から入力されるトリガパルス信号によって、半導体素子のターンオンとターンオフとを制御できる半導体素子のゲート駆動回路及び半導体装置に関する。
【０００２】
【従来の技術】
近時、半導体デバイスの進歩により、比較的高電圧、大電流で高速スイッチング特性を有するサイリスタ、静電誘導サイリスタ、ゲートターンオフサイリスタ（ＧＴＯ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）などの半導体スイッチング素子が提案され、実用化に至っている。
【０００３】
これらの半導体スイッチング素子を複数個直列に接続したものは、パルスパワー用超高電圧電力用半導体スイッチとして使用することができる。
【０００４】
このような電力用半導体スイッチをパルス駆動させるためには、可能な限り高速でターンオンさせる必要がある。そのためのトリガ信号としては、ターンオンの初期の数１０ｎｓｅｃの短時間、非常に高速で立ち上がる大きな電流をゲートに流し、その後、５０μｓｅｃ程度の間、１Ａ程度の連続オン電流を流す必要がある。このような電力用半導体スイッチをパルス駆動するためのゲート駆動回路は、従来から様々な回路が提案されている。
【０００５】
図４に示すゲート駆動回路１００は、そのうちの１つの例であり、第１半導体スイッチ１０４と、第２半導体スイッチ１１４と、インダクタ１０６と、フリーホイールダイオード１１６とを有するゲート駆動信号発生部１１１と、第１半導体スイッチ１０４及び第２半導体スイッチ１１４に対してそれぞれスイッチング制御信号ＣＳ１及びＣＳ２を供給する制御信号発生部１１２とを有する。
【０００６】
そして、直流電源１０２から第１半導体スイッチ１０４を介してインダクタ１０６に蓄積された電磁エネルギーが放出されることによって、ゲート駆動信号である電流ＩＧが、インダクタ１０６から電力用半導体素子１０８のゲート端子Ｇに流れ、電力用半導体素子１０８がターンオンされるというものである（例えば特許文献１参照）。
【０００７】
このゲート駆動回路１００の特徴は、該ゲート駆動回路１００の寄生インダクタンス（図４において寄生インダクタ１１０として示す）によって、インダクタ１０６に高い逆誘起電圧が発生し、電流ＩＧは急峻な立ち上がりを有する大電流となるので、電力用半導体スイッチ１０８は極めて短時間でターンオンされることにある。
【０００８】
【特許文献１】
特開２００１−８６７３３号
【０００９】
【発明が解決しようとする課題】
ところで、上述のようなゲート駆動回路１００においては、オン動作を行わせるためのタイミングを外部からのトリガパルス信号によって規定するようにしているが、オフ動作を行わせるためのタイミング、即ち、ターンオフさせるタイミングは、遅延回路等により内部設定する以外に方法がなかった。
【００１０】
そのため、高電圧パルス発生回路又は大電流パルス発生回路において、複数個の電力用半導体スイッチ１０８を直列に接続したとき、それぞれの電力用半導体スイッチ１０８のターンオフのタイミングを一致させることが非常に困難であるという問題があった。
【００１１】
本発明は上記した問題を考慮してなされたものであり、電力用半導体スイッチのターンオフのタイミングも外部から容易に調整することができ、電力用半導体スイッチを複数個接続した場合においても、各電力用半導体スイッチのターンオフのタイミングをほぼ一致させることができる半導体素子のゲート駆動回路及び半導体装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明に係る半導体素子のゲート駆動回路は、少なくとも２個の半導体スイッチと１個のインダクタとの挙動によって、半導体素子のゲート端子にゲート駆動信号を供給し、該半導体素子をターンオンさせるオン動作と、前記ゲート駆動信号の供給を停止し、該半導体素子をターンオフさせるオフ動作とを行うゲート駆動信号供給系と、前記半導体スイッチに対して制御信号を供給する制御信号発生部とを有し、前記制御信号発生部は、入力されるトリガパルス信号の第１のパルスに基づいて、前記オン動作のための制御信号を生成し、入力される第２のパルスに基づいて、前記オフ動作のための制御信号を生成することを特徴とする。
【００１３】
まず、制御信号発生部の外部から供給されるトリガパルス信号は第１のパルスと第２のパルスとを有する。
【００１４】
そして、制御信号発生部に第１のパルスが入力されることで、該制御信号発生部からオン動作のための制御信号が出力されることになる。オン動作は、前記第１のパルスの立ち上がりに基づいて、前記インダクタに対する電磁エネルギーの蓄積が開始され、前記第１のパルスの立ち下がりに基づいて、前記インダクタから前記電磁エネルギーが放出されることにより、該半導体素子のゲート端子に前記ゲート駆動信号が供給される動作を含む。
【００１５】
その後、制御信号発生部に第２のパルスが入力されることで、該制御信号発生部からオフ動作のための制御信号が出力され、これにより、ゲート駆動信号の供給が停止され、前記半導体素子がターンオフすることとなる。
【００１６】
トリガパルス信号は、外部から供給可能であるため、第１のパルスの出力タイミング（第１のパルスの制御信号発生部への入力タイミング）及び第２のパルスの出力タイミング（第２のパルスの制御信号発生部への入力タイミング）を自由に設定することができる。
【００１７】
従って、複数の半導体素子を直列に接続しても、それぞれの半導体素子におけるターンオフの時間のばらつきは殆ど発生しない。
【００１８】
そして、制御信号発生部の前段に、前記制御信号発生部に前記トリガパルス信号を供給するパルス信号発生部を接続し、このパルス信号発生部において、第１及び第２のパルスの各パルス幅、各パルス振幅並びにパルス周期を任意に設定できるようにしてもよい。
【００１９】
また、前記構成において、制御信号発生部の入力段に絶縁トランスを有することが好ましい。これにより、前記トリガパルス信号が、絶縁トランスを介してゲート駆動回路に入力される形態となるため、複数の半導体素子を直列に接続しても、それぞれの半導体素子とアースとの間は高電圧絶縁がなされる。
【００２０】
この場合、第１のパルスの極性と第２のパルスとの極性を互いに逆にすることで、絶縁トランスにおける偏磁作用の発生を抑制することができる。特に、前記第１のパルスにおけるパルス波形の積分値と前記第２のパルスにおけるパルス波形の積分値とがほぼ同じになるように設定すれば、絶縁トランスにおける鉄心の偏磁作用の発生並びに飽和を抑制することができ、好ましい。
【００２１】
このようなことから、本発明に係る半導体素子のゲート駆動回路においては、信頼性の高い高電圧パルス発生回路、並びに大電流パルス発生回路を実現することができる。
【００２２】
なお、前記半導体スイッチとしては、パワーＭＯＳＦＥＴが好ましい。また、前記半導体素子としては、静電誘導サイリスタ（ＳＩＴｈｙ）、ゲートターンオフサイリスタ（ＧＴＯ）等の接合型ゲート構造を有する電流駆動型の半導体素子が好ましい。
【００２３】
次に、本発明に係る半導体装置は、半導体素子と、少なくとも２個の半導体スイッチと１個のインダクタとの挙動によって、該半導体素子のゲート端子にゲート駆動信号を供給し、該半導体素子をターンオンさせるオン動作と、前記ゲート駆動信号の供給を停止し、該半導体素子をターンオフさせるオフ動作とを行うゲート駆動信号供給系と、前記半導体スイッチに対して制御信号を供給する制御信号発生部とを有するゲート駆動回路とを具備し、前記制御信号発生部は、入力されるトリガパルス信号の第１のパルスに基づいて、前記オン動作のための制御信号を生成し、入力される第２のパルスに基づいて、前記オフ動作のための制御信号を生成することを特徴とする。
【００２４】
これにより、電力用半導体スイッチのターンオフのタイミングも外部から容易に調整することができ、電力用半導体スイッチを複数個接続した場合においても、各電力用半導体スイッチのターンオフのタイミングをほぼ一致させることができる。
【００２５】
【発明の実施の形態】
以下、本発明に係る半導体素子のゲート駆動回路及び半導体装置の好適な実施の形態例を図１〜図３を参照しながら説明する。
【００２６】
本実施の形態に係る半導体装置１０は、図１に示すように、本実施の形態に係るゲート駆動回路１２と、パルス駆動すべき電力用半導体スイッチ１４とを有する。
【００２７】
電力用半導体スイッチ１４としては、静電誘導サイリスタ（ＳＩＴｈｙ）、ゲートターンオフサイリスタ（ＧＴＯ）等の接合型ゲート構造を有する電流駆動型の半導体素子が好ましい。これら電流駆動型の半導体素子は、ゲートインピーダンスが極めて低いので、立ち上がりが急峻で大電流のゲート駆動信号を該半導体素子のゲート端子に供給すれば、高速にターンオンすることが可能である。
【００２８】
ゲート駆動回路１２は、電力用半導体スイッチ１４のゲート端子Ｇにゲート駆動信号としての電流ＩＧを供給し、電力用半導体スイッチ１４を短時間でターンオンさせる。そして、このゲート駆動回路１２は、ゲート駆動信号発生部１６と、制御信号発生部１８とを有する。
【００２９】
ゲート駆動信号発生部１６は、ゲート端子Ｇに供給されるゲート駆動信号を発生する部分であり、直流電源２０と、フリーホイールダイオード２２と、第１半導体スイッチ２４と、数百ｎＨ程度のインダクタ２６と、第２半導体スイッチ２８とを有する。
【００３０】
ここで、ゲート駆動信号発生部１６の各回路要素の接続関係を説明する。直流電源２０は、正極が電力用半導体スイッチ１４のカソード端子Ｋに接続され、また、該正極と電力用半導体スイッチ１４のゲート端子Ｇとの間に、第１半導体スイッチ２４とインダクタ２６の直列回路とが接続されている。
【００３１】
電力用半導体スイッチ１４のゲート端子Ｇとインダクタ２６との間には、ゲート駆動回路１２の寄生インダクタンスが現れた形態となっている（図１において寄生インダクタ２７として示す）。
【００３２】
電力用半導体スイッチ１４のゲート端子Ｇとインダクタ２６との接続点と、直流電源２０の負極との間には、第２半導体スイッチ２８が接続されている。また、第１半導体スイッチ２４とインダクタ２６との接続点と、直流電源２０の負極との間には、フリーホイールダイオード２２がアノードを直流電源２０の負極側となるように接続されている。
【００３３】
この実施の形態では、第１半導体スイッチ２４及び第２半導体スイッチ２８として、共に、例えばアバランシェ形ダイオードが内蔵されたｎチャネル型パワーＭＯＳトランジスタを用いている。
【００３４】
パルス信号発生部１７は、トリガパルス信号ＴＳを発生して制御信号発生部に供給する。このトリガパルス信号ＴＳは、図３に示すように、正極性の第１のパルスＴＳ１と、負極性の第２のパルスＴＳ２とを有し、第１及び第２のパルスＴＳ１及びＴＳ２の各パルス幅、パルス周期及び各振幅は、このパルス信号発生部１７において任意に設定される。特に、本実施の形態では、第１のパルスＴＳ１におけるパルス波形の積分値と第２のパルスＴＳ２におけるパルス波形の積分値とがほぼ同じになるように設定してある。
【００３５】
制御信号発生部１８は、第１半導体スイッチ２４及び第２半導体スイッチ２８にそれぞれスイッチング制御信号（第１制御信号ＣＳ１及び第２制御信号ＣＳ２）を供給する回路である。具体的には、例えば図２に示すように、絶縁トランス３４と、第１制御信号発生部３６と、第２制御信号発生部３８とを有する。
【００３６】
絶縁トランス３４は、１つの１次巻線４２と２つの２次巻線４４及び４６を有する。１次巻線４２には上述したパルス信号発生部１７からのトリガパルス信号ＴＳが入力される。
【００３７】
一方の２次巻線４４は、抵抗４８とダイオード５０とからなる整流回路と共に、第１パルス検出回路４５を構成する。該第１パルス検出回路４５は、トリガパルス信号ＴＳから第１のパルスＴＳ１を検出し、正極性のパルスＰ１として出力する。
【００３８】
他方の２次巻線４６は、抵抗６６とダイオード６８とからなる整流回路と共に、第２パルス検出回路４７を構成する。該第２パルス検出回路４７は、トリガパルス信号ＴＳから第２のパルスＴＳ２を検出し、正極性のパルスＰ２として出力する。
【００３９】
第１制御信号発生部３６は、パルスＰ１がセット入力、パルスＰ２がリセット入力されるフリップフロップ回路（ＦＦ１）５６と、パルスＰ１を反転するインバータ５２と、該インバータ５２から出力されるパルスの立ち上がりタイミング（パルスＰ１の立ち下がりタイミング）に基づいて所定のパルス幅を有する正極性のパルスＰ３を出力するパルス発生器５４と、該パルス発生器５４から出力されるパルスＰ３を反転するインバータ５８と、該インバータ５８からの出力とフリップフロップ回路５６からの出力との論理積をとって第１制御信号ＣＳ１として出力するＡＮＤ回路６０とを有する。
【００４０】
第２制御信号発生部３８は、前記パルス発生器５４からのパルスＰ３がセット入力、パルスＰ２がリセット入力されるフリップフロップ回路（ＦＦ２）６２と、該フリップフロップ回路６２からの出力を反転して第２制御信号ＣＳ２として出力するインバータ６４とを有する。
【００４１】
次に、この実施の形態に係る半導体装置１０の動作について図３も参照しながら説明する。
【００４２】
まず、初期状態（区間Ａ）においては、図２に示す第１制御信号発生部３６のフリップフロップ回路５６の出力及び第２制御信号発生部３８のフリップフロップ回路６２の出力が共に低レベルとなっていることから、第１制御信号ＣＳ１は低レベル、第２制御信号ＣＳ２は高レベルとなっており、これにより、第１半導体スイッチ２４はオフ状態、第２半導体スイッチ２８はオン状態とされている。
【００４３】
トリガパルス信号ＴＳの第１のパルスＴＳ１が立ち上がった時点ｔ１から区間Ｂが開始され、第１制御信号ＣＳ１が高レベルとなって、第１半導体スイッチ２４がオン状態となる。これにより、図１において直流電源２０の正極から第１半導体スイッチ２４、インダクタ２６及び第２半導体スイッチ２８を経て直流電源２０の負極に至る回路が形成され、インダクタ２６に流れる電流ＩＬが直線的に増大していく。つまり、インダクタ２６に対する電磁エネルギーの蓄積が行われる。この状態は、第１のパルスＴＳ１のパルス幅の期間にわたって継続する。
【００４４】
この区間Ｂは、電力用半導体スイッチ１４のターンオンの準備期間であり、電力用半導体スイッチ１４を急峻なゲート電流ＩＧでターンオンさせるために、予めインダクタ２６に必要な電流を流しておくための期間である。この期間においてインダクタ２６に流しておくべき必要な電流の値は予め設定され、従って、第１のパルスＴＳ１のパルス幅は、インダクタ２６に流れる電流の値が所定の値となるように設定される。
【００４５】
次に、トリガパルス信号ＴＳの第１のパルスＴＳ１が立ち下がった時点ｔ２から区間Ｃが開始される。ｔ２時点においては、図２のパルス発生器５４からパルスＰ３が出力されることから、第１制御信号ＣＳ１及び第２制御信号ＣＳ２が共に低レベルとなって、第１半導体スイッチ２４及び第２半導体スイッチ２８が共にオフ状態となる。この段階で、これまでインダクタ２６に蓄積されていた前記電磁エネルギーは、ゲート駆動信号の電流ＩＧとして放出される。
【００４６】
電力用半導体スイッチ１４のゲート端子Ｇとインダクタ２６との間には、寄生インダクタ２７が存在するため、インダクタ２６には、大きな逆誘起電圧が発生し、インダクタ２６に流れていた電流ＩＬは瞬時にゲート端子Ｇに流れることはない。つまり、区間Ｃの終了時点ｔ３においてＩＧ＝ＩＬとなるような、時間の遅れを伴う電流ＩＧが該ゲート端子Ｇに供給されることになる。但し、この時間の遅れは数百ｎｓ以下であるので、該電流ＩＧは、立ち上がりが急峻で、かつ、大電流となる。
【００４７】
電流ＩＧが上昇して該電流ＩＧの値が電力用半導体スイッチ１４のゲートトリガ電流値になった時点で、電力用半導体スイッチ１４はターンオンされる。該電力用半導体スイッチ１４のターンオンによって、アノード端子Ａとカソード端子Ｋとの間はオフ状態からオン状態に変化し、該電力用半導体スイッチ１４に対して並列に接続された図示しない主回路を還流する順電流ＩＦが流れる。
【００４８】
ここで、電力用半導体スイッチ１４のゲートインピーダンスは極めて低いので、区間Ｃという短時間（数百ｎｓ以下）に急峻に立ち上がる電流ＩＧによって、該電力用半導体スイッチ１４は短時間でターンオンされる。また、ゲート駆動回路１２の出力電圧ＶＧも急峻に上昇する。一方、電流ＩＬは、急峻に減少する。
【００４９】
上述の時点ｔ３から区間Ｄが開始され、ゲート端子Ｇに供給された電流ＩＧは、カソード端子Ｋを経由して直流電源２０の正極に流れる。更に、電流ＩＧは、フリーホイールダイオード２２を経由してインダクタ２６の一端３０に還流される。これは、インダクタ２６に蓄積された電磁エネルギーが、直流電源２０に回生されることを意味する。即ち、この区間Ｄは回生期間として定義できる。この回生期間は、パルス発生器５４から出力されるパルスＰ３のパルス幅にて設定される。
【００５０】
その後、前記パルスＰ３が立ち下がった時点ｔ４から区間Ｅが開始され、第１制御信号ＣＳ１が高レベルとなって第１半導体スイッチ２４がオン状態となる。これにより、電流ＩＧは、インダクタ２６の他端３２からゲート端子Ｇとカソード端子Ｋと第１半導体スイッチ２４とを介して、インダクタ２６の一端３０へと還流される。そのため、電磁エネルギーは、インダクタ２６と電力用半導体スイッチ１４と第１半導体スイッチ２４とを有する閉ループ回路で放出される。
【００５１】
なお、区間Ｅにおいて、電流ＩＧ、ＩＬ及び出力電圧ＶＧは、時間の経過に伴って緩やかに減少する。
【００５２】
そして、第２のパルスＴＳ２の立ち上がった時点ｔ５から区間Ｆが開始され、第１制御信号ＣＳ１は低レベル、第２制御信号ＣＳ２は高レベルとなって、第１半導体スイッチ２４はオフ状態、第２半導体スイッチ２８はオン状態となる。このとき、電力用半導体スイッチ１４はターンオフすることとなる。つまり、電力用半導体スイッチ１４のカソード端子Ｋが直流電源２０の正極に接続され、ゲート端子Ｇが第２半導体スイッチ２８を介して負極に接続されるため、電力用半導体スイッチ１４のゲート・カソード間は逆バイアスされ、確実にターンオフされることになる。
【００５３】
インダクタ２６に残留している電磁エネルギーは、インダクタ２６と第２半導体スイッチ２８とフリーホイールダイオード２２とによる閉ループ回路に電流ＩＬが流れることにより、完全に放出される。
【００５４】
このように、本実施の形態に係るゲート駆動回路１２並びに半導体装置１０においては、トリガパルス信号ＴＳにおける第１のパルスＴＳ１に基づいて、電力用半導体スイッチ１４のターンオンの準備から実際のターンオンを制御し、第２のパルスＴＳ２に基づいて電力用半導体スイッチ１４のターンオフを制御するようにしている。
【００５５】
しかも、トリガパルス信号ＴＳは、外部から供給可能であり、特に、本実施の形態では、パルス信号発生部１７にて第１及び第２のパルスＴＳ１及びＴＳ２の各パルス幅、各パルス振幅並びにパルス周期を任意に設定するようにしているため、第１のパルスＴＳ１の出力タイミング（第１のパルスＴＳ１の制御信号発生部１８への入力タイミング）及び第２のパルスＴＳ２の出力タイミング（第２のパルスＴＳ２の制御信号発生部１８への入力タイミング）を自由に設定することができる。
【００５６】
従って、複数の電力用半導体スイッチ１４を直列に接続しても、それぞれの電力用半導体スイッチ１４におけるターンオフの時間のばらつきは殆ど発生しない。
【００５７】
特に、本実施の形態では、制御信号発生部１８の入力段に絶縁トランス３４を接続するようにしている。そのため、トリガパルス信号ＴＳが、絶縁トランス３４を介してゲート駆動回路１２に入力される形態となるため、複数の電力用半導体スイッチ１４を直列に接続しても、それぞれの電力用半導体スイッチ１４とアースとの間は高電圧絶縁がなされる。
【００５８】
上述の例では、トリガパルス信号ＴＳにおける第１のパルスＴＳ１を正極性、第２のパルスＴＳ２を負極性としたが、もちろん、第１のパルスＴＳ１を負極性、第２のパルスＴＳ２を正極性にしてもよい。また、制御信号発生部１８の回路構成によっては、第１及び第２のパルスＴＳ１及びＴＳ２の極性を共に同極性としてもよい。
【００５９】
しかし、本実施の形態のように、高信頼性のために絶縁トランス３４を用いる場合は、トリガパルス信号ＴＳの第１及び第２のパルスＴＳ１及びＴＳ２は、互いに逆極性であることが好ましい。これにより、絶縁トランス３４における偏磁作用の発生を抑制することができる。
【００６０】
特に、本実施の形態では、第１のパルスＴＳ１におけるパルス波形の積分値と第２のパルスＴＳ２におけるパルス波形の積分値とがほぼ同じになるように設定しているため、絶縁トランス３４における偏磁作用の発生の抑制並びに飽和の抑制に有利となる。偏磁作用並びに飽和を抑制することによって、絶縁トランス３４のギャップレス化が実現でき、該半導体装置１０の製造コストを低減することができる。
【００６１】
このようなことから、本実施の形態に係るゲート駆動回路１２並びに半導体装置１０においては、信頼性の高い高電圧パルス発生回路、並びに大電流パルス発生回路を実現することができる。
【００６２】
また、１つのトリガパルス信号ＴＳによって、電力用半導体スイッチ１４のターンオンとターンオフとを制御することができるため、ゲート駆動回路１２は、ターンオン用又はターンオフ用の配線を不要とすることができ、半導体装置１０の回路構成を簡素化することができる。
【００６３】
また、電力用半導体スイッチ１４のターンオン及びターンオフのタイミングを全てトリガパルス信号ＴＳによって行うので、該電力用半導体スイッチ１４のターンオンとターンオフとをより正確に行うことができる。
【００６４】
なお、本発明に係る半導体素子のゲート駆動回路及び半導体装置は、上述の実施の形態に限らず、この発明の要旨を逸脱することなく、種々の構成を採り得ることは勿論である。
【００６５】
【発明の効果】
本発明に係る半導体素子のゲート駆動回路及び半導体装置は、電力用半導体スイッチのターンオフのタイミングも外部から容易に調整することができ、電力用半導体スイッチを複数個接続した場合においても、各電力用半導体スイッチのターンオフのタイミングをほぼ一致させることができる。
【図面の簡単な説明】
【図１】本実施の形態に係る半導体装置並びにゲート駆動回路の回路図である。
【図２】制御信号発生部の回路図である
【図３】ゲート駆動回路の各部における電圧と電流の時間的変化を示す波形図である。
【図４】従来技術に係るゲート駆動回路の回路図である。
【符号の説明】
１０…半導体装置 １２…ゲート駆動回路
１４…電力用半導体スイッチ １６…ゲート駆動信号発生部
１７…パルス信号発生部 １８…制御信号発生部
２０…直流電源 ２２…フリーホイールダイオード
２４…第１半導体スイッチ ２６…インダクタ
２８…第２半導体スイッチ ３４…絶縁トランス
ＴＳ…トリガパルス信号 ＴＳ１…第１のパルス
ＴＳ２…第２のパルス ＣＳ１…第１制御信号
ＣＳ２…第２制御信号
【発明の属する技術分野】
本発明は、外部から入力されるトリガパルス信号によって、半導体素子のターンオンとターンオフとを制御できる半導体素子のゲート駆動回路及び半導体装置に関する。
【０００２】
【従来の技術】
近時、半導体デバイスの進歩により、比較的高電圧、大電流で高速スイッチング特性を有するサイリスタ、静電誘導サイリスタ、ゲートターンオフサイリスタ（ＧＴＯ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）などの半導体スイッチング素子が提案され、実用化に至っている。
【０００３】
これらの半導体スイッチング素子を複数個直列に接続したものは、パルスパワー用超高電圧電力用半導体スイッチとして使用することができる。
【０００４】
このような電力用半導体スイッチをパルス駆動させるためには、可能な限り高速でターンオンさせる必要がある。そのためのトリガ信号としては、ターンオンの初期の数１０ｎｓｅｃの短時間、非常に高速で立ち上がる大きな電流をゲートに流し、その後、５０μｓｅｃ程度の間、１Ａ程度の連続オン電流を流す必要がある。このような電力用半導体スイッチをパルス駆動するためのゲート駆動回路は、従来から様々な回路が提案されている。
【０００５】
図４に示すゲート駆動回路１００は、そのうちの１つの例であり、第１半導体スイッチ１０４と、第２半導体スイッチ１１４と、インダクタ１０６と、フリーホイールダイオード１１６とを有するゲート駆動信号発生部１１１と、第１半導体スイッチ１０４及び第２半導体スイッチ１１４に対してそれぞれスイッチング制御信号ＣＳ１及びＣＳ２を供給する制御信号発生部１１２とを有する。
【０００６】
そして、直流電源１０２から第１半導体スイッチ１０４を介してインダクタ１０６に蓄積された電磁エネルギーが放出されることによって、ゲート駆動信号である電流ＩＧが、インダクタ１０６から電力用半導体素子１０８のゲート端子Ｇに流れ、電力用半導体素子１０８がターンオンされるというものである（例えば特許文献１参照）。
【０００７】
このゲート駆動回路１００の特徴は、該ゲート駆動回路１００の寄生インダクタンス（図４において寄生インダクタ１１０として示す）によって、インダクタ１０６に高い逆誘起電圧が発生し、電流ＩＧは急峻な立ち上がりを有する大電流となるので、電力用半導体スイッチ１０８は極めて短時間でターンオンされることにある。
【０００８】
【特許文献１】
特開２００１−８６７３３号
【０００９】
【発明が解決しようとする課題】
ところで、上述のようなゲート駆動回路１００においては、オン動作を行わせるためのタイミングを外部からのトリガパルス信号によって規定するようにしているが、オフ動作を行わせるためのタイミング、即ち、ターンオフさせるタイミングは、遅延回路等により内部設定する以外に方法がなかった。
【００１０】
そのため、高電圧パルス発生回路又は大電流パルス発生回路において、複数個の電力用半導体スイッチ１０８を直列に接続したとき、それぞれの電力用半導体スイッチ１０８のターンオフのタイミングを一致させることが非常に困難であるという問題があった。
【００１１】
本発明は上記した問題を考慮してなされたものであり、電力用半導体スイッチのターンオフのタイミングも外部から容易に調整することができ、電力用半導体スイッチを複数個接続した場合においても、各電力用半導体スイッチのターンオフのタイミングをほぼ一致させることができる半導体素子のゲート駆動回路及び半導体装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明に係る半導体素子のゲート駆動回路は、少なくとも２個の半導体スイッチと１個のインダクタとの挙動によって、半導体素子のゲート端子にゲート駆動信号を供給し、該半導体素子をターンオンさせるオン動作と、前記ゲート駆動信号の供給を停止し、該半導体素子をターンオフさせるオフ動作とを行うゲート駆動信号供給系と、前記半導体スイッチに対して制御信号を供給する制御信号発生部とを有し、前記制御信号発生部は、入力されるトリガパルス信号の第１のパルスに基づいて、前記オン動作のための制御信号を生成し、入力される第２のパルスに基づいて、前記オフ動作のための制御信号を生成することを特徴とする。
【００１３】
まず、制御信号発生部の外部から供給されるトリガパルス信号は第１のパルスと第２のパルスとを有する。
【００１４】
そして、制御信号発生部に第１のパルスが入力されることで、該制御信号発生部からオン動作のための制御信号が出力されることになる。オン動作は、前記第１のパルスの立ち上がりに基づいて、前記インダクタに対する電磁エネルギーの蓄積が開始され、前記第１のパルスの立ち下がりに基づいて、前記インダクタから前記電磁エネルギーが放出されることにより、該半導体素子のゲート端子に前記ゲート駆動信号が供給される動作を含む。
【００１５】
その後、制御信号発生部に第２のパルスが入力されることで、該制御信号発生部からオフ動作のための制御信号が出力され、これにより、ゲート駆動信号の供給が停止され、前記半導体素子がターンオフすることとなる。
【００１６】
トリガパルス信号は、外部から供給可能であるため、第１のパルスの出力タイミング（第１のパルスの制御信号発生部への入力タイミング）及び第２のパルスの出力タイミング（第２のパルスの制御信号発生部への入力タイミング）を自由に設定することができる。
【００１７】
従って、複数の半導体素子を直列に接続しても、それぞれの半導体素子におけるターンオフの時間のばらつきは殆ど発生しない。
【００１８】
そして、制御信号発生部の前段に、前記制御信号発生部に前記トリガパルス信号を供給するパルス信号発生部を接続し、このパルス信号発生部において、第１及び第２のパルスの各パルス幅、各パルス振幅並びにパルス周期を任意に設定できるようにしてもよい。
【００１９】
また、前記構成において、制御信号発生部の入力段に絶縁トランスを有することが好ましい。これにより、前記トリガパルス信号が、絶縁トランスを介してゲート駆動回路に入力される形態となるため、複数の半導体素子を直列に接続しても、それぞれの半導体素子とアースとの間は高電圧絶縁がなされる。
【００２０】
この場合、第１のパルスの極性と第２のパルスとの極性を互いに逆にすることで、絶縁トランスにおける偏磁作用の発生を抑制することができる。特に、前記第１のパルスにおけるパルス波形の積分値と前記第２のパルスにおけるパルス波形の積分値とがほぼ同じになるように設定すれば、絶縁トランスにおける鉄心の偏磁作用の発生並びに飽和を抑制することができ、好ましい。
【００２１】
このようなことから、本発明に係る半導体素子のゲート駆動回路においては、信頼性の高い高電圧パルス発生回路、並びに大電流パルス発生回路を実現することができる。
【００２２】
なお、前記半導体スイッチとしては、パワーＭＯＳＦＥＴが好ましい。また、前記半導体素子としては、静電誘導サイリスタ（ＳＩＴｈｙ）、ゲートターンオフサイリスタ（ＧＴＯ）等の接合型ゲート構造を有する電流駆動型の半導体素子が好ましい。
【００２３】
次に、本発明に係る半導体装置は、半導体素子と、少なくとも２個の半導体スイッチと１個のインダクタとの挙動によって、該半導体素子のゲート端子にゲート駆動信号を供給し、該半導体素子をターンオンさせるオン動作と、前記ゲート駆動信号の供給を停止し、該半導体素子をターンオフさせるオフ動作とを行うゲート駆動信号供給系と、前記半導体スイッチに対して制御信号を供給する制御信号発生部とを有するゲート駆動回路とを具備し、前記制御信号発生部は、入力されるトリガパルス信号の第１のパルスに基づいて、前記オン動作のための制御信号を生成し、入力される第２のパルスに基づいて、前記オフ動作のための制御信号を生成することを特徴とする。
【００２４】
これにより、電力用半導体スイッチのターンオフのタイミングも外部から容易に調整することができ、電力用半導体スイッチを複数個接続した場合においても、各電力用半導体スイッチのターンオフのタイミングをほぼ一致させることができる。
【００２５】
【発明の実施の形態】
以下、本発明に係る半導体素子のゲート駆動回路及び半導体装置の好適な実施の形態例を図１〜図３を参照しながら説明する。
【００２６】
本実施の形態に係る半導体装置１０は、図１に示すように、本実施の形態に係るゲート駆動回路１２と、パルス駆動すべき電力用半導体スイッチ１４とを有する。
【００２７】
電力用半導体スイッチ１４としては、静電誘導サイリスタ（ＳＩＴｈｙ）、ゲートターンオフサイリスタ（ＧＴＯ）等の接合型ゲート構造を有する電流駆動型の半導体素子が好ましい。これら電流駆動型の半導体素子は、ゲートインピーダンスが極めて低いので、立ち上がりが急峻で大電流のゲート駆動信号を該半導体素子のゲート端子に供給すれば、高速にターンオンすることが可能である。
【００２８】
ゲート駆動回路１２は、電力用半導体スイッチ１４のゲート端子Ｇにゲート駆動信号としての電流ＩＧを供給し、電力用半導体スイッチ１４を短時間でターンオンさせる。そして、このゲート駆動回路１２は、ゲート駆動信号発生部１６と、制御信号発生部１８とを有する。
【００２９】
ゲート駆動信号発生部１６は、ゲート端子Ｇに供給されるゲート駆動信号を発生する部分であり、直流電源２０と、フリーホイールダイオード２２と、第１半導体スイッチ２４と、数百ｎＨ程度のインダクタ２６と、第２半導体スイッチ２８とを有する。
【００３０】
ここで、ゲート駆動信号発生部１６の各回路要素の接続関係を説明する。直流電源２０は、正極が電力用半導体スイッチ１４のカソード端子Ｋに接続され、また、該正極と電力用半導体スイッチ１４のゲート端子Ｇとの間に、第１半導体スイッチ２４とインダクタ２６の直列回路とが接続されている。
【００３１】
電力用半導体スイッチ１４のゲート端子Ｇとインダクタ２６との間には、ゲート駆動回路１２の寄生インダクタンスが現れた形態となっている（図１において寄生インダクタ２７として示す）。
【００３２】
電力用半導体スイッチ１４のゲート端子Ｇとインダクタ２６との接続点と、直流電源２０の負極との間には、第２半導体スイッチ２８が接続されている。また、第１半導体スイッチ２４とインダクタ２６との接続点と、直流電源２０の負極との間には、フリーホイールダイオード２２がアノードを直流電源２０の負極側となるように接続されている。
【００３３】
この実施の形態では、第１半導体スイッチ２４及び第２半導体スイッチ２８として、共に、例えばアバランシェ形ダイオードが内蔵されたｎチャネル型パワーＭＯＳトランジスタを用いている。
【００３４】
パルス信号発生部１７は、トリガパルス信号ＴＳを発生して制御信号発生部に供給する。このトリガパルス信号ＴＳは、図３に示すように、正極性の第１のパルスＴＳ１と、負極性の第２のパルスＴＳ２とを有し、第１及び第２のパルスＴＳ１及びＴＳ２の各パルス幅、パルス周期及び各振幅は、このパルス信号発生部１７において任意に設定される。特に、本実施の形態では、第１のパルスＴＳ１におけるパルス波形の積分値と第２のパルスＴＳ２におけるパルス波形の積分値とがほぼ同じになるように設定してある。
【００３５】
制御信号発生部１８は、第１半導体スイッチ２４及び第２半導体スイッチ２８にそれぞれスイッチング制御信号（第１制御信号ＣＳ１及び第２制御信号ＣＳ２）を供給する回路である。具体的には、例えば図２に示すように、絶縁トランス３４と、第１制御信号発生部３６と、第２制御信号発生部３８とを有する。
【００３６】
絶縁トランス３４は、１つの１次巻線４２と２つの２次巻線４４及び４６を有する。１次巻線４２には上述したパルス信号発生部１７からのトリガパルス信号ＴＳが入力される。
【００３７】
一方の２次巻線４４は、抵抗４８とダイオード５０とからなる整流回路と共に、第１パルス検出回路４５を構成する。該第１パルス検出回路４５は、トリガパルス信号ＴＳから第１のパルスＴＳ１を検出し、正極性のパルスＰ１として出力する。
【００３８】
他方の２次巻線４６は、抵抗６６とダイオード６８とからなる整流回路と共に、第２パルス検出回路４７を構成する。該第２パルス検出回路４７は、トリガパルス信号ＴＳから第２のパルスＴＳ２を検出し、正極性のパルスＰ２として出力する。
【００３９】
第１制御信号発生部３６は、パルスＰ１がセット入力、パルスＰ２がリセット入力されるフリップフロップ回路（ＦＦ１）５６と、パルスＰ１を反転するインバータ５２と、該インバータ５２から出力されるパルスの立ち上がりタイミング（パルスＰ１の立ち下がりタイミング）に基づいて所定のパルス幅を有する正極性のパルスＰ３を出力するパルス発生器５４と、該パルス発生器５４から出力されるパルスＰ３を反転するインバータ５８と、該インバータ５８からの出力とフリップフロップ回路５６からの出力との論理積をとって第１制御信号ＣＳ１として出力するＡＮＤ回路６０とを有する。
【００４０】
第２制御信号発生部３８は、前記パルス発生器５４からのパルスＰ３がセット入力、パルスＰ２がリセット入力されるフリップフロップ回路（ＦＦ２）６２と、該フリップフロップ回路６２からの出力を反転して第２制御信号ＣＳ２として出力するインバータ６４とを有する。
【００４１】
次に、この実施の形態に係る半導体装置１０の動作について図３も参照しながら説明する。
【００４２】
まず、初期状態（区間Ａ）においては、図２に示す第１制御信号発生部３６のフリップフロップ回路５６の出力及び第２制御信号発生部３８のフリップフロップ回路６２の出力が共に低レベルとなっていることから、第１制御信号ＣＳ１は低レベル、第２制御信号ＣＳ２は高レベルとなっており、これにより、第１半導体スイッチ２４はオフ状態、第２半導体スイッチ２８はオン状態とされている。
【００４３】
トリガパルス信号ＴＳの第１のパルスＴＳ１が立ち上がった時点ｔ１から区間Ｂが開始され、第１制御信号ＣＳ１が高レベルとなって、第１半導体スイッチ２４がオン状態となる。これにより、図１において直流電源２０の正極から第１半導体スイッチ２４、インダクタ２６及び第２半導体スイッチ２８を経て直流電源２０の負極に至る回路が形成され、インダクタ２６に流れる電流ＩＬが直線的に増大していく。つまり、インダクタ２６に対する電磁エネルギーの蓄積が行われる。この状態は、第１のパルスＴＳ１のパルス幅の期間にわたって継続する。
【００４４】
この区間Ｂは、電力用半導体スイッチ１４のターンオンの準備期間であり、電力用半導体スイッチ１４を急峻なゲート電流ＩＧでターンオンさせるために、予めインダクタ２６に必要な電流を流しておくための期間である。この期間においてインダクタ２６に流しておくべき必要な電流の値は予め設定され、従って、第１のパルスＴＳ１のパルス幅は、インダクタ２６に流れる電流の値が所定の値となるように設定される。
【００４５】
次に、トリガパルス信号ＴＳの第１のパルスＴＳ１が立ち下がった時点ｔ２から区間Ｃが開始される。ｔ２時点においては、図２のパルス発生器５４からパルスＰ３が出力されることから、第１制御信号ＣＳ１及び第２制御信号ＣＳ２が共に低レベルとなって、第１半導体スイッチ２４及び第２半導体スイッチ２８が共にオフ状態となる。この段階で、これまでインダクタ２６に蓄積されていた前記電磁エネルギーは、ゲート駆動信号の電流ＩＧとして放出される。
【００４６】
電力用半導体スイッチ１４のゲート端子Ｇとインダクタ２６との間には、寄生インダクタ２７が存在するため、インダクタ２６には、大きな逆誘起電圧が発生し、インダクタ２６に流れていた電流ＩＬは瞬時にゲート端子Ｇに流れることはない。つまり、区間Ｃの終了時点ｔ３においてＩＧ＝ＩＬとなるような、時間の遅れを伴う電流ＩＧが該ゲート端子Ｇに供給されることになる。但し、この時間の遅れは数百ｎｓ以下であるので、該電流ＩＧは、立ち上がりが急峻で、かつ、大電流となる。
【００４７】
電流ＩＧが上昇して該電流ＩＧの値が電力用半導体スイッチ１４のゲートトリガ電流値になった時点で、電力用半導体スイッチ１４はターンオンされる。該電力用半導体スイッチ１４のターンオンによって、アノード端子Ａとカソード端子Ｋとの間はオフ状態からオン状態に変化し、該電力用半導体スイッチ１４に対して並列に接続された図示しない主回路を還流する順電流ＩＦが流れる。
【００４８】
ここで、電力用半導体スイッチ１４のゲートインピーダンスは極めて低いので、区間Ｃという短時間（数百ｎｓ以下）に急峻に立ち上がる電流ＩＧによって、該電力用半導体スイッチ１４は短時間でターンオンされる。また、ゲート駆動回路１２の出力電圧ＶＧも急峻に上昇する。一方、電流ＩＬは、急峻に減少する。
【００４９】
上述の時点ｔ３から区間Ｄが開始され、ゲート端子Ｇに供給された電流ＩＧは、カソード端子Ｋを経由して直流電源２０の正極に流れる。更に、電流ＩＧは、フリーホイールダイオード２２を経由してインダクタ２６の一端３０に還流される。これは、インダクタ２６に蓄積された電磁エネルギーが、直流電源２０に回生されることを意味する。即ち、この区間Ｄは回生期間として定義できる。この回生期間は、パルス発生器５４から出力されるパルスＰ３のパルス幅にて設定される。
【００５０】
その後、前記パルスＰ３が立ち下がった時点ｔ４から区間Ｅが開始され、第１制御信号ＣＳ１が高レベルとなって第１半導体スイッチ２４がオン状態となる。これにより、電流ＩＧは、インダクタ２６の他端３２からゲート端子Ｇとカソード端子Ｋと第１半導体スイッチ２４とを介して、インダクタ２６の一端３０へと還流される。そのため、電磁エネルギーは、インダクタ２６と電力用半導体スイッチ１４と第１半導体スイッチ２４とを有する閉ループ回路で放出される。
【００５１】
なお、区間Ｅにおいて、電流ＩＧ、ＩＬ及び出力電圧ＶＧは、時間の経過に伴って緩やかに減少する。
【００５２】
そして、第２のパルスＴＳ２の立ち上がった時点ｔ５から区間Ｆが開始され、第１制御信号ＣＳ１は低レベル、第２制御信号ＣＳ２は高レベルとなって、第１半導体スイッチ２４はオフ状態、第２半導体スイッチ２８はオン状態となる。このとき、電力用半導体スイッチ１４はターンオフすることとなる。つまり、電力用半導体スイッチ１４のカソード端子Ｋが直流電源２０の正極に接続され、ゲート端子Ｇが第２半導体スイッチ２８を介して負極に接続されるため、電力用半導体スイッチ１４のゲート・カソード間は逆バイアスされ、確実にターンオフされることになる。
【００５３】
インダクタ２６に残留している電磁エネルギーは、インダクタ２６と第２半導体スイッチ２８とフリーホイールダイオード２２とによる閉ループ回路に電流ＩＬが流れることにより、完全に放出される。
【００５４】
このように、本実施の形態に係るゲート駆動回路１２並びに半導体装置１０においては、トリガパルス信号ＴＳにおける第１のパルスＴＳ１に基づいて、電力用半導体スイッチ１４のターンオンの準備から実際のターンオンを制御し、第２のパルスＴＳ２に基づいて電力用半導体スイッチ１４のターンオフを制御するようにしている。
【００５５】
しかも、トリガパルス信号ＴＳは、外部から供給可能であり、特に、本実施の形態では、パルス信号発生部１７にて第１及び第２のパルスＴＳ１及びＴＳ２の各パルス幅、各パルス振幅並びにパルス周期を任意に設定するようにしているため、第１のパルスＴＳ１の出力タイミング（第１のパルスＴＳ１の制御信号発生部１８への入力タイミング）及び第２のパルスＴＳ２の出力タイミング（第２のパルスＴＳ２の制御信号発生部１８への入力タイミング）を自由に設定することができる。
【００５６】
従って、複数の電力用半導体スイッチ１４を直列に接続しても、それぞれの電力用半導体スイッチ１４におけるターンオフの時間のばらつきは殆ど発生しない。
【００５７】
特に、本実施の形態では、制御信号発生部１８の入力段に絶縁トランス３４を接続するようにしている。そのため、トリガパルス信号ＴＳが、絶縁トランス３４を介してゲート駆動回路１２に入力される形態となるため、複数の電力用半導体スイッチ１４を直列に接続しても、それぞれの電力用半導体スイッチ１４とアースとの間は高電圧絶縁がなされる。
【００５８】
上述の例では、トリガパルス信号ＴＳにおける第１のパルスＴＳ１を正極性、第２のパルスＴＳ２を負極性としたが、もちろん、第１のパルスＴＳ１を負極性、第２のパルスＴＳ２を正極性にしてもよい。また、制御信号発生部１８の回路構成によっては、第１及び第２のパルスＴＳ１及びＴＳ２の極性を共に同極性としてもよい。
【００５９】
しかし、本実施の形態のように、高信頼性のために絶縁トランス３４を用いる場合は、トリガパルス信号ＴＳの第１及び第２のパルスＴＳ１及びＴＳ２は、互いに逆極性であることが好ましい。これにより、絶縁トランス３４における偏磁作用の発生を抑制することができる。
【００６０】
特に、本実施の形態では、第１のパルスＴＳ１におけるパルス波形の積分値と第２のパルスＴＳ２におけるパルス波形の積分値とがほぼ同じになるように設定しているため、絶縁トランス３４における偏磁作用の発生の抑制並びに飽和の抑制に有利となる。偏磁作用並びに飽和を抑制することによって、絶縁トランス３４のギャップレス化が実現でき、該半導体装置１０の製造コストを低減することができる。
【００６１】
このようなことから、本実施の形態に係るゲート駆動回路１２並びに半導体装置１０においては、信頼性の高い高電圧パルス発生回路、並びに大電流パルス発生回路を実現することができる。
【００６２】
また、１つのトリガパルス信号ＴＳによって、電力用半導体スイッチ１４のターンオンとターンオフとを制御することができるため、ゲート駆動回路１２は、ターンオン用又はターンオフ用の配線を不要とすることができ、半導体装置１０の回路構成を簡素化することができる。
【００６３】
また、電力用半導体スイッチ１４のターンオン及びターンオフのタイミングを全てトリガパルス信号ＴＳによって行うので、該電力用半導体スイッチ１４のターンオンとターンオフとをより正確に行うことができる。
【００６４】
なお、本発明に係る半導体素子のゲート駆動回路及び半導体装置は、上述の実施の形態に限らず、この発明の要旨を逸脱することなく、種々の構成を採り得ることは勿論である。
【００６５】
【発明の効果】
本発明に係る半導体素子のゲート駆動回路及び半導体装置は、電力用半導体スイッチのターンオフのタイミングも外部から容易に調整することができ、電力用半導体スイッチを複数個接続した場合においても、各電力用半導体スイッチのターンオフのタイミングをほぼ一致させることができる。
【図面の簡単な説明】
【図１】本実施の形態に係る半導体装置並びにゲート駆動回路の回路図である。
【図２】制御信号発生部の回路図である
【図３】ゲート駆動回路の各部における電圧と電流の時間的変化を示す波形図である。
【図４】従来技術に係るゲート駆動回路の回路図である。
【符号の説明】
１０…半導体装置 １２…ゲート駆動回路
１４…電力用半導体スイッチ １６…ゲート駆動信号発生部
１７…パルス信号発生部 １８…制御信号発生部
２０…直流電源 ２２…フリーホイールダイオード
２４…第１半導体スイッチ ２６…インダクタ
２８…第２半導体スイッチ ３４…絶縁トランス
ＴＳ…トリガパルス信号 ＴＳ１…第１のパルス
ＴＳ２…第２のパルス ＣＳ１…第１制御信号
ＣＳ２…第２制御信号
Claims (5)
- 少なくとも２個の半導体スイッチと１個のインダクタとの挙動によって、半導体素子のゲート端子にゲート駆動信号を供給し、該半導体素子をターンオンさせるオン動作と、前記ゲート駆動信号の供給を停止し、該半導体素子をターンオフさせるオフ動作とを行うゲート駆動信号供給系と、
前記半導体スイッチに対して制御信号を供給する制御信号発生部とを有し、
前記制御信号発生部は、入力されるトリガパルス信号の第１のパルスに基づいて、前記オン動作のための制御信号を生成し、入力される第２のパルスに基づいて、前記オフ動作のための制御信号を生成し、
前記オン動作は、前記第１のパルスの立ち上がりに基づいて、前記インダクタに対する電磁エネルギーの蓄積が開始され、
前記第１のパルスの立ち下がりに基づいて、前記インダクタから前記電磁エネルギーが放出されることにより、該半導体素子のゲート端子に前記ゲート駆動信号が供給される動作を含むことを特徴とする半導体素子のゲート駆動回路。 - 請求項１記載の半導体素子のゲート駆動回路において、
前記トリガパルス信号を発生し、前記制御信号発生部に供給するパルス信号発生部を有することを特徴とする半導体素子のゲート駆動回路。 - 請求項１記載の半導体素子のゲート駆動回路において、
前記制御信号発生部の入力段に絶縁トランスを有する場合に、
前記第１のパルスと第２のパルスとは互いに極性が逆であることを特徴とする半導体素子のゲート駆動回路。 - 請求項３記載の半導体素子のゲート駆動回路において、
前記第１のパルスにおけるパルス波形の積分値と前記第２のパルスにおけるパルス波形の積分値とがほぼ同じであることを特徴とする半導体素子のゲート駆動回路。 - 半導体素子と、
少なくとも２個の半導体スイッチと１個のインダクタとの挙動によって、該半導体素子のゲート端子にゲート駆動信号を供給し、該半導体素子をターンオンさせるオン動作と、前記ゲート駆動信号の供給を停止し、該半導体素子をターンオフさせるオフ動作とを行うゲート駆動信号供給系と、
前記半導体スイッチに対して制御信号を供給する制御信号発生部とを有するゲート駆動回路とを具備し、
前記制御信号発生部は、入力されるトリガパルス信号の第１のパルスに基づいて、前記オン動作のための制御信号を生成し、入力される第２のパルスに基づいて、前記オフ動作のための制御信号を生成し、
前記オン動作は、前記第１のパルスの立ち上がりに基づいて、前記インダクタに対する電磁エネルギーの蓄積が開始され、
前記第１のパルスの立ち下がりに基づいて、前記インダクタから前記電磁エネルギーが放出されることにより、該半導体素子のゲート端子に前記ゲート駆動信号が供給される動作を含むことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002273217A JP4113405B2 (ja) | 2002-09-19 | 2002-09-19 | 半導体素子のゲート駆動回路及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002273217A JP4113405B2 (ja) | 2002-09-19 | 2002-09-19 | 半導体素子のゲート駆動回路及び半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004112434A JP2004112434A (ja) | 2004-04-08 |
| JP4113405B2 true JP4113405B2 (ja) | 2008-07-09 |
Family
ID=32270024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002273217A Expired - Fee Related JP4113405B2 (ja) | 2002-09-19 | 2002-09-19 | 半導体素子のゲート駆動回路及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4113405B2 (ja) |
-
2002
- 2002-09-19 JP JP2002273217A patent/JP4113405B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004112434A (ja) | 2004-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9966837B1 (en) | Power converter with circuits for providing gate driving | |
| US8829949B2 (en) | Method and apparatus for driving a voltage controlled power switch device | |
| US9509299B2 (en) | Apparatus and method for control of semiconductor switching devices | |
| CN109672336B (zh) | 一种SiC MOSFET门极辅助电路 | |
| Swamy et al. | An efficient resonant gate-drive scheme for high-frequency applications | |
| JPH0946201A (ja) | 絶縁ゲート型半導体装置の駆動方法及び装置 | |
| JP2013115933A (ja) | 半導体スイッチおよび電力変換装置 | |
| US7053678B2 (en) | Driving circuit for a control terminal of a bipolar transistor in an emitter-switching configuration and corresponding method for reducing the VCESAT dynamic phenomenon | |
| US20140240007A1 (en) | Drive Circuit For Power Transistor | |
| JP2002261596A (ja) | サイリスタ用ゲートドライバ | |
| US7248093B2 (en) | Bipolar bootstrap top switch gate drive for half-bridge semiconductor power topologies | |
| US4593204A (en) | Driver circuits for gate turn-off thyristors and bipolar transistors | |
| JP4113405B2 (ja) | 半導体素子のゲート駆動回路及び半導体装置 | |
| KR100385789B1 (ko) | 전력용 반도체 스위치의 게이트 구동 회로 | |
| JP7072709B1 (ja) | バイポーラパルス電圧ゲートドライバ | |
| US6577518B2 (en) | Integrated controller for synchronous rectifiers | |
| Bayerer et al. | Low impedance gate drive for full control of voltage controlled power devices | |
| JP3005367B2 (ja) | ドライブ回路 | |
| JP3659222B2 (ja) | 電流制御型半導体素子用駆動回路 | |
| JP3685137B2 (ja) | 電流制御型半導体素子用駆動回路、および電流制御型半導体素子用駆動装置 | |
| US20090154199A1 (en) | Burst frequency resonant inverter | |
| JP3685143B2 (ja) | 電流制御型半導体素子用駆動回路 | |
| US20180340972A1 (en) | Pulse current application circuit and control method thereof | |
| JPS5950616A (ja) | Ｍｏｓ電界効果トランジスタ回路装置の運転方法 | |
| JP2624076B2 (ja) | 放電加工電源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050822 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071113 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080111 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080408 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080411 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |