JP2005160151A - 高電圧パルス発生回路 - Google Patents

Abstract

【課題】電源効率の向上、出力パルス数の向上、出力パルスエネルギの向上を図る。
【解決手段】高電圧パルス発生回路１０Ａは、直流電源部１６の両端に直列接続されたインダクタ２２、第１の半導体スイッチ２４及び第２の半導体スイッチ２６と、第１の半導体スイッチ２４のアノード端子Ａに一端２８が接続されたインダクタ２２の他端３０にカソード端子が接続され、第１の半導体スイッチ２４のゲート端子Ｇにアノード端子が接続されたダイオード３２とを有し、インダクタ２２は、１次巻線４２と２次巻線４４とを有する。そして、第１の半導体スイッチ２４に対して並列にダイオード４５が接続され、インダクタ２２の１次巻線４２に対して並列にコンデンサ４６が接続されている。
【選択図】図３

Description

本発明は、簡単な回路構成にて、低い電圧の直流電源部からインダクタに蓄積させた電磁エネルギを開放することにより、極めて短い立ち上がり時間と極めて狭いパルス幅とを有する高電圧パルスを供給できる高電圧パルス発生回路に関する。

最近、高電圧パルスの放電によるプラズマにより、脱臭、殺菌、有害ガスの分解等を行う技術が適応されるようになってきたが、このプラズマを発生させるために高電圧の極めて幅の狭いパルスを供給できる高電圧パルス発生回路が必要となる。

従来の高電圧パルス発生回路１００は、図１０に示すように、高電圧パルスの波高値に略等しい直流高電圧を発生する充電装置１０２と、該充電装置１０２からの直流高電圧に充電されるキャパシタ１０４と、大きな耐電圧を得るために直列接続された複数個の静電誘導サイリスタ（以下、ＳＩサイリスタと記す）等の半導体素子１０６によるスイッチ１０８と、該スイッチ１０８の高速スイッチングによってキャパシタ１０４に充電された直流高電圧が高電圧パルスとして供給される負荷１１０とを有する（例えば特許文献１参照）。

各半導体素子１０６には、これら半導体素子１０６をターンオンさせるために、ゲート駆動回路１１２が接続されている。また、各半導体素子１０６の非導通時におけるインピーダンスのばらつきによる各半導体素子１０６の分担電圧のアンバランスを小さくするために、バランサ抵抗１１４が半導体素子１０６に並列に接続されている。

すなわち、高電圧パルス発生回路１００には、負荷１１０に対して直列に、複数個の半導体素子１０６とバランサ抵抗１１４とからなる多直列回路１１６が接続されている。

一方、提案例に係る高電圧パルス発生回路１１８は、図１１に示すように、半導体スイッチ１２６をターンオンすることによって、直流電源１２０（電源電圧Ｅ）から抵抗１３６（抵抗値Ｒ）→各磁性体コア１２８の１ターンの１次巻線→半導体スイッチ１２６→直流電源１２０に、略Ｅ／Ｒの大きさの電流が流れる。

このとき、磁性体コア１２８のトランス作用により各磁性体コア１２８の１ターンの２次巻線にも同じ大きさの電流が各半導体素子１３４のゲート−カソードを経由して流れるため、全ての半導体素子１３４を同時にターンオンすることとなる（例えば非特許文献１参照）。

これにより、半導体スイッチ１２６と直列接続された半導体素子１３４とが導通するため、インダクタ１３８には略Ｅの電圧が印加され、電流Ｉ_Lが直線状に増加して行き、電磁エネルギがインダクタに蓄積される。

インダクタ１３８に流れる電流Ｉ_Lが増加して、所望の電磁エネルギが蓄積された段階で、半導体スイッチ１２６をターンオフさせると、インダクタの電流の流れる経路が断たれようとするため、インダクタの残留電磁エネルギによる誘起電圧が逆極性に発生する。

その結果、ダイオード１４０が導通し、インダクタ１３８→各半導体素子１３４→各磁性体コア１２８の１次巻線→ダイオード１４０→インダクタ１３８という経路でインダクタの電流が引き続き流れるようになる。このとき、各磁性体コアの２次巻線にも同じ大きさの電流が流れる。

つまり、各半導体素子１３４のアノードに流れ込む電流は全てゲートへ流れ出し、カソードには電流が流れなくなる。この電流は半導体素子１３４に蓄積された電荷が放出されるまで流れる。この状態では電流経路に大きな電圧降下は生じず、時間も極く短時間なため、インダクタの電流の減少は僅かであり、インダクタの電磁エネルギの減少も少ない。

この電荷の放出と共に、半導体素子１３４はオフ状態に移行し、急速に空乏層が形成されていき、これによる少量の電気容量でインダクタ電流が充電されるため、アノード−カソード間の電圧も急峻に立ち上がっていく。このため、インダクタ電圧は急速に増大し、電流は急速に減少する。言い換えれば、インダクタの電磁エネルギが半導体素子１３４のアノード−カソード間容量に静電エネルギとして移行することになる。この電圧は負荷１４２にも供給されるので、この移行の過程でインダクタの電磁エネルギ及び半導体素子１３４のアノード−カソード間容量による静電エネルギが負荷で消費される。

高電圧パルス発生回路１１８では、直流電源１２０は低電圧でもよく、半導体素子１３４のターンオン及びターンオフは磁性体コア１２８の２次電流のみで行われ、ゲート駆動回路が不要になり、装置を簡単化することが可能となる。

特開２００２−４４９６５号公報（図３、図４） 電気学会プラズマ研究会、講演番号ＰＳＴ−０２−１６号（図１）

しかしながら、図１０に示す従来の高電圧パルス発生回路１００は、回路構成が複雑である。また、充電装置１０２をはじめとして、全ての回路部品に高電圧が印加される。そのため、絶縁距離を大きく取る等、高電圧絶縁を行う必要がある。従って、高電圧パルス発生回路１００の大型化とコストの増大化を招くという問題がある。

また、万一の誤動作により、直列された半導体素子１０６の一部のみが、ターンオンした場合には、残りの半導体素子１０６に定格を超えた過電圧の印加による破壊が生じるおそれがあり、高信頼性の動作が期待できないという問題がある。

さらに、極めて急峻に立上がるパルス（１０ｋＶ／μ秒以上）を発生させるために半導体素子１０６を急速にターンオンさせる必要があることから、半導体素子１０６へのゲート信号の印加タイミングのズレや各半導体素子１０６のターンオン時間のズレが、２ｎ秒や３ｎ秒のオーダーでもターンオン時の過渡電圧バランスが大きく崩れるという問題があり、通常のインバータ等（数百Ｖ／μ秒程度）のような半導体素子の直列接続の場合に比べて桁違いの困難さがある。

一方、図１１に示す提案例に係る高電圧パルス発生回路１１８では、直流電源１２０は低電圧でよく、万一のターンオン誤動作等の場合において、半導体素子１３４に対して耐電圧以上の電圧が印加されるということが全くなく、その点での改良はなされているが、半導体素子１３４のターンオフ時間のばらつきにより、急速に行われるターンオフ時において過渡電圧バランスの崩れを防止するのが非常に難しい。つまり、複数の半導体素子の直列接続に伴う問題は相変わらず存在している。

さらに、ダイオード１４０の直列回路に複数の磁性体コアが配されるため、これによる物理的な距離、並びに有限の１次巻線及び２次巻線間の漏れによるインダクタンスの存在により、半導体スイッチ１２６のターンオフによるインダクタ電流のダイオード１４０への転流に時間を要し、半導体素子１３４のターンオフゲート電流の増加率が抑えられてしまい、半導体素子１３４のカソードに電流が流れている間に空乏層が広がり始め（ターンオフ利得が１以上となり）、急峻なターンオフでは不安定となるおそれがあった。

本発明はこのような問題を考慮してなされたものであり、高電圧が印加される半導体スイッチを複数個使用することなく、簡単な回路構成で、急峻な立ち上がり時間と極めて狭いパルス幅を有する高電圧パルスを供給できるようにした高電圧パルス発生回路を提供することを目的とする。

また、本発明の他の目的は、上述の目的に加えて、第１の半導体スイッチの動作責務を軽減することができ、第１の半導体スイッチのスイッチング損失の低減や電流遮断耐量の向上を図ることができる高電圧パルス発生回路を提供することにある。

また、本発明の他の目的は、上述の目的に加えて、電源効率の向上、出力パルス数の向上、出力パルスエネルギの向上を図ることができる高電圧パルス発生回路を提供することにある。

本発明に係る高電圧パルス発生回路は、直流電源部の両端に直列接続されたインダクタ、第１の半導体スイッチ及び第２の半導体スイッチと、前記第１の半導体スイッチのアノード端子に一端が接続された前記インダクタの他端にカソード端子が接続され、前記第１の半導体スイッチのゲート端子にアノード端子が接続されたダイオードとを有し、前記インダクタは、１次巻線と２次巻線とを有し、前記１次巻線に並列にコンデンサが接続されていることを特徴とする。

まず、前記第２の半導体スイッチをターンオンすることにより、第１の半導体スイッチも導通し、前記インダクタに直流電源部の電圧が印加され、該インダクタに誘導エネルギが蓄積される。その後、前記第２の半導体スイッチをターンオフさせると、前記第１の半導体スイッチも急速にターンオフするため、前記インダクタに非常に急峻に立ち上がる極めて幅の狭い高電圧パルスが発生することとなる。

前記インダクタで高電圧パルスの発生を行い、高電圧パルスの供給を受ける負荷は、前記インダクタと並列に接続する、あるいは前記第１の半導体スイッチと並列に接続してもよい。

第１の半導体スイッチとしては、電流制御形のデバイス又は自己消弧形あるいは転流消弧形のデバイスを用いることができる。具体的には、ＳＩサイリスタ、ＧＴＯ（ゲートターンオフサイリスタ）、ＳＩＴ（静電誘導トランジスタ）、バイポーラトランジスタ、サイリスタ等を使用することができる。その中でも前記ＧＴＯのような電流制御形で、かつ、自己消弧形のサイリスタが適しており、特に、短幅パルスの発生のためにターンオン・ターンオフ速度の早いデバイスが要求される場合には、ＳＩサイリスタが好適である。このＳＩサイリスタは、ターンオン時の電流上昇率が比較的緩やかな場合には、ゲート−カソード間に若干の正電圧を印加するだけで電界効果によるターンオンが可能となる。

また、ターンオフに際しては、ゲートから電流を流し出すことで、デバイス内部に蓄積された電荷を消滅させ、空乏層を形成し、ターンオフを達成する。通常のインバータ等に使用した場合には、ターンオフ利得が１以上、つまり、ゲート電流がアノード電流より小さく、かつ、この電流の増加率が大きくなくても電荷の引き抜きが完了すればターンオフを達成できる。

ところが、パルスパワー用途のように急峻なターンオフを行う必要がある場合には、このターンオフゲート電流がアノード電流と同じ（この場合、ターンオフ利得が１）か、それ以上（この場合、ターンオフ利得は１以下）に大きく、かつ、急速に増大させ、デバイス内部に蓄積された電荷の引き抜きが終了する前にカソード電流がゼロとなる理想的で、安定したターンオフを達成する必要がある。

しかし、通常、アノード電流は大きく、従って、ターンオフ利得を１ないしそれ以下、かつ急峻（アノード電流に等しくなるまでの時間が十数ｎ秒以下）にターンオフさせるために、通常使用するゲート駆動回路でゲートからこのような電流を流すことは非常に困難であり、また、実用的ではない。

本発明に係る高電圧パルス発生回路は、このようなゲート駆動回路を使用せずにターンオフ利得を見かけ上、１以下とすることができる機能を有している。

第２の半導体スイッチとしては、自己消弧形あるいは転流消弧形のデバイスを使用することができる。例えば電力用金属酸化半導体電界効果トランジスタが好適である。

ところで、上述した本発明においては、前記インダクタの１次巻線に発生する電圧に略等しい電圧が前記第１の半導体スイッチにも印加される。従って、２次巻線側において、これ以上の出力電圧が要求される場合には、前記２次巻線を、前記１次巻線の巻数よりも多い巻数とすればよい。これにより、前記第１の半導体スイッチの耐電圧よりも高い電圧を有する高電圧パルスが該インダクタの２次巻線に発生されることになる。

さらに、本発明においては、１次巻線と並列にコンデンサを接続するようにしている。この場合、コンデンサは、前記第２の半導体スイッチがターンオフし、その後、前記第１の半導体スイッチがターンオフする際に、前記第１の半導体スイッチに流れる電流を転流させる経路を形成することになる。

これにより、第１の半導体スイッチの動作責務を軽減することができ、第１の半導体スイッチのスイッチング損失の低減や電流遮断耐量の向上を図ることができる。特に、電流遮断耐量の向上は、パルス電源の大容量化につながる。

また、第１の半導体スイッチが高速に、もしくは大電流を遮断した場合に、インダクタの励磁インダクタンスには大きなサージ電圧が第１の半導体スイッチに加わることになるが、上述のコンデンサを接続することで、前記サージ電圧を抑えることができ、第１の半導体スイッチの信頼性の向上を図ることができる。

しかも、使用する第１の半導体スイッチによっては、ターンオフ時の電圧上昇率（ｄｖ／ｄｔ）をあまり高くできない場合があるが、上述のコンデンサを接続することで、使用する第１の半導体スイッチの許容可能なレベルの電圧上昇率（ｄｖ／ｄｔ）まで、前記コンデンサの容量で調整することができる。

なお、上述のコンデンサに残ったエネルギの多くは直流電源部に回生されることから、前記コンデンサを接続することによる効率低下は少ない。

このように、本発明に係る高電圧パルス発生回路においては、高電圧が印加される半導体スイッチを複数個使用することなく、簡単な回路構成で、急峻な立ち上がり時間と極めて狭いパルス幅を有する高電圧パルスを供給できる。また、第１の半導体スイッチの動作責務を軽減することができ、第１の半導体スイッチのスイッチング損失の低減や電流遮断耐量の向上を図ることができる。その結果、電源効率の向上、出力パルス数の向上、出力パルスエネルギの向上を図ることができる。

また、前記構成において、前記第１の半導体スイッチに対して並列に接続され、かつ、前記第１の半導体スイッチの前記アノード端子にカソード端子が接続されたダイオードを有するようにしてもよいし、あるいは、前記直流電源部と前記第２の半導体スイッチとの間にアノード端子が接続され、かつ、前記第１の半導体スイッチのアノード端子あるいは前記インダクタの前記一端にカソード端子が接続されたダイオードを有するようにしてもよい。

この構成により、前記インダクタでの残存エネルギ、例えばインダクタに負荷が接続されていれば、該負荷の余分なエネルギ（使われないエネルギ）、並びに前記インダクタの１次巻線に対して並列に接続されたコンデンサの蓄積エネルギを直流電源部に戻す動作が行われ、電源の高効率化に寄与する。

また、本発明に係る高電圧パルス発生回路は、直流電源部の両端に直列接続されたインダクタ、第１の半導体スイッチ及び第２の半導体スイッチと、前記第１の半導体スイッチのアノード端子に一端が接続された前記インダクタの他端と前記第１の半導体スイッチのゲート端子との間に接続された抵抗とを有し、前記インダクタは、１次巻線と２次巻線とを有し、前記１次巻線に並列にコンデンサが接続されていることを特徴とする。

これにより、第２の半導体スイッチをターンオンさせたときに、第１の半導体スイッチをより確実にターンオンさせることができる。特に、第１の半導体スイッチを電流制御形のデバイスで構成した場合、ゲートに電流を流し込まないとターンオンしないが、上述のように抵抗を接続することで、第１の半導体スイッチを確実にターンオンさせることができる。

なお、上述の抵抗を用いた構成においては、直流電源部で使用する電源電圧を高電圧とした場合においても低コストで構成することができる。

以上説明したように、本発明に係る高電圧パルス発生回路によれば、高電圧が印加される半導体スイッチを複数個使用することなく、簡単な回路構成で、急峻な立ち上がり時間と極めて狭いパルス幅を有する高電圧パルスを供給でき、しかも、第１の半導体スイッチの動作責務を軽減することができ、第１の半導体スイッチのスイッチング損失の低減や電流遮断耐量の向上を図ることができる。

その結果、電源効率の向上、出力パルス数の向上、出力パルスエネルギの向上を図ることができる。

以下、本発明に係る高電圧パルス発生回路の実施の形態例を図１〜図９を参照しながら説明する。

まず、本実施の形態に係る高電圧パルス発生回路を説明する前に、本実施の形態で使用される高電圧パルス発生回路の基本構成及び基本動作について図１〜図２Ｅを参照しながら説明する。

まず、この基本構成に係る高電圧パルス発生回路１０は、図１に示すように、直流電源１２と高周波インピーダンスを低くするコンデンサ１４とを有する直流電源部１６の両端１８及び２０に、インダクタ２２、第１の半導体スイッチ２４及び第２の半導体スイッチ２６を直列接続し、さらに、一端２８が第１の半導体スイッチ２４のアノード端子Ａに接続されたインダクタ２２の他端３０と、第１の半導体スイッチ２４の制御端子（ゲート端子）Ｇとの間に該制御端子Ｇ側がアノードとなるようにダイオード３２が挿入接続され、高電圧パルスを必要とする負荷３４がインダクタ２２と並列に接続されて構成されている。

図１の例では、第２の半導体スイッチ２６が直流電源部１６の負極端子２０側に設けられているが、正極端子１８側に設けても同じ効果をもたらすことはいうまでもない。また、負荷３４もインダクタ２２と並列ではなく、第１の半導体スイッチ２４と並列に接続してもよい。

第２の半導体スイッチ２６には、自己消弧形あるいは転流消弧形のデバイスを用いることができるが、この基本構成では、アバランシェ形ダイオード３６が逆並列で内蔵された電力用金属酸化半導体電界効果トランジスタ（以下、パワーＭＯＳＦＥＴと記す）３８を使用し、該パワーＭＯＳＦＥＴ３８と、パワーＭＯＳＦＥＴ３８のゲート端子Ｇとソース端子Ｓに接続され、パワーＭＯＳＦＥＴ３８のオン及びオフを制御するゲート駆動回路４０とから構成されている。

第１の半導体スイッチ２４は、電流制御形のデバイス又は自己消弧形あるいは転流消弧形のデバイスを用いることができるが、この第１の実施の形態では、ターンオフ時の電圧上昇率（ｄｖ／ｄｔ）に対する耐量が極めて大きく、かつ、電圧定格の高いＳＩサイリスタを用いている。

次に、この基本構成に係る高電圧パルス発生回路１０が負荷３４に対して高電圧パルスＶ_Lを供給する時間経過について、図１の回路図と図２Ａ〜図２Ｅの動作波形図とを参照しながら説明する。

まず、時点ｔ₀において、ゲート駆動回路４０からパワーＭＯＳＦＥＴ３８のゲート−ソース間に制御信号Ｖｃ（図２Ｅ参照）が供給され、パワーＭＯＳＦＥＴ３８がオフからオンになる（図２Ｄ参照）。

このとき、ダイオード３２の逆極性の極めて大きなインピーダンスにより、第１の半導体スイッチ２４は、ゲートＧ及びカソードＫ間に正に印加される電界効果によりターンオンする。第１の半導体スイッチ２４のアノード電流の立ち上がりは、インダクタ２２により抑制されるため、電界効果だけでも、正常なターンオンが行われる。なお、ダイオード３２と並列に抵抗を接続するか、あるいは他の電源から抵抗を介して第１の半導体スイッチ２４のゲート端子Ｇに積極的にゲート電流を流してもよいことはいうまでもない。

このようにして、時点ｔ₀で第２の半導体スイッチ２６及び第１の半導体スイッチ２４が導通すると、インダクタ２２に直流電源１２の電源電圧Ｅとほぼ同じ電圧が印加され、インダクタ２２の１次インダクタンスをＬとすると、図２Ａに示すように、インダクタ２２の電流Ｉ_Lは勾配（Ｅ／Ｌ）で時間の経過に伴って直線状に増加する。

前記電流Ｉ_Lは、時点ｔ₁で電流がＩｐ（＝ＥＴ₀／Ｌ）となり、所望の電磁エネルギ（＝ＬＩｐ²／２）が得られると、ゲート駆動回路４０からの制御信号Ｖcの供給を停止し、パワーＭＯＳＦＥＴ３８をターンオフさせる（図２Ｅ参照）。

このとき、前記電流Ｉ_Lの通流経路に存在するインダクタ２２以外の図示しない浮遊インダクタンス（主に配線インダクタンス）が大きいと、パワーＭＯＳＦＥＴ３８は瞬時に遮断状態とはならず、若干、電流が流れ続ける時間があり、パワーＭＯＳＦＥＴ３８の出力容量を充電し、ダイオード３６のアバランシェ電圧に達すると、該ダイオード３６がアバランシェ電圧を持ったまま導通し、大きな損失を発生させる。このため、前記浮遊インダクタンスを極力低減させることにより、ダイオード３６がアバランシェまで至らないようにし、ほぼ理想的なターンオフが行われるようにする。

パワーＭＯＳＦＥＴ３８がターンオフすることにより、第１の半導体スイッチ２４のカソードＫからの電流もゼロ、つまり、開放状態となるため、インダクタ２２に流れていた電流Ｉ_Lは遮断され、インダクタ２２は残留電磁エネルギによって逆誘起電圧を発生させようとするが、ダイオード３２が作用し、インダクタ２２の電流Ｉ_Lは、第１の半導体スイッチ２４のアノードＡ→第１の半導体スイッチ２４のゲートＧ→ダイオード３２のアノード→ダイオード３２のカソードで構成される経路に転流する。

この場合、ダイオード３２が存在する分岐回路の浮遊インダクタンスも極力低くし、転流が短時間で終了するように配慮する必要がある。第１の半導体スイッチ２４は、今まで流れていた電流によって電荷が蓄積されており、この電荷がゼロとなるまでは（ストレージ期間）、第１の半導体スイッチ２４のアノード−ゲート間は導通状態を維持するため、上記経路の電圧降下は少ない。

従って、インダクタ２２の逆誘起電圧Ｖ_Lは十分低い値に抑えられるため、時間の短いストレージ期間（図２Ａの時間Ｔ₁）内の前記電流Ｉ_Lの減少はほとんどないが、該時間Ｔ₁は第１の半導体スイッチ２４のゲート端子Ｇから引き抜かれる電荷量により決まる。そのため、できるだけ大きな電流を急峻に流し、見かけ上のターンオフ利得を１以下として時間Ｔ₁を短縮し、インダクタ２２の電流Ｉ_Lの減少を極力抑える必要がある。

時点ｔ₂で第１の半導体スイッチ２４の内部に蓄積されていた電荷の引き抜きを完了し、空乏層がカソード側並びにゲート側からアノード側へ広がり、ターンオフ動作を開始する。空乏層は内蔵電位で決まる量により、接合にかかる電圧が増大し、ターンオフが進行するに従い拡大し、最終的にアノード近傍に到達する。

従って、空乏層による電気容量は、アクティブな電荷が多数存在する飽和状態（導通状態）から、構造で決まる少量の電気容量まで変化していく。インダクタ２２の電磁エネルギによる電流が引き続きアノード→ゲートに流れ、この空乏層の電気容量を充電する。この充電電圧、つまり、第１の半導体スイッチ２４のアノード−ゲート間電圧Ｖ_AGは、初めは大きい電気容量のため、比較的緩やかに上昇するが、空乏層の拡がりと共に急速に上昇していく。

時点ｔ₃で電流Ｉ_Lがゼロになると、図２Ｂ及び図２Ｃに示すように、電圧Ｖ_AG及びＶ_Lが最大となり、それぞれＶ_AP及びＶ_LPとなる。この時点で、インダクタ２２の電磁エネルギが全て第１の半導体スイッチ２４の空乏層の電気容量に移行したことになる。

また、この現象は、インダクタ２２のインダクタンスと第１の半導体スイッチ２４の電気容量とによる共振動作であるため、ほぼインダクタ２２の電流Ｉ_Lは余弦波形、第１の半導体スイッチ２４のアノード−ゲート間電圧Ｖ_AGは正弦波形となる。

従って、自由に定数を決められるインダクタ２２のインダクタンスの値を選ぶことにより、インダクタ２２並びに該インダクタ２２と並列の負荷に発生するパルスの幅をコントロールできる。つまり、第１の半導体スイッチ２４の電気容量の等価容量をＣとすると、パルス幅Ｔｐは、

となる。

時点ｔ₃で最大値Ｖ_APに充電された第１の半導体スイッチ２４の空乏層の電気容量に蓄えられた電荷は、共振現象の継続により、インダクタ２２及び蓄積電荷によって逆方向に導通状態のダイオード３２の経路で放電が始まり、時点ｔ₄でダイオード３２が逆回復し、非導通になるまで続く。時点ｔ₄でインダクタ２２及び第１の半導体スイッチ２４の空乏層の電気容量にエネルギが残存していれば、このエネルギによる電流は、直流電源部１６→第２の半導体スイッチ２６のダイオード３６→第１の半導体スイッチ２４のカソードＫ→アノードＡの経路で流れる。

直流電源部１６に流れる時間Ｔ₄は回生動作となり、インダクタ２２及び第１の半導体スイッチ２４の空乏層の電気容量に残存しているエネルギが回生され、運転効率の向上に大きく寄与する。従って、ダイオード３２の逆回復時間を極力短縮し、時間Ｔ₃を短くすることが重要となる。

以上の説明では、負荷３４を等価的に抵抗負荷のような線形性のもので説明したが、負荷３４が図３の放電ギャップ３５のような非線形なものでは、電圧の上昇中に負荷インピーダンスが急減し、その後の波形は図２Ｂや図２Ｃとは違ったものとなるが、この場合、図２Ｂや図２Ｃの波形よりもパルス幅の狭いパルス状の波形となる。

ところで、インダクタ２２は、１次巻線４２と、該１次巻線４２と磁気的に結合され、かつ、１次巻線４２の巻数よりも多い巻数の２次巻線４４とを有する。この場合、１次巻線４２と２次巻線４４間の磁気結合を密にし、漏れ磁束の発生を抑制するために、磁性体コアに巻きつけることが好ましい。

そして、１次巻線４２の巻数をＮ１、２次巻線４４の巻数をＮ２とすれば、この基本構成に係る高電圧パルス発生回路１０の場合には、Ｖ_AG×Ｎ２／ Ｎ１の電圧を負荷３４に出力することができる。つまり、インダクタ２２の出力電圧は、第１の半導体スイッチ２４のアノード−カソード間電圧Ｖ_AKの耐量以上の電圧となる。

なお、この基本構成では、２次巻線４４の巻数を１次巻線４２の巻数よりも多くして加極性としたが、その他、２次巻線４４の巻数を１次巻線４２の巻数よりも少なくして減極性としてもよい。

次に、上述した基本構成に係る高電圧パルス発生回路１０を有する第１の実施の形態に係る高電圧パルス発生回路１０Ａについて図３〜図７を参照しながら説明する。

この第１の実施の形態に係る高電圧パルス発生回路１０Ａは、図３に示すように、上述の基本構成における第１の半導体スイッチ２４に対して並列にダイオード４５が接続され、インダクタ２２の１次巻線４２に対して並列にコンデンサ４６が接続されて構成されている。

ダイオード４５は、アノード端子及びカソード端子が、第１の半導体スイッチ２４のカソード端子及びアノード端子に接続され、第１の半導体スイッチ２４に対して逆並列接続されている。

そして、この第１の実施の形態に係る高電圧パルス発生回路１０Ａにおいても、図３の経路４８に示すように、インダクタ２２の励磁インダクタンスに電流が流れ、エネルギが蓄積される。その後、パワーＭＯＳＦＥＴ３８をオフすることで、図３の経路５０に示すように、第１の半導体スイッチ２４のアノード端子Ａからカソード端子Ｋに流れていた電流がアノード端子Ａからゲート端子Ｇに転流し、第１の半導体スイッチ２４の内部に残留する電荷がゲートから引き抜かれ、第１の半導体スイッチ２４がターンオフすることとなる。

このとき、図４に示すように、第１の半導体スイッチ２４に流れていた電流Ｉ_Aが、コンデンサ４６が接続された経路５２に転流し、これにより、第１の半導体スイッチ２４の動作責務が軽減されることになる。

前記コンデンサ４６を接続しない場合、図５Ａの破線Ａに示すように、第１の半導体スイッチ２４に流れているアノード電流Ｉ_Aは、第１の半導体スイッチ２４のターンオフに伴って低減していくが、第１の半導体スイッチ２４のアノード−カソード間電圧Ｖ_AKは、図５Ｂの破線Ｂに示すように、急峻に立ち上がることとなる。

この立ち上がり時にオーバーシュート（パルスひずみ）等が生じ、図５Ｃの破線Ｃに示すように、第１の半導体スイッチ２４のスイッチング損失（電圧×電流）は大きくなる。

一方、第１の実施の形態のように、コンデンサ４６を接続した場合には、第１の半導体スイッチ２４がターンオフした段階で、アノード電流Ｉ_Aは、図５Ａの実線Ｄに示すように、急峻に低減し、また、図５Ｂの実線Ｅに示すように、アノード−カソード間電圧Ｖ_AKの立ち上がりが緩やかになることから、図５Ｃの実線Ｆに示すように、第１の半導体スイッチ２４のスイッチング損失は大幅に低減される。

すなわち、前記コンデンサ４６を接続することで、第１の半導体スイッチ２４のスイッチング損失の低減や電流遮断耐量の向上を図ることができる。

特に、電流遮断耐量の向上は、パルス電源の大容量化につながる。つまり、インダクタ２２の励磁インダクタンスに蓄積されるエネルギは、１／２×（励磁インダクタンス）×（第１の半導体スイッチ２４の遮断電流）²で決まり、第１の半導体スイッチ２４の遮断電流が電源の出力容量に大きく影響するからである。

また、第１の半導体スイッチ２４が高速に、もしくは大電流を遮断した場合に、インダクタ２２の励磁インダクタンスには大きなサージ電圧（パルス出力）が第１の半導体スイッチ２４に加わる。当然、電圧定格以上の電圧が第１の半導体スイッチ２４に印加されると該第１の半導体スイッチ２４に悪影響を与えるおそれがあるが、上述したようにコンデンサ４６を接続することで、前記サージ電圧を抑えることができ、第１の半導体スイッチ２４の信頼性の向上を図ることができる。

また、使用する第１の半導体スイッチ２４によっては、ターンオフ時の電圧上昇率（ｄｖ／ｄｔ）をあまり高くできない場合がある。上述のように第１の半導体スイッチ２４に対して並列にコンデンサ４６を接続することで、使用する第１の半導体スイッチ２４の許容可能なレベルの電圧上昇率（ｄｖ／ｄｔ）、例えば１ｋＶ／μｓ以上まで、前記コンデンサ４６の容量で調整することができ、設計の自由度を広げることができる。

なお、前記コンデンサ４６を接続した場合においては、後述するように、コンデンサ４６に残ったエネルギの多くは直流電源部１６に回生されることから、前記コンデンサ４６を接続することによる効率低下は少ない。

上述したように、第１の半導体スイッチ２４がターンオフすることによって、図６に示すように、インダクタ２２の励磁インダクタンスに流れていた電流がインダクタ２２を介して負荷３４に転流する（経路５４参照）。このとき、インダクタ２２に大きなパルス電圧が発生し、負荷３４の放電ギャップ３５にて放電が発生することになる。

このとき、第１の半導体スイッチ２４を含む一般の半導体スイッチは、寄生する容量成分が存在するため、転流する電流はすべて負荷３４に流れるわけではなく、第１の半導体スイッチ２４の寄生容量の充電のために電流が流れる。

負荷３４が、放電ギャップ３５のように容量性の負荷である場合においては、放電によってエネルギが消費されるが、すべてが消費されなかったり、放電が起こらずにエネルギが多く残留することがある。

この場合、残った電荷がインダクタ２２の励磁インダクタンスを介して放出され（インダクタ２２の励磁インダクタンスに電流が流れ）、再度インダクタ２２の励磁インダクタンスにエネルギが移動する。

負荷３４にたまった電荷がなくなり、エネルギが励磁インダクタンスに移動し終わると、図７に示すように、２つの経路（第１及び第２の経路５６及び５８）に電流が流れることとなる。

第１の経路５６は、もう一度負荷３４へ向かう経路であり、第２の経路５８は、直流電源部１６、パワーＭＯＳＦＥＴ３８の逆並列ダイオード３６、第１の半導体スイッチ２４に逆並列に接続されたダイオード４５を結ぶ経路である。

但し、このときインダクタ２２で発生する電圧は、直流電源部１６と２つのダイオード３６及び４５で生ずる電圧でクランプされ、電流の多くは第２の経路５８に流れる。この第２の経路５８を通じての電流の流れは、図７では、直流電源部１６のコンデンサ１４にエネルギを回生する動作になる。また、この回生動作においては、コンデンサ４６の蓄積エネルギ、すなわち、第１の半導体スイッチ２４のターンオフ後にコンデンサ４６に蓄積したエネルギの多くが直流電源部１６に回生される。

つまり、負荷の余分なエネルギ（使われないエネルギ）を直流電源部１６に戻すという動作ということになり、直流電源部１６の高効率化に寄与する。

また、実際上、前記ダイオード４５がないと、再度、インダクタ２２の励磁インダクタンスと負荷３４で共振し、結果的に第１の半導体スイッチ２４に耐圧を超える逆電圧が印加されるおそれがあり、また、このとき重畳するパルス状のノイズで第２の半導体スイッチ２６が誤動作する等の悪影響がある。従って、励磁インダクタンスのエネルギの処理のためにも、前記ダイオード４５を接続することが望ましい。

上述の第１の実施の形態に係る高電圧パルス発生回路１０Ａでは、第１の半導体スイッチ２４に対して逆並列にダイオード４５を接続した場合を示したが、その他、図８に示す変形例に係る高電圧パルス発生回路１０Ａａのように、直流電源部１６の負極端子２０と第１の半導体スイッチ２４のアノード端子Ａ（あるいはインダクタ２２の一端２８）との間にダイオードを接続するようにしてもよい。この場合、ダイオード４５のアノード端子が直流電源部１６の負極端子２０に接続され、ダイオード４５のカソード端子が第１の半導体スイッチ２４のアノード端子Ａに接続される。

これにより、直流電源部１６及びダイオード４５を結ぶ経路６０に電流が流れ、直流電源部１６にエネルギが回生されることになる。特に、この例では、上述の例（図７参照）と異なり、回生する電流の経路に接続されたダイオードが１つ（ダイオード４５）であるため、回生時の損失が少ないことと、機構的に前記回生する電流の経路の配線を短くすることができるため、回生効率がよくなるという利点がある。

次に、第２の実施の形態に係る高電圧パルス発生回路１０Ｂについて図９を参照しながら説明する。

この第２の実施の形態に係る高電圧パルス発生回路１０Ｂは、上述した第１の実施の形態に係る高電圧パルス発生回路１０Ａ（図３参照）とほぼ同様の構成を有するが、第１の半導体スイッチ２４のゲート端子Ｇとインダクタ２２の他端３０との間に接続された素子をダイオード３２の代わりに抵抗６２とした点で異なる。

この場合、パワーＭＯＳＦＥＴ３８をオンさせたときに、第１の半導体スイッチ２４をより確実にターンオンさせることができる。特に、第１の半導体スイッチ２４を電流制御形のデバイスで構成した場合、ゲートに電流を流し込まないとターンオンしないが、上述のように抵抗６２を接続することで、第１の半導体スイッチ２４を確実にターンオンさせることができる。

なお、上述の抵抗６２を用いた構成においては、直流電源部１６で使用する電源電圧を高電圧とした場合においても低コストで構成することができる。つまり、第１の半導体スイッチ２４のゲート端子Ｇとインダクタ２２の他端３０との間にダイオード３２を接続した場合は、直流電源部１６で使用する電源電圧として高電圧を使用したいとき、ダイオード３２の耐圧の問題上、複数個のダイオードを直列に接続するか、耐圧が高いダイオード（一般に高価である）が必要であるが、抵抗６２であれば、比較的低コストで済む。

また、図９の例では、第１の半導体スイッチ２４に対して並列にダイオード４５を接続した場合を示したが、その他、図８と同様に、直流電源部１６の負極端子２０と第１の半導体スイッチ２４のアノード端子Ａ（あるいはインダクタ２２の一端２８）との間にダイオード４５を接続するようにしてもよい。

このように、第１及び第２の実施の形態に係る高電圧パルス発生回路１０Ａ（１０Ａａ）及び１０Ｂは、従来の高電圧パルス発生回路１００（図１０参照）並びに提案例に係る高電圧パルス発生回路１１８（図１１参照）と比較して、高電圧が印加される半導体スイッチとして１個の第１の半導体スイッチ２４のみでよく、しかも、該第１の半導体スイッチ２４のゲート駆動には通常使用される電子回路によるゲート駆動回路を必要としないことが大きな利点である。

また、高電圧が発生又は供給される部分は、第１の半導体スイッチ２４のアノード端子Ａとインダクタ２２の一端２８のみであり、他の回路要素は全て低電圧仕様の回路部品でよい。

例えば、自動車の排ガスのパルス放電によるプラズマ分解のような場合には、自動車のバッテリーである４２Ｖ程度の直流電源からでも動作可能であり、部品の電圧定格も数１０Ｖあれば十分である。特に、図１０に示す従来の高電圧パルス発生回路１００では直流電源としてキャパシタ充電装置１０２を必要とし、通常この装置は非常に高価である。

従って、第１及び第２の実施の形態に係る高電圧パルス発生回路１０Ａ（１０Ａａ）及び１０Ｂは、有害ガスの分解のためのプラズマ発生装置等、極めて短時間で急峻に立ち上がり、高い電圧上昇率（ｄｖ／ｄｔ）を有するパルスを必要とするものに好適に利用できる。

さらに、第１及び第２の実施の形態では、インダクタ２２の１次巻線４２と並列にコンデンサ４６を接続するようにしたので、第１の半導体スイッチ２４の動作責務を軽減することができ、第１の半導体スイッチ２４のスイッチング損失の低減や電流遮断耐量の向上を図ることができる。特に、電流遮断耐量の向上は、パルス電源の大容量化につながる。その結果、電源効率の向上、出力パルス数の向上、出力パルスエネルギの向上を図ることができる。

また、第１及び第２の実施の形態では、第１の半導体スイッチ２４に対して並列にダイオード４５を接続する、あるいは、直流電源部１６と第１の半導体スイッチ２４との間にダイオード４５を接続するようにしたので、インダクタ２２での残存エネルギ、例えばインダクタ２２に負荷３４が接続されていれば、該負荷３４の余分なエネルギ（使われないエネルギ）、並びにインダクタ２２に対して並列に接続されたコンデンサ４６の蓄積エネルギを直流電源部１６に戻す動作が行われ、電源の高効率化に寄与する。

なお、本発明に係る高電圧パルス発生回路は、上述の実施の形態に限らず、本発明の要旨を逸脱することなく、種々の構成を採り得ることはもちろんである。

基本構成に係る高電圧パルス発生回路を示す回路図である。 図２Ａ〜図２Ｅは、基本構成に係る高電圧パルス発生回路の各部の電圧および電流の動作波形を説明する図である。 第１の実施の形態に係る高電圧パルス発生回路を示す回路図である。 第１の半導体スイッチに流れていた電流がコンデンサに転流する状態を示す説明図である。 図５Ａは、コンデンサを接続しない場合とコンデンサを接続した場合における第１の半導体スイッチのアノード電流の変化の違いを示す特性図であり、図５Ｂは、アノード−カソード間電圧の変化の違いを示す特性図であり、図５Ｃは、スイッチング損失の違いを示す特性図である。 インダクタの励磁インダクタンスに流れていた電流がインダクタを介して負荷に転流する状態を示す説明図である。 エネルギの回生動作を示す説明図である。 変形例に係る高電圧パルス発生回路を示す回路図である。 第２の実施の形態に係る高電圧パルス発生回路を示す回路図である。 従来技術に係る高電圧パルス発生回路を示す図である。 提案例に係る高電圧パルス発生回路を示す図である。

符号の説明

１０、１０Ａ、１０Ａａ、１０Ｂ…高電圧パルス発生回路
１４、４６…コンデンサ １６…直流電源部
２２…インダクタ ２４…第１の半導体スイッチ
２６…第２の半導体スイッチ ３２、３６、４５…ダイオード
３４…負荷 ３５…放電ギャップ
４２…１次巻線 ４４…２次巻線
６２…抵抗

Claims (8)

1. 直流電源部の両端に直列接続されたインダクタ、第１の半導体スイッチ及び第２の半導体スイッチと、
   前記第１の半導体スイッチのアノード端子に一端が接続された前記インダクタの他端にカソード端子が接続され、前記第１の半導体スイッチのゲート端子にアノード端子が接続されたダイオードとを有し、
   前記インダクタは、１次巻線と２次巻線とを有し、
   前記１次巻線に並列にコンデンサが接続されていることを特徴とする高電圧パルス発生回路。
2. 直流電源部の両端に直列接続されたインダクタ、第１の半導体スイッチ及び第２の半導体スイッチと、
   前記第１の半導体スイッチのアノード端子に一端が接続された前記インダクタの他端と前記第１の半導体スイッチのゲート端子との間に接続された抵抗とを有し、
   前記インダクタは、１次巻線と２次巻線とを有し、
   前記１次巻線に並列にコンデンサが接続されていることを特徴とする高電圧パルス発生回路。
3. 請求項１又は２記載の高電圧パルス発生回路において、
   前記第２の半導体スイッチのターンオンによる前記第１の半導体スイッチの導通に伴う前記インダクタへの誘導エネルギの蓄積と、
   前記第２の半導体スイッチのターンオフによる前記第１の半導体スイッチのターンオフに伴う前記インダクタでの高電圧パルスの発生とが行われることを特徴とする高電圧パルス発生回路。
4. 請求項３記載の高電圧パルス発生回路において、
   前記コンデンサは、前記第２の半導体スイッチのターンオフ後に前記第１の半導体スイッチに流れる電流を転流させる経路を形成することを特徴とする高電圧パルス発生回路。
5. 請求項１〜４のいずれか１項に記載の高電圧パルス発生回路において、
   前記第１の半導体スイッチに対して並列に接続され、かつ、前記第１の半導体スイッチの前記アノード端子にカソード端子が接続されたダイオードを有することを特徴とする高電圧パルス発生回路。
6. 請求項１〜４のいずれか１項に記載の高電圧パルス発生回路において、
   前記直流電源部と前記第２の半導体スイッチとの間にアノード端子が接続され、かつ、前記第１の半導体スイッチのアノード端子あるいは前記インダクタの前記一端にカソード端子が接続されたダイオードを有することを特徴とする高電圧パルス発生回路。
7. 請求項１〜６のいずれか１項に記載の高電圧パルス発生回路において、
   前記第１の半導体スイッチは、静電誘導サイリスタを有することを特徴とする高電圧パルス発生回路。
8. 請求項１〜７のいずれか１項に記載の高電圧パルス発生回路において、
   前記第２の半導体スイッチは、電力用金属酸化半導体電界効果トランジスタを有することを特徴とする高電圧パルス発生回路。
   
   

Images