JP2005328653A - 高電圧パルス発生回路 - Google Patents

Abstract

【課題】第１の半導体スイッチの短絡故障を早期に検出し、他の構成回路の故障や他の部品への波及を回避する。
【解決手段】第２の半導体スイッチ３４のターンオンによる第１の半導体スイッチ３２の導通に伴うインダクタ３０への誘導エネルギの蓄積と、第２の半導体スイッチ３４のターンオフによる第１の半導体スイッチ３２のターンオフに伴うインダクタ３０での高電圧パルスＰｏの発生が行われる高電圧パルス発生回路１０において、第１の半導体スイッチ３２と第２の半導体スイッチ３４の両端電圧が正常範囲から外れた場合に、第２の半導体スイッチ３４の駆動を停止する故障診断回路１４を有する。
【選択図】図１

Description

本発明は、極めて短い立ち上がり時間と極めて狭いパルス幅とを有する高電圧パルスを供給でき、しかも、構成回路の故障を早期に検出することができる高電圧パルス発生回路に関する。

最近、高電圧パルスの放電によるプラズマにより、脱臭、殺菌、有害ガスの分解等を行う技術が適応されるようになってきたが、このプラズマを発生させるために高電圧の極めて幅の狭いパルスを供給できる高電圧パルス発生回路が必要となる。

そこで、従来においては、例えば特許文献１に示すような高電圧パルス発生回路が提案されている。この高電圧パルス発生回路２００は、図７に示すように、直流電源部２０２の両端にインダクタ２０４、第１の半導体スイッチ２０６及び第２の半導体スイッチ２０８を直列に接続し、第１の半導体スイッチ２０６のアノード端子に一端が接続された前記インダクタ２０４の他端にカソード、前記第１の半導体スイッチ２０６のゲート端子にアノードとなるようにダイオード２１０を接続した極めて簡単な回路である。

そして、第２の半導体スイッチ２０８をオンすることにより、第１の半導体スイッチ２０６も導通し、インダクタ２０４に直流電源部２０２の電圧が印加され、該インダクタ２０４に誘導エネルギが蓄積される。その後、第２の半導体スイッチ２０８をオフさせると、第１の半導体スイッチ２０６も急速にターンオフするため、インダクタ２０４に非常に急峻に立ち上がる極めて幅の狭い高電圧パルスＰｏが発生し、出力端子２１２及び２１４より高電圧パルスＰｏを取り出すことができる。

この高電圧パルス発生回路２００によれば、高電圧が印加される半導体スイッチを複数個使用することなく、簡単な回路構成で、急峻な立ち上がり時間と極めて狭いパルス幅を有する高電圧パルスＰｏを供給することができる。

特開２００４−７２９９４号公報

ところで、第１の半導体スイッチ２０６に加わる電圧は出力端子２１２及び２１４に接続される負荷に大きく依存することから、出力端子２１２及び２１４間が開放状態にあると、第１の半導体スイッチ２０６をオフにした際に、該第１の半導体スイッチ２０６が破壊するような高電圧（過電圧）が加わるおそれがある。この場合は、第１の半導体スイッチ２０６に並列にスナバ回路を接続することが考えられる。

しかし、何らかの原因で第１の半導体スイッチ２０６が短絡した場合、以下のような故障が発生するおそれがある。

すなわち、第１の半導体スイッチ２０６が短絡すると、インダクタ２０４の励磁インダクタンスに蓄積したエネルギがダイオード２１０で消費され、ダイオード２１０が加熱し熱的な破壊を起こし、短絡する場合がある。ダイオード２１０が短絡すると、第２の半導体スイッチ２０８に過大な電流が流れてしまい、高電圧パルス発生回路２００として機能しなくなるおそれがある。このように第１の半導体スイッチ２０６の短絡故障が他の構成回路の故障を引き起こし、さらには他の部品に波及するという問題がある。

本発明はこのような課題を考慮してなされたものであり、第１の半導体スイッチの短絡故障を早期に検出することができ、他の構成回路の故障や他の部品への波及を回避することができる高電圧パルス発生回路を提供することを目的とする。

本発明に係る高電圧パルス発生回路は、直流電源部の両端に直列接続されたインダクタ、第１の半導体スイッチ及び第２の半導体スイッチと、前記第１の半導体スイッチのアノード端子に一端が接続された前記インダクタの他端にカソード端子が接続され、前記第１の半導体スイッチのゲート端子にアノード端子が接続されたダイオードとを有し、前記第２の半導体スイッチのターンオンによる前記第１の半導体スイッチの導通に伴う前記インダクタへの誘導エネルギの蓄積と、前記第２の半導体スイッチのターンオフによる前記第１の半導体スイッチのターンオフに伴う前記インダクタでの高電圧パルスの発生が行われる高電圧パルス発生回路において、前記第１の半導体スイッチと前記第２の半導体スイッチの両端電圧が正常範囲から外れた場合に、前記第２の半導体スイッチの駆動を停止する故障診断回路を有することを特徴とする。

これにより、まず、第１の半導体スイッチが短絡故障すると、第１の半導体スイッチと第２の半導体スイッチの両端電圧が低下する。そして、この両端電圧が正常範囲から外れた時点で、前記第２の半導体スイッチの駆動が停止し、高電圧パルス発生回路自体の運転が停止することになる。

このように、本発明においては、何らかの原因で第１の半導体スイッチが短絡故障した場合でも、その短絡故障を早期に検出することができる。そのため、インダクタの励磁インダクタンスに蓄積したエネルギがダイオードで消費され、ダイオードが加熱し熱的な破壊を起こすこともなくなり、第２の半導体スイッチに過大な電流が流れることもない。つまり、第１の半導体スイッチが短絡故障に起因する他の構成回路の故障を引き起こすことがなくなり、他の部品への波及も回避することができる。

そして、前記構成において、入力されるスイッチングパルス信号に基づいて前記第２の半導体スイッチを所定のスイッチング周波数でオン／オフ制御する駆動回路を有し、前記故障診断回路は、前記第１の半導体スイッチと前記第２の半導体スイッチの両端電圧が正常範囲から外れた場合に、前記スイッチングパルス信号の前記駆動回路への入力を禁止するようにしてもよい。

これは、極めて短いパルス周期と極めて狭いパルス幅とを有する高電圧パルスを出力している状態において、第１の半導体スイッチが短絡故障した場合に有効である。

また、前記構成において、前記故障診断回路は、前記第１の半導体スイッチと前記第２の半導体スイッチの両端電圧を検出する検出回路と、前記検出回路からの検出電圧と予め設定された前記規定電圧とを比較し、前記検出電圧が前記正常範囲である場合に駆動信号を出力し、前記検出電圧が前記規定電圧以下の場合に停止信号を出力する判別回路と、前記判別回路からの停止信号の入力に基づいて前記スイッチングパルス信号の前記駆動回路への入力を禁止するゲート回路とを有するようにしてもよい。この場合、極めて簡単な回路構成で故障診断回路を構成することができる。

前記検出回路は、前記第１の半導体スイッチと前記第２の半導体スイッチの両端に直列に接続されたスナバダイオード及びスナバコンデンサと、前記スナバコンデンサに並列に接続されたサージアブゾーバとを有する電圧クランプ型のスナバ回路を有し、前記スナバコンデンサもしくは前記サージアブゾーバの両端電圧を前記検出電圧として取り出すようにしてもよい。

第１の半導体スイッチに加わる過電圧を回避するためのスナバ回路を利用することから、過電圧の回避と短絡故障の検出を行うことができ、安全性の高い高電圧パルス発生回路を提供することができる。

また、前記構成において、運転指令信号の入力に基づく前記高電圧パルス発生回路の運転開始時点から運転停止時点にかけて前記判別回路からの出力を前記ゲート回路に伝達する第２のゲート回路を有するようにしてもよい。この場合、前記判別回路は、前記運転指令信号の入力に基づく前記高電圧パルス発生回路の運転開始時点から所定時間にわたって強制的に前記駆動信号を出力させる調整回路を有することが好ましい。

これは、高電圧パルス発生回路が正常であっても、運転開始時点では、前記第１の半導体スイッチと前記第２の半導体スイッチの両端電圧が前記規定電圧以下となっているため、誤って短絡故障と判別するおそれがあるからである。上述のように、運転開始時点から所定時間、例えば正常な高電圧パルス発生回路が通常に動作するまでの時間にわたって、判別回路から強制的に駆動信号を出力させることによって、上述のような誤判別を回避することができる。

なお、前記第１の半導体スイッチは、静電誘導サイリスタであってもよい。また、前記第２の半導体スイッチは、電力用金属酸化半導体電界効果トランジスタであってもよい。

以上説明したように、本発明に係る高電圧パルス発生回路によれば、第１の半導体スイッチの短絡故障を早期に検出することができ、他の構成回路の故障や他の部品への波及を回避することができる。

以下、本発明に係る高電圧パルス発生回路の実施の形態例を図１〜図６を参照しながら説明する。

本実施の形態に係る高電圧パルス発生回路１０は、回路本体１２と故障診断回路１４とを有する。故障診断回路１４については後で詳述する。

まず、回路本体１２は、図１に示すように、直流電源２０と高周波インピーダンスを低くするコンデンサ２２とを有する直流電源部２４の両端２６及び２８に直列接続されたインダクタ３０、第１の半導体スイッチ３２及び第２の半導体スイッチ３４を有する。

インダクタ３０は、１次巻線３６と２次巻線３８を有するトランス４０を有し、該トランス４０の２次巻線３８の両端４２及び４４（出力端子）から高電圧パルスＰｏが取り出されるようになっている。２次巻線３８の出力端子４２及び４４には、破線で示すように、例えば放電ギャップ４６が接続されたり、図示しないが、抵抗負荷が接続される。このインダクタ３０の一端４８には（１次巻線３６の一端）には、第１の半導体スイッチ３２のアノード端子が接続されている。

また、第１の半導体スイッチ３２のゲート端子５０とインダクタ３０の他端５２間に並列接続された２つのダイオード５４ａ及び５４ｂが接続されている。２つのダイオード５４ａ及び５４ｂは、各アノード端子が共通接点を介して第１の半導体スイッチ３２のゲート端子５０に接続され、各カソード端子がインダクタ３０の他端５２（１次巻線３６の他端）に接続されている。

なお、図１の例では、第２の半導体スイッチ３４が直流電源部２４の負極端子２８側に設けられているが、正極端子２６側に設けても同じ効果をもたらすことはいうまでもない。また、出力もインダクタ３０からではなく、第１の半導体スイッチ３２の両端から取り出すようにしてもよい。

第２の半導体スイッチ３４は、自己消弧形あるいは転流消弧形のデバイスを用いることができるが、この例では、アバランシェ形ダイオード５６が逆並列で内蔵された電力用金属酸化半導体電界効果トランジスタを使用している。第２の半導体スイッチ３４のゲート端子とソース端子間には、ゲート駆動回路５８からのスイッチングパルス信号Ｖｓが供給されるようになっている。ゲート駆動回路５８としては、入力信号を増幅する各種増幅器やインバータ等を用いることができる。

第１の半導体スイッチ３２は、電流制御形のデバイス又は自己消弧形あるいは転流消弧形のデバイスを用いることができるが、この実施の形態では、ターンオフ時の電圧上昇率（ｄｖ／ｄｔ）に対する耐量が極めて大きく、かつ、電圧定格の高いＳＩサイリスタを用いている。

また、この実施の形態では、第１の半導体スイッチ３２に対して並列に接続されたダイオード６０を有する。このダイオード６０は、アノード端子が第１の半導体スイッチ３２のカソード端子に接続され、カソード端子が第１の半導体スイッチ３２のアノード端子に接続され、第１の半導体スイッチ３２に対して逆並列接続されている。

ここで、回路本体１２の回路動作について、図１の回路図と図２Ａ〜図２Ｄの波形図とを参照しながら説明する。

まず、時点ｔ０において、第２の半導体スイッチ３４のゲート−ソース間に供給されているスイッチングパルス信号Ｖｓが高レベル（図２Ｄ参照）になることから、第２の半導体スイッチ３４がオンになる。

このとき、ダイオード５４ａ及び５４ｂの逆極性の極めて大きなインピーダンスにより、第１の半導体スイッチ３２は、ゲート及びカソード間に正に印加される電界効果によりターンオンする。第１の半導体スイッチ３２のアノード電流の立ち上がりは、インダクタ３０により抑制されるため、電界効果だけでも、正常なターンオンが行われる。

このようにして、時点ｔ０で第２の半導体スイッチ３４及び第１の半導体スイッチ３２が導通すると、トランス４０に直流電源２０の電圧Ｖとほぼ同じ電圧が印加され、トランス４０の１次インダクタンスをＬとしたとき、図２Ａに示すように、トランス４０の１次巻線３６に流れる電流Ｉ１は勾配（Ｖ／Ｌ）で時間の経過に伴って直線状に増加する。

そして、第１の半導体スイッチ３２がオンとなっている期間Ｔｏｎにおいて、２次巻線３８の出力端子４２及び４４には、一定の負極性の電圧（負極性パルスＰｎ：図２Ｃ参照）が出力される。直流電源２０の電源電圧をＶ、トランス４０の巻数比（２次巻線３８の巻線数ｎ２／１次巻線３６の巻線数ｎ１）をｎとしたとき、２次巻線３８の出力端子４２及び４４に現れる出力電圧Ｖｏのレベルは−ｎＶである（Ｖｏ＝−ｎＶ（図２Ｃ参照））。この期間Ｔｏｎにおいては、２次巻線３８に流れる電流Ｉ２の波形も負極性のパルスＰｎに準じた波形となる（図２Ｂ参照）。

その後、時点ｔ１において、スイッチングパルス信号Ｖｓ（図２Ｄ参照）が低レベルになることから、これにより、第２の半導体スイッチ３４がターンオフする。該第２の半導体スイッチ３４がターンオフすると、第１の半導体スイッチ３２のカソードからの電流もゼロ、つまり、開放状態となるため、１次巻線３６に流れていた電流Ｉ１は遮断され、１次巻線３６は残留電磁エネルギによって逆誘起電圧を発生させようとするが、各ダイオード５４ａ及び５４ｂが作用し、１次巻線３６の電流Ｉ１は、第１の半導体スイッチ３２のアノード端子→第１の半導体スイッチ３２のゲート端子５０→各ダイオード５４ａ及び５４ｂのアノード→各ダイオード５４ａ及び５４ｂのカソードで構成される経路に転流する。このとき、出力端子４２及び４４への高電圧パルスＰｏの発生が開始されると共に、トランス４０に発生する誘導起電力によって出力電圧Ｖｏが急峻に上昇する（図２Ｃ参照）。そして、第１の半導体スイッチ３２がオフになって、電流Ｉ１がゼロになった時点ｔ２で、高電圧パルスＰｏがピークとなる。

高電圧パルスＰｏのピーク値は、トランス４０の巻数比をｎ、トランス４０の１次インダクタンスをＬ、トランス４０の１次巻線３６を流れる電流Ｉ１の遮断速度を（ｄｉ／ｄｔ）としたとき、ｎＬ１（ｄｉ／ｄｔ）である。これは、第１の半導体スイッチ３２のアノード−カソード間電圧Ｖ_AKとしたとき、高電圧パルスＰｏのピーク値はｎＶ_AKとなり、第１の半導体スイッチ３２のアノード−カソード間電圧Ｖ_AKの耐量以上の電圧となる。また、第１の半導体スイッチ３２の全電気容量の等価容量をＣとすると、高電圧パルスＰｏのパルス幅Ｔｐは、

となる。

例えば出力端子４２及び４４間に放電ギャップ４６が接続されていれば、高電圧パルスＰｏのピーク時点ｔ２において、放電が発生することになる。なお、時点ｔ２で放電ギャップ４６で消費できていないエネルギが残存していれば（２次巻線３８からのエネルギ移動を含む）、このエネルギによる電流は、１次巻線３６→直流電源部２４→第２の半導体スイッチ３４のダイオード５６→第１の半導体スイッチ３２のダイオード６０→１次巻線３６の経路で流れる。この電流の流れは回生動作となり、１次巻線３６に残存しているエネルギが回生され、運転効率の向上に大きく寄与する。

このように、本実施の形態に係る高電圧パルス発生回路１０においては、簡単な回路構成で、急峻な立ち上がり時間と極めて狭いパルス幅を有する高電圧パルスＰｏを供給することができる。

そして、本実施の形態に係る高電圧パルス発生回路１０は、前記回路本体１２に加えて、故障診断回路１４を有する。

故障診断回路１４は、第１の半導体スイッチ３２と第２の半導体スイッチ３４の両端電圧が正常範囲から外れた場合に、第２の半導体スイッチ３４の駆動を停止する機能を有する。つまり、前記両端電圧が正常範囲から外れた場合に、スイッチングパルス信号Ｖｓのゲート駆動回路５８への入力を禁止する。

故障診断回路１４は、図３に示すように、検出回路７０と、判別回路７２と、第１のゲート回路７４と、第２のゲート回路７６とを有する。ここで、ゲート駆動回路は、入力されるスイッチングパルス信号Ｐｓを所定のゲインに増幅して、スイッチングパルス信号Ｖｓとして第２の半導体スイッチ３４のゲート−ソース間に供給する。

検出回路７０は、第１の半導体スイッチ３２と第２の半導体スイッチ３４の両端電圧Ｖａを検出し、検出電圧Ｖｂとして出力する。判別回路７２は、検出回路７０からの検出電圧Ｖｂと予め設定された規定電圧Ｖｃとを比較し、検出電圧Ｖｂが規定電圧Ｖｃよりも高い場合に駆動信号Ｓｄを出力し、検出電圧Ｖｂが規定電圧Ｖｃ以下の場合に停止信号Ｓｎを出力する比較回路７８を有する。

第１のゲート回路７４は、判別回路７２からの停止信号Ｓｎの入力に基づいてスイッチング指令信号Ｐｓのゲート駆動回路５８への入力を禁止する。第２のゲート回路７６は、判別回路７２と第１のゲート回路７４間に接続され、且つ、運転指令信号Ｐｃの入力に基づく高電圧パルス発生回路１０の運転開始時点から運転停止時点にかけて判別回路７２からの出力を第１のゲート回路７４に伝達する。運転指令信号Ｐｃは、高電圧パルス発生回路１０の運転／停止を指示するための信号であり、例えば制御コンピュータ等から供給される。

また、判別回路７２は、前記比較回路７８のほかに、運転指令信号Ｐｃの入力に基づく高電圧パルス発生回路１０の運転開始時点から所定時間ｔｄにわたって強制的に駆動信号Ｓｄを出力する調整回路８０を有する。所定時間ｔｄとしては、例えば正常な高電圧パルス発生回路１０が運転開始時点から通常に動作するまでの時間が挙げられる。

次に、故障診断回路１４の回路動作について簡単に説明する。まず、調整回路８０及び第２のゲート回路７６に供給されている運転指令信号Ｐｃが運転を示すレベルになると、調整回路８０から強制的に所定時間ｔｄにわたって駆動信号Ｓｄが出力され、第２のゲート回路７６を通じて第１のゲート回路７４に供給される。

第１のゲート回路７４は、供給されているスイッチング指令信号Ｐｓを第２のゲート回路７６からの駆動信号Ｓｄの入力に基づいてゲート駆動回路５８に出力する。ゲート駆動回路５８は、供給されたスイッチングパルス信号Ｐｓを所定のゲインに増幅して、スイッチングパルス信号Ｖｓとして第２の半導体スイッチ３４のゲート−ソース間に供給する。これによって、回路本体１２が動作することになる。

前記所定時間ｔｄの経過後においても、回路本体１２が正常運転している場合は、第１の半導体スイッチ３２と第２の半導体スイッチ３４の両端電圧Ｖａが正常範囲にあることから、判別回路７２からは駆動信号Ｓｄが継続して出力され、これにより、第２の半導体スイッチ３４にはスイッチングパルス信号Ｖｓが供給される。そして、運転指令信号Ｐｃが停止を示すレベルになった時点で、第２のゲート回路７６が、判別回路７２からの駆動信号Ｓｄの第１のゲート回路７４への供給を禁止することから、第２の半導体スイッチ３４へのスイッチングパルス信号Ｖｓの供給が停止され、回路本体１２の運転は停止する。再び運転指令信号Ｐｃが運転を示すレベルになれば、上述と同様に回路本体１２の運転が再開することになる。

一方、前記所定時間ｔｄの経過後において、回路本体１２の第１の半導体スイッチ３２が短絡故障した場合は、第１の半導体スイッチ３２と第２の半導体スイッチ３４の両端電圧Ｖａが低下し、これに伴って、検出回路７０からの検出電圧Ｖｂも低下する。そして、検出電圧Ｖｂが規定電圧Ｖｃ以下になった時点で判別回路７２からは停止信号Ｓｎが出力される。第１のゲート回路７４は、供給されているスイッチング指令信号Ｐｓのゲート駆動回路５８への出力を前記停止信号Ｓｎの入力に基づいて禁止する。これによって、回路本体１２の運転は停止することとなる。

このように、本実施の形態に係る高電圧パルス発生回路１０においては、何らかの原因で第１の半導体スイッチ３２が短絡故障した場合でも、その短絡故障を早期に検出し、回路本体１２の運転を停止させることができる。そのため、インダクタ３０の励磁インダクタンスに蓄積したエネルギがダイオード５４ａ及び５４ｂで消費され、ダイオードの熱的破壊が発生することもなくなり、第２の半導体スイッチ３４に過大な電流が流れることもない。つまり、第１の半導体スイッチ３２が短絡故障に起因する他の構成回路の故障を引き起こすことがなくなり、他の部品への波及も回避することができる。

本実施の形態では、検出回路７０からの検出電圧Ｖｂが規定電圧Ｖｃ以下になった時点で、スイッチング指令信号Ｐｓのゲート駆動回路５８への入力を禁止するようにしたので、極めて短いパルス周期と極めて狭いパルス幅とを有する高電圧パルスＰｏを出力している状態において、第１の半導体スイッチ３２が短絡故障した場合にも有効に適用させることができる。

特に、本実施の形態では、判別回路７２に調整回路８０を組み込むようにしている。これは、高電圧パルス発生回路１０が正常であっても、運転開始時点では、検出回路７０からの検出電圧Ｖｂが規定電圧Ｖｃ以下となっているため、誤って短絡故障と判別するおそれがあるからであり、運転開始時点から所定時間ｔｄにわたって、調整回路８０から強制的に駆動信号Ｓｄを出力することによって、上述のような誤判別を回避することができる。

次に、本実施の形態に係る高電圧パルス発生回路１０の実施例について図４〜図６を参照しながら説明する。

実施例に係る高電圧パルス発生回路１００は、図４に示すように、第１の半導体スイッチ３２及び第２の半導体スイッチ３４に対して並列に接続された検出回路７０として、スナバ回路１０２と、該スナバ回路１０２に並列に接続された過電圧検出回路１０４とを有する。

過電圧検出回路１０４の後段には、判別回路７２の比較回路７８としての比較器１０６が接続されている。また、判別回路７２の調整回路８０として、コンデンサ１０８、ＮＡＮＤ回路１１０、ＡＮＤ回路１１２及びＯＲ回路１１４を有する。

さらに、第２のゲート回路７６として、ＯＲ回路１１４の後段に接続されたＡＮＤ回路１１６を有し、第１のゲート回路７４として、ＡＮＤ回路１１６の後段に接続されたＡＮＤ回路１１８を有する。

そして、スナバ回路１０２は、第１の半導体スイッチ３２及び第２の半導体スイッチ３４に対して並列に接続されたダイオード１２０とコンデンサ１２２の直列回路と、該直列回路のコンデンサ１２２に対して並列に接続されたサージアブゾーバ１２４とを有する電圧クランプ型のスナバ回路である。ダイオード１２０は、アノードが第１の半導体スイッチ３２のアノード端子に接続され、カソードがコンデンサ１２２に接続されている。なお、ダイオード１２０の代わりに抵抗を接続してもよい。また、前記コンデンサ１２２に対して並列に接続されたサージアブゾーバ１２４は、ツェナーダイオード等の半導体型のサージアブゾーバやバリスタ、アレスタ等の過電圧抑制可能な素子のことを指す。

上述の電圧クランプ型のスナバ回路１０２は、回路本体１２の通常動作時において、コンデンサ１２２が充電されていれば、その電圧まではコンデンサ１２２に電流は流れない。つまり、コンデンサ１２２を常に充電がする必要がなく、高い電圧上昇率（ｄｖ／ｄｔ）のパルス電圧の発生を実現できる。しかも、コンデンサ１２２を充電するための余計なエネルギが不要であるという利点もある。

過電圧検出回路１０４は、サージアブゾーバ１２４に対して並列に接続された２つの抵抗（第１及び第２の抵抗１２６及び１２８）の直列回路を有する。この場合、第２の抵抗１２８に対して並列にコンデンサ１３０を接続するようにしてローパスフィルタを構成しノイズに強い回路構成にしてもよい。また、このコンデンサ１３０の接続は、該第２の抵抗１２８の両端電圧を一定時間保持するためのラッチ回路として機能させることも可能である。もちろん、第２の抵抗１２８とコンデンサ１３０間にツェナーダイオード等からなる保護回路１３２を接続してもよい。なお、以下の説明では、第２の抵抗１２８に対して並列にコンデンサ１３０を接続した場合を主体にして説明するが、もちろん、該コンデンサ１３０を接続しなくてもよい。

比較器１０６は、＋端子にコンデンサ１３０の出力電圧Ｖｂが入力され、−端子に規定電圧Ｖｃが入力されるようになっており、コンデンサ１３０の出力電圧Ｖｂが規定電圧Ｖｃより高ければ高レベルの信号（駆動信号Ｓｄ）が出力され、コンデンサ１３０の出力電圧Ｖｂが規定電圧Ｖｃ以下の場合に低レベルの信号（停止信号Ｓｎ）が出力される。規定電圧Ｖｃの設定は、スナバ回路１０２におけるコンデンサ１２２の両端電圧Ｖａが故障検出レベルＶｄ（図５参照）である場合のコンデンサ１３０の出力電圧Ｖｂを規定電圧Ｖｃとする。故障検出レベルＶｄとしては、例えばコンデンサ１２２の最大電圧Ｖｔｈの例えば１／２の電圧レベル等が挙げられる。

調整回路８０のコンデンサ１０８は、運転指示信号Ｐｃが供給される入力端子１３４とＧＮＤ（グランド）間に接続されている。ＮＡＮＤ回路１１０の一方の入力には入力端子１３４からの運転指示信号Ｐｃが供給され、入力端子１３４とＮＡＮＤ回路１１０の他方の入力との間には、抵抗１３６とダイオード１３８の並列回路が挿入接続されている。ダイオード１３８は、アノードがＮＡＮＤ回路１１０の他方の入力に接続され、カソードが入力端子１３４に接続されている。ＡＮＤ回路１１２の一方の入力には入力端子１３４からの運転指示信号Ｐｃが供給され、他方の入力にはＮＡＮＤ回路１１０の出力が供給されるようになっている。ＯＲ回路１１４の一方の入力には比較器１０６の出力が供給され、他方の入力にはＡＮＤ回路１１２の出力が供給されるようになっている。

従って、運転指示信号Ｐｃが高レベルになった時点（運転開始時点）では、ＮＡＮＤ回路１１０の一方の入力電圧は高レベル、他方の入力電圧は低レベルであり、ＮＡＮＤ回路１１０の出力は高レベルとなる。この電圧レベル（高レベル）はコンデンサ１０８での充電がＮＡＮＤ回路１１０の閾値電圧になるまで維持される。そして、コンデンサ１０８への充電がＮＡＮＤ回路１１０の閾値電圧になった時点、すなわち、所定時間ｔｄが経過した時点で、ＮＡＮＤ回路１１０の他方の入力電圧は高レベルとなり、ＮＡＮＤ回路１１０の出力は低レベルとなる。従って、ＡＮＤ回路１１２からは運転開始時点から所定時間ｔｄにわたって高レベルの信号が出力されることになる。所定時間ｔｄとしては、図５に示すように、運転開始時点ｔ１１からスナバ回路１０２のコンデンサ１２２の両端電圧Ｖａが規定電圧Ｖｃに対応する電圧レベル（故障検出レベルＶｄ）を超えた任意の時間に設定することができる。なお、運転指示信号Ｐｃが低レベル（運転停止）になると、ＮＡＮＤ回路１１０の出力が再び高レベルになるが、ＡＮＤ回路１１２からは低レベルの信号が出力されることから、ＮＡＮＤ回路１１０の出力は実質的に無関係となる。

第２のゲート回路７６としてのＡＮＤ回路１１６は、一方の入力にＯＲ回路１１４の出力が供給され、他方の入力に入力端子１３４からの運転指示信号Ｐｃが供給されるようになっている。

第１のゲート回路７４としてのＡＮＤ回路１１８は、一方の入力にＡＮＤ回路１１６の出力が供給され、他方の入力にスイッチング指令信号Ｐｃが供給されるようになっている。ＡＮＤ回路１１８の出力は例えばインバータ１４０にて構成されたゲート駆動回路５８と抵抗１４２とを介して第２の半導体スイッチ３４のゲート−ソース間に供給されるようになっている。

次に、実施例に係る高電圧パルス発生回路１００の回路動作について図５及び図６を参照しながら説明する。

最初に、高電圧パルス発生回路１００が正常に運転している場合の動作（通常動作）について図５を参照しながら説明する。

まず、運転開始時点ｔ１１においては、運転指示信号Ｐｃが高レベルになることから、ＮＡＮＤ回路１１０の出力レベルＬａ並びにＡＮＤ回路１１２の出力レベルＬｂも高レベルとなる。それに伴い、ＯＲ回路１１４の出力レベルＬｄ並びにＡＮＤ回路１１６の出力レベルＬｅも高レベルとなる。その結果、ＡＮＤ回路１１８の出力レベルＬｆはスイッチング指令信号Ｐｓに同期して変化する。すなわち、該ＡＮＤ回路１１８からはスイッチング指令信号Ｐｓが出力されることと等価となり、該スイッチング指令信号Ｐｓがインバータ１４０及び抵抗１４２を介してスイッチングパルス信号Ｖｓとして第２の半導体スイッチ３４に供給される。

第２の半導体スイッチ３４へのスイッチングパルス信号Ｖｓの供給によって、第２の半導体スイッチ３４でのオン動作及びオフ動作が繰り返されて、第１の半導体スイッチ３２においてターンオン及びターンオフが繰り返されることによって、スナバ回路１０２のコンデンサ１２２への充電が行われ、最終的にコンデンサ１２２の両端電圧Ｖａは、図５に示すように、実際に第１の半導体スイッチ３２と第２の半導体スイッチ３４の両端電圧Ｖａとほぼ同じ電圧、つまり、通常動作における最大電圧Ｖｔｈとなる。この段階以降、コンデンサ１２２の両端電圧Ｖａは、そのまま保持される。

そして、コンデンサ１２２の両端電圧Ｖａが故障検出レベルＶｄを超えた時点ｔ１２において、比較器１０６の出力レベルＬｃが高レベルとなる。

所定時間ｔｄが経過した時点ｔ１３で、ＮＡＮＤ回路１１０の出力レベルＬａ並びにＡＮＤ回路１１２の出力レベルＬｂが共に低レベルとなるが、比較器１０６の出力レベルＬｃが高レベルであることから、ＡＮＤ回路１１８からのスイッチング指令信号Ｐｓの出力はそのまま維持される。

そして、運転停止時点ｔ１４において、運転指示信号Ｐｃが低レベルになると、ＡＮＤ回路１１６の出力レベルＬｅが低レベルとなる。それに伴い、ＡＮＤ回路１１８の出力レベルＬｆも低レベルとなり、該ＡＮＤ回路１１８からはスイッチング指令信号Ｐｓは出力されなくなる。これにより、第２の半導体スイッチ３４にはスイッチングパルス信号Ｖｓは供給されなくなり、回路本体１２の運転は停止することとなる。その後、コンデンサ１２２が放電し、コンデンサ１２２の両端電圧Ｖａが徐々に低下していくことになる。コンデンサ１２２の両端電圧Ｖａが故障検出レベルＶｄ以下となった時点で、比較器１０６の出力レベルＬｃ及びＯＲ回路１１４の出力レベルＬｄは共に低レベルとなる。

次に、運転の途中で第１の半導体スイッチ３２が短絡故障した場合の動作（異常動作）について図６を参照しながら説明する。

まず、時点ｔ２１〜ｔ２３までの動作は、上述した通常動作（図５参照）の時点ｔ１１〜ｔ１３と同じである。

そして、運転期間中における所定時間ｔｄの経過後の時点ｔ２４において、第１の半導体スイッチ３２が短絡故障すると、コンデンサ１２２が放電を開始し、コンデンサ１２２の両端電圧Ｖａが徐々に低下していくことになる。コンデンサ１２２の両端電圧Ｖａが故障検出レベルＶｄ以下となった時点ｔ２５で、比較器１０６の出力レベルＬｃ及びＯＲ回路１１４の出力レベルＬｄが共に低レベルとなる。それに伴い、ＡＮＤ回路１１６の出力レベルＬｅが低レベルになると共に、ＡＮＤ回路１１８の出力レベルＬｆも低レベルとなる。これにより、ＡＮＤ回路１１８からはスイッチング指令信号Ｐｓは出力されなくなる。すなわち、第２の半導体スイッチ３４にはスイッチングパルス信号Ｖｓは供給されなくなり、回路本体１２の運転は停止することとなる。

このように、実施例に係る高電圧パルス発生回路１００においては、何らかの原因で第１の半導体スイッチ３２が短絡故障した場合でも、その短絡故障を早期に検出し、回路本体１２の運転を停止させることができる。

特に、この実施例では、検出回路７０として、第１の半導体スイッチ３２に加わる過電圧を回避するためのスナバ回路１０２を利用することから、過電圧の回避と短絡故障の検出を行うことができ、安全性の高い高電圧パルス発生回路１００を提供することができる。

なお、本発明に係る高電圧パルス発生回路は、上述の実施の形態に限らず、本発明の要旨を逸脱することなく、種々の構成を採り得ることはもちろんである。

本実施の形態に係る高電圧パルス発生回路の構成を示す回路図である。 図２Ａ〜図２Ｄは、本実施の形態に係る高電圧パルス発生回路の各部の電圧および電流の動作波形を説明する図である。 本実施の形態に係る高電圧パルス発生回路の故障診断回路を示すブロック図である。 実施例に係る高電圧パルス発生回路の構成を示す回路図である。 実施例に係る高電圧パルス発生回路の通常動作を示す波形図である。 実施例に係る高電圧パルス発生回路の異常動作を示す波形図である。 従来例に係る高電圧パルス発生回路を示す回路図である。

符号の説明

１０、１００…高電圧パルス発生回路 １２…回路本体
１４…故障診断回路 ２４…直流電源部
３０…インダクタ ３２…第１の半導体スイッチ
３４…第２の半導体スイッチ ４０…トランス
５４ａ、５４ｂ…ダイオード ５８…ゲート駆動回路
７０…検出回路 ７２…判別回路
７４…第１のゲート回路 ７６…第２のゲート回路
７８…比較回路 ８０…調整回路
１０２…スナバ回路

Claims (8)

1. 直流電源部の両端に直列接続されたインダクタ、第１の半導体スイッチ及び第２の半導体スイッチと、前記第１の半導体スイッチのアノード端子に一端が接続された前記インダクタの他端にカソード端子が接続され、前記第１の半導体スイッチのゲート端子にアノード端子が接続されたダイオードとを有し、
   前記第２の半導体スイッチのターンオンによる前記第１の半導体スイッチの導通に伴う前記インダクタへの誘導エネルギの蓄積と、
   前記第２の半導体スイッチのターンオフによる前記第１の半導体スイッチのターンオフに伴う前記インダクタでの高電圧パルスの発生が行われる高電圧パルス発生回路において、
   前記第１の半導体スイッチと前記第２の半導体スイッチの両端電圧が正常範囲から外れた場合に、前記第２の半導体スイッチの駆動を停止する故障診断回路を有することを特徴とする高電圧パルス発生回路。
2. 請求項１記載の高電圧パルス発生回路において、
   入力されるスイッチングパルス信号に基づいて前記第２の半導体スイッチを所定のスイッチング周波数でオン／オフ制御する駆動回路を有し、
   前記故障診断回路は、
   前記第１の半導体スイッチと前記第２の半導体スイッチの両端電圧が正常範囲から外れた場合に、前記スイッチングパルス信号の前記駆動回路への入力を禁止することを特徴とする高電圧パルス発生回路。
3. 請求項２記載の高電圧パルス発生回路において、
   前記故障診断回路は、
   前記第１の半導体スイッチと前記第２の半導体スイッチの両端電圧を検出する検出回路と、
   前記検出回路からの検出電圧と予め設定された規定電圧とを比較し、前記検出電圧が前記規定電圧よりも高い場合に駆動信号を出力し、前記検出電圧が前記規定電圧以下の場合に停止信号を出力する判別回路と、
   前記判別回路からの停止信号の入力に基づいて前記スイッチングパルス信号の前記駆動回路への入力を禁止するゲート回路とを有することを特徴とする高電圧パルス発生回路。
4. 請求項３記載の高電圧パルス発生回路において、
   前記検出回路は、
   前記第１の半導体スイッチと前記第２の半導体スイッチの両端に直列に接続されたスナバダイオード及びスナバコンデンサと、前記スナバコンデンサに並列に接続されたサージアブゾーバとを有する電圧クランプ型のスナバ回路を有し、
   前記スナバコンデンサもしくは前記サージアブゾーバの両端電圧を前記検出電圧として取り出すことを特徴とする高電圧パルス発生回路。
5. 請求項３又は４記載の高電圧パルス発生回路において、
   運転指令信号の入力に基づく前記高電圧パルス発生回路の運転開始時点から運転停止時点にかけて前記判別回路からの出力を前記ゲート回路に伝達する第２のゲート回路を有する高電圧パルス発生回路。
6. 請求項５記載の高電圧パルス発生回路において、
   前記判別回路は、
   前記運転指令信号の入力に基づく前記高電圧パルス発生回路の運転開始時点から所定時間にわたって強制的に前記駆動信号を出力する調整回路を有することを特徴とする高電圧パルス発生回路。
7. 請求項１〜６のいずれか１項に記載の高電圧パルス発生回路において、
   前記第１の半導体スイッチは、静電誘導サイリスタを有することを特徴とする高電圧パルス発生回路。
8. 請求項１〜７のいずれか１項に記載の高電圧パルス発生回路において、
   前記第２の半導体スイッチは、電力用金属酸化半導体電界効果トランジスタを有することを特徴とする高電圧パルス発生回路。

Images