JP4494066B2 - 高電圧パルス発生回路 - Google Patents

高電圧パルス発生回路 Download PDF

Info

Publication number
JP4494066B2
JP4494066B2 JP2004105894A JP2004105894A JP4494066B2 JP 4494066 B2 JP4494066 B2 JP 4494066B2 JP 2004105894 A JP2004105894 A JP 2004105894A JP 2004105894 A JP2004105894 A JP 2004105894A JP 4494066 B2 JP4494066 B2 JP 4494066B2
Authority
JP
Japan
Prior art keywords
voltage pulse
high voltage
semiconductor
semiconductor switches
generation circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004105894A
Other languages
English (en)
Other versions
JP2005295667A (ja
Inventor
達彦 波多野
健 佐久間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Priority to JP2004105894A priority Critical patent/JP4494066B2/ja
Priority to PCT/JP2005/006315 priority patent/WO2005096486A1/ja
Publication of JP2005295667A publication Critical patent/JP2005295667A/ja
Application granted granted Critical
Publication of JP4494066B2 publication Critical patent/JP4494066B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/22Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12Modifications for increasing the maximum permissible switched current
    • H03K17/127Modifications for increasing the maximum permissible switched current in composite switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Generation Of Surge Voltage And Current (AREA)
  • Power Conversion In General (AREA)

Description

本発明は、簡単な回路構成にて、低い電圧の直流電源部からインダクタに蓄積させた電磁エネルギを開放することにより、極めて短い立ち上がり時間と極めて狭いパルス幅とを有する高電圧パルスを供給できる高電圧パルス発生回路に関する。
最近、高電圧パルスの放電によるプラズマにより、脱臭、殺菌、有害ガスの分解等を行う技術が適応されるようになってきたが、このプラズマを発生させるために高電圧の極めて幅の狭いパルスを供給できる高電圧パルス発生回路が必要となる。
そこで、従来においては、例えば特許文献1に示すような高電圧パルス発生回路が提案されている。この高電圧パルス発生回路100は、図21に示すように、直流電源部102の両端にインダクタ104、第1の半導体スイッチ106及び第2の半導体スイッチ108を直列に接続し、第1の半導体スイッチ106のアノード端子に一端が接続された前記インダクタ104の他端にカソード、前記第1の半導体スイッチ106のゲート端子にアノードとなるようにダイオード110を接続した極めて簡単な回路である。
そして、第2の半導体スイッチ108をオンすることにより、第1の半導体スイッチ106も導通し、インダクタ104に直流電源部102の電圧が印加され、該インダクタ104に誘導エネルギが蓄積される。その後、第2の半導体スイッチ108をオフさせると、第1の半導体スイッチ106も急速にターンオフするため、インダクタ104に非常に急峻に立ち上がる極めて幅の狭い高電圧パルスPoが発生し、出力端子112及び114より高電圧パルスPoを取り出すことができる。
この高電圧パルス発生回路100によれば、高電圧が印加される半導体スイッチを複数個使用することなく、簡単な回路構成で、急峻な立ち上がり時間と極めて狭いパルス幅を有する高電圧パルスPoを供給することができる。
特開2004−72994号公報
しかしながら、上述した高電圧パルス発生回路100は、第1の半導体スイッチ106、第2の半導体スイッチ108及びダイオード110の電流容量によって高電圧パルスPoの出力が制限されるおそれがある。
本発明は、上述した高電圧パルス発生回路をさらに改良を加えることで、簡単な回路構成で、急峻な立ち上がり時間と極めて狭いパルス幅を有する高電圧パルスを供給でき、且つ、大容量化を図ることができ、高電圧パルスの出力を増大させることができる高電圧パルス発生回路を提供することを目的とする。
また、本発明の他の目的は、上述の目的に加えて、動作スピードの高速化を図ることができ、電源性能の向上を図ることができる高電圧パルス発生回路を提供することにある。
本発明に係る高電圧パルス発生回路は、直流電源部の両端に直列接続されたインダクタ、主スイッチ部及び副スイッチ部を有し、前記主スイッチ部は、複数の第1の半導体スイッチを有し、前記インダクタの一端は、前記第1の半導体スイッチのアノード端子が接続され、前記副スイッチ部は、少なくとも1つの第2の半導体スイッチを有し、前記第1の半導体スイッチのゲート端子と前記インダクタの他端間にダイオード部が接続され、前記ダイオード部は、アノード端子が前記第1の半導体スイッチのゲート端子に接続され、カソード端子が前記インダクタの他端に接続された少なくとも1つのダイオードを有することを特徴とする。
すなわち、本発明においては、主スイッチ部に複数の第1の半導体スイッチを有するようにしている。そのため、簡単な回路構成で、急峻な立ち上がり時間と極めて狭いパルス幅を有する高電圧パルスを供給でき、且つ、容量の小さい半導体素子を用いことができ、高電圧パルスの出力を増大させることができる。
そして、前記構成において、前記インダクタは、複数の巻線を有し、前記第1の半導体スイッチと前記巻線とが1対1、あるいは多対1、あるいは1対多、あるいはこれらの組み合わせの関係で接続されていてもよい。
主スイッチが複数の第1の半導体スイッチを有することは、インダクタと各第1の半導体スイッチとの間に分岐点が存在することになる。そのため、分岐点と各第1の半導体スイッチまでの配線に抵抗ばらつきがあると、各第1の半導体スイッチに流れる電流にばらつきが生じるおそれがある。
しかし、この発明では、各第1の半導体スイッチと各巻線とを1対1、あるいは多対1、あるいは1対多、あるいは組み合わせの関係で接続するようにしているため、前記分岐点は存在せず、配線の抵抗として各巻線の抵抗値が加わることになる。この場合、各巻線から各第1の半導体スイッチまでの配線の抵抗値と各巻線の抵抗値は、配線の抵抗値<<巻線の抵抗値の関係にあることから、各巻線から各第1の半導体スイッチまでの配線に抵抗ばらつきがあったとしても、そのばらつきはほとんど影響のないものとなり、各第1の半導体スイッチに流れる電流にばらつきはほとんど生じなくなる。
また、前記構成において、前記第1の半導体スイッチと前記第2の半導体スイッチとが1対1、あるいは多対1、あるいは1対多、これらの組み合わせの関係で接続されていてもよい。
副スイッチ部が複数の前記第2の半導体スイッチを有する場合、前記複数の第1の半導体スイッチの各オフ時点がほぼ同じになるように、前記各第1の半導体スイッチに対応する1つあるいは複数の第2の半導体スイッチは、それぞれオフするタイミングが調整されていることが好ましい。
主スイッチ部における各第1の半導体スイッチにおいてそれぞれ特性をまったく同一にすることは困難である。そのため、例えば各第1の半導体スイッチにおいてターンオフが開始されてそれぞれ電荷が引き抜かれる場合を想定したとき、各第1の半導体スイッチが完全にオフするまでのストレージ時間は、各第1の半導体スイッチにおいて異なる。従って、例えば2つの第1の半導体スイッチを考えたときに、1つの第1の半導体スイッチがオフとなった場合、残りの第1の半導体スイッチのみに対して電流が流れることになり、損失や信頼性の観点から好ましくない。
そこで、この発明では、各第2の半導体スイッチのそれぞれオフするタイミングが調整されて、複数の第1の半導体スイッチの各オフ時点がほぼ同じになるようにしているため、上述のような偏った電流の流れはほとんど生じなくなり、低損失並びに信頼性の向上を図ることができる。
また、前記構成において、前記ダイオード部は、前記第1の半導体スイッチと前記ダイオードとが1対1、あるいは多対1、あるいは1対多、あるいはこれらの組み合わせの関係で接続されていてもよい。
ダイオード部が複数の前記ダイオードを有する場合、前記複数の第1の半導体スイッチの各オフ時点がほぼ同じになるように、前記各第1の半導体スイッチと、これら各第1の半導体スイッチに対応する1つあるいは複数のダイオードとの間の配線は、それぞれインピーダンスが調整されていることが好ましい。
前記インピーダンスは、前記各第1の半導体スイッチと、これら各第1の半導体スイッチに対応する1つあるいは複数のダイオードとの間のインダクタンス成分、あるいはレジスタンス成分、あるいはこれらの組み合わせであってもよい。
あるいは、前記複数の第1の半導体スイッチの各オフ時点がほぼ同じになるように、前記各第1の半導体スイッチと、これら各第1の半導体スイッチに対応する1つあるいは複数のダイオードは、順方向電圧あるいは順回復電圧が調整されていることが好ましい。
また、前記構成において、前記副スイッチ部は、複数の前記第2の半導体スイッチを有し、前記主スイッチ部と前記副スイッチ部とが共通接点を介して接続されていてもよい。あるいは、前記ダイオード部は、複数の前記ダイオードを有し、前記主スイッチ部と前記ダイオード部とが共通接点を介して接続されていてもよい。もちろん、前記副スイッチ部は、複数の前記第2の半導体スイッチを有し、前記ダイオード部は、複数の前記ダイオードを有し、前記主スイッチ部と前記副スイッチ部とが第1の共通接点を介して接続され、前記主スイッチ部と前記ダイオード部とが第2の共通接点を介して接続されていてもよい。
なお、前記第1の半導体スイッチは、静電誘導サイリスタであってもよい。また、前記第2の半導体スイッチは、電力用金属酸化半導体電界効果トランジスタであってもよい。
以上説明したように、本発明に係る高電圧パルス発生回路によれば、以下の効果を奏する。
(1)簡単な回路構成で、急峻な立ち上がり時間と極めて狭いパルス幅を有する高電圧パルスを供給でき、且つ、容量の小さい半導体素子を用いことができ、高電圧パルスの出力を増大させることができる。
(2)動作スピードの高速化を図ることができ、電源性能の向上を図ることができる。
以下、本発明に係る高電圧パルス発生回路の実施の形態例を図1〜図20を参照しながら説明する。
まず、第1の実施の形態に係る高電圧パルス発生回路10Aは、図1に示すように、直流電源12と高周波インピーダンスを低くするコンデンサ14とを有する直流電源部16の両端18及び20に直列接続されたインダクタ22、主スイッチ部24及び副スイッチ部26を有する。
主スイッチ部24は、並列とされた3つの第1の半導体スイッチ28a〜28cを有し、副スイッチ部26も、主スイッチ部24と同様に、並列とされた3つの第2の半導体スイッチ30a〜30cを有する。3つの第1の半導体スイッチ28a〜28cと3つの第2の半導体スイッチ30a〜30cとはそれぞれ1対1の関係で接続されている。複数の第1の半導体スイッチ28a、28b、・・・を一括していう場合には、第1の半導体スイッチ28と記し、複数の第2の半導体スイッチ30a、30b、・・・を一括していう場合には、第2の半導体スイッチ30と記す。
インダクタ22は、一次巻線32と二次巻線34を有するトランス36を有し、該トランス36の二次巻線34の両端38及び40(出力端子)から高電圧パルスPoが取り出されるようになっている。二次巻線34の出力端子38及び40には、図示しないが、抵抗負荷が接続されたり、容量性負荷が接続される。このインダクタ22の一端44には、(一次巻線32の一端)には、各第1の半導体スイッチ28a〜28cのアノード端子が接続されている。
また、各第1の半導体スイッチ28a〜28cのゲート端子42a〜42cとインダクタ22の他端46間にダイオード部48が接続されている。該ダイオード部48は、並列とされた3つのダイオード50a〜50cを有し、3つの第1の半導体スイッチ28a〜28cと3つのダイオード50a〜50cとが1対1の関係で接続されている。複数のダイオード50a、50b、・・・を一括していう場合には、ダイオード50と記す。
なお、図1の例では、3つの第2の半導体スイッチ30a〜30cが直流電源部16の負極端子20側に設けられているが、正極端子18側に設けても同じ効果をもたらすことはいうまでもない。また、出力もインダクタ22からではなく、主スイッチ部24の両端から取り出すようにしてもよい。
副スイッチ部26の各第2の半導体スイッチ30a〜30cは、自己消弧形あるいは転流消弧形のデバイスを用いることができるが、この例では、アバランシェ形ダイオードが逆並列で内蔵された電力用金属酸化半導体電界効果トランジスタを使用している。3つの第2の半導体スイッチ30a〜30cの各ゲート端子とソース端子間には、共通の制御信号S1あるいはそれぞれ個別の制御信号Sa〜Scが供給されるようになっている。
主スイッチ部24の各第1の半導体スイッチ28a〜28cは、電流制御形のデバイス又は自己消弧形あるいは転流消弧形のデバイスを用いることができるが、この第1の実施の形態では、ターンオフ時の電圧上昇率(dv/dt)に対する耐量が極めて大きく、且つ、電圧定格の高いSIサイリスタを用いている。
次に、この第1の実施の形態に係る高電圧パルス発生回路10Aの回路動作について図1の回路図と図2A〜図2Cの波形図とを参照しながら説明する。
まず、時点t0において、各第2の半導体スイッチ30a〜30cのゲート−ソース間に制御信号を供給することによって、各第2の半導体スイッチ30a〜30cがオンになる。
このとき、ダイオード部48における各ダイオード50a〜50cの逆極性の極めて大きなインピーダンスにより、各第1の半導体スイッチ28a〜28cは、ゲート及びカソード間に正に印加される電界効果によりそれぞれターンオンする。各第1の半導体スイッチ28a〜28cのアノード電流の立ち上がりは、インダクタ22により抑制されるため、電界効果だけでも、正常なターンオンが行われる。
このようにして、時点t0で各第2の半導体スイッチ30a〜30c及び各第1の半導体スイッチ28a〜28cが導通すると、トランス36に直流電源12の電圧Vとほぼ同じ電圧が印加され、トランス36の一次インダクタンスをLとしたとき、図2Aに示すように、トランス36の一次巻線32に流れる電流I1は勾配(V/L)で時間の経過に伴って直線状に増加する。
そして、各第1の半導体スイッチ28a〜28cがオンとなっている期間Tonにおいて、二次巻線34の出力端子38及び40には、一定の負極性の電圧(負極性パルスPn)が出力される。直流電源12の電源電圧をV、トランス36の巻数比(二次巻線34の巻線数n2/一次巻線32の巻線数n1)をnとしたとき、二次巻線34の出力端子38及び40に現れる出力電圧Voのレベルは−nVである(Vo=−nV)。この期間Tonにおいては、二次巻線34に流れる電流I2の波形も負極性のパルスPnに準じた波形となる(図2B参照)。
その後、時点t1において、各第2の半導体スイッチ30a〜30cのゲート−ソース間への制御信号の供給を停止することにより、各第2の半導体スイッチ30a〜30cがターンオフし、各第1の半導体スイッチ28a〜28cのカソードからの電流もゼロ、つまり、開放状態となるため、一次巻線32に流れていた電流I1は遮断され、一次巻線32は残留電磁エネルギによって逆誘起電圧を発生させようとするが、各ダイオード50a〜50cが作用し、一次巻線32の電流I1は、各第1の半導体スイッチ28a〜28cのアノード端子→各第1の半導体スイッチ28a〜28cのゲート端子42a〜42c→各ダイオード50a〜50cのアノード→各ダイオード50a〜50cのカソードで構成される経路に転流する。このとき、出力端子38及び40への高電圧パルスPoの発生が開始されると共に、トランス36に発生する誘導起電力によって出力電圧Voが急峻に上昇する。そして、各第1の半導体スイッチ28a〜28cがオフになって、電流I1がゼロになった時点t2で、高電圧パルスPoがピークとなる。
高電圧パルスPoのピーク値は、トランス36の巻数比をn、トランス36の一次インダクタンスをL、トランス36の一次巻線32を流れる電流I1の遮断速度を(di/dt)としたとき、nL1(di/dt)である。これは、主スイッチ部24のアノード−カソード間電圧VAKとしたとき、高電圧パルスPoのピーク値はnVAKとなり、主スイッチ部24のアノード−カソード間電圧VAKの耐量以上の電圧となる。また、各第1の半導体スイッチ28a〜28cの全電気容量の等価容量をCとすると、高電圧パルスPoのパルス幅Tpは、
Figure 0004494066
となる。
このように、第1の実施の形態に係る高電圧パルス発生回路10Aにおいては、まず、簡単な回路構成で、急峻な立ち上がり時間と極めて狭いパルス幅を有する高電圧パルスPoを供給することができる。そして、主スイッチ部24に並列に3つの第1の半導体スイッチ28a〜28cを設け、各第1の半導体スイッチ28a〜28cに対応してそれぞれ3つの第2の半導体スイッチ30a〜30cと3つのダイオード50a〜50cを接続するようにしているため、主スイッチ部24、副スイッチ部26及びダイオード部48の各電流容量を大きくすることができ、その結果、高電圧パルスPoの出力を増大させることができる。しかも、各第1の半導体スイッチ28a〜28cとして容量の小さい半導体スイッチを使用することができるため、動作スピードの高速化を図ることができ、電源性能の向上を図ることができる。
次に、いくつかの他の実施の形態に係る高電圧パルス発生回路10B〜10Hについて図3〜図20を参照しながら説明する。
まず、第2の実施の形態に係る高電圧パルス発生回路は、図3に示すように、上述した第1の実施の形態に係る高電圧パルス発生回路10Aとほぼ同様の構成を有するが以下の点で異なる。
すなわち、主スイッチ部24は、4つの第1の半導体スイッチ28a〜28dを有する。副スイッチ部26は、2つの第2の半導体スイッチ30a及び30bを有し、主スイッチ部24の4つの第1の半導体スイッチ28a〜28dと2つの第2の半導体スイッチ30a及び30bとがそれぞれ2対1の関係で接続されている。
具体的には、2つの第1の半導体スイッチ28a及び28bの各カソード端子が接点を介して一方の第2の半導体スイッチ30aに接続され、他の2つの第1の半導体スイッチ28c及び28dの各カソード端子が接点を介して他方の第2の半導体スイッチ30bに接続されている。
ダイオード部48は、4つのダイオード50a〜50dを有し、これら4つのダイオード50a〜50dと4つの第1の半導体スイッチ28a〜28dとはそれぞれ1対1の関係で接続されている。
次に、第3の実施の形態に係る高電圧パルス発生回路10Cは、図4に示すように、上述した第1の実施の形態に係る高電圧パルス発生回路10Aとほぼ同様の構成を有するが以下の点で異なる。
すなわち、主スイッチ部24は、2つの第1の半導体スイッチ28a及び28bを有する。副スイッチ部26は、4つの第2の半導体スイッチ30a〜30dを有し、主スイッチ部24の2つの第1の半導体スイッチ28a及び28bと4つの第2の半導体スイッチ30a〜30dとがそれぞれ1対2の関係で接続されている。
具体的には、一方の第1の半導体スイッチ28aのカソード端子が接点を介して2つの第2の半導体スイッチ30a及び30bに接続され、他方の第1の半導体スイッチ28bの各カソード端子が接点を介して他の2つの第2の半導体スイッチ30c及び30dに接続されている。
ダイオード部48は、2つのダイオード50a及び50bを有し、これら2つのダイオード50a及び50bと2つの第1の半導体スイッチ28a及び28bとはそれぞれ1対1の関係で接続されている。
次に、第4の実施の形態に係る高電圧パルス発生回路10Dは、図5に示すように、上述した第1の実施の形態に係る高電圧パルス発生回路10Aとほぼ同様の構成を有するが以下の点で異なる。
すなわち、主スイッチ部24は、2つの第1の半導体スイッチ28a及び28bを有する。副スイッチ部26は、2つの第2の半導体スイッチ30a及び30bを有し、主スイッチ部24の2つの第1の半導体スイッチ28a及び28bと2つの第2の半導体スイッチ30a及び30bとがそれぞれ1対1の関係で接続されている。ダイオード部48は、4つのダイオード50a1、50a2、50b1及び50b2を有し、各第1の半導体スイッチ28a及び28bに対応してそれぞれ2つのダイオード(50a1、50a2)及び(50b1、50b2)が接続されている。
次に、第5の実施の形態に係る高電圧パルス発生回路10Eは、図6に示すように、上述した第4の実施の形態に係る高電圧パルス発生回路10Dとほぼ同様の構成を有するが、ダイオード部48が1つのダイオード50を有し、2つの第1の半導体スイッチ28a及び28bに対して前記1つのダイオード50が共通に接続されている点で異なる。
なお、第1の実施の形態では、第1の半導体スイッチ28と第2の半導体スイッチ30との接続関係を1対1、第1の半導体スイッチ28とダイオード50との接続関係を1対1とし、第2の実施の形態では、第1の半導体スイッチ28と第2の半導体スイッチ30との接続関係を多対1とし、第3の実施の形態では、第1の半導体スイッチ28と第2の半導体スイッチ30との接続関係を1対多としているが、その他、第1の半導体スイッチ28と第2の半導体スイッチ30との接続関係を1対1のものと多対1のものを組み合わせてもよいし、1対1のものと1対多のものを組み合わせてもよいし、多対1のものと1対多のものを組み合わせてもよい。
次に、第6の実施の形態に係る高電圧パルス発生回路10Fは、図7に示すように、上述した第4の実施の形態に係る高電圧パルス発生回路10Dとほぼ同様の構成を有するが、以下の点で異なる。
すなわち、主スイッチ部24における2つの第1の半導体スイッチ28a及び28bのカソード端子が接点60を介して接続され、副スイッチ部26における2つの第2の半導体スイッチ30a及び30bのドレイン端子が接点62を介して接続され、これら接点60と接点62が共通化されて共通接点64となっている。つまり、主スイッチ部24と副スイッチ部26とが共通接点64を介して接続された形となっている。
ダイオード部48は、2つのダイオード50a及び50bを有し、これら2つのダイオード50a及び50bと2つの第1の半導体スイッチ28a及び28bとが1対1の関係で接続されている。
次に、第7の実施の形態に係る高電圧パルス発生回路10Gは、図8に示すように、上述した第4の実施の形態に係る高電圧パルス発生回路10Dとほぼ同様の構成を有するが、以下の点で異なる。
すなわち、ダイオード部48は、2つのダイオード50a及び50bを有し、一方のダイオード50aのアノード端子は、主スイッチ部24における一方の第1の半導体スイッチ28aのゲート端子42aと接点66aを介して接続され、他方のダイオード50bのアノード端子は、他方の第1の半導体スイッチ28bのゲート端子42bと接点66bを介して接続されている。さらに、これら接点66aと接点66bが共通化されて共通接点66となっている。つまり、主スイッチ部24とダイオード部48とが共通接点66を介して接続された形となっている。
次に、第8の実施の形態に係る高電圧パルス発生回路10Hは、図9に示すように、第6の実施の形態に係る高電圧パルス発生回路と第7の実施の形態に係る高電圧パルス発生回路とを組み合わせた構成を有する。
すなわち、主スイッチ部24と副スイッチ部26とが共通接点64を介して接続され、主スイッチ部24とダイオード部48とが共通接点66を介して接続された形となっている。
上述した第2〜第8の実施の形態に係る高電圧パルス発生回路10B〜10Hにおいても、上述した第1の実施の形態に係る高電圧パルス発生回路10Aと同様に、簡単な回路構成で、急峻な立ち上がり時間と極めて狭いパルス幅を有する高電圧パルスを供給でき、且つ、大容量化を図ることができ、高電圧パルスの出力を増大させることができる。また、動作スピードの高速化を図ることができ、電源性能の向上を図ることができる。
ところで、主スイッチ部24に複数の第1の半導体スイッチ28a及び28bを設けることによって、以下のような電流のアンバランスが発生するおそれがある。
例えば図10に示す第4の実施の形態に係る高電圧パルス発生回路10Dと図11の波形図に基づいて説明すると、まず、図11に示す期間Ton、すなわち、主スイッチ部24における2つの第1の半導体スイッチ28a及び28bが導通されて、エネルギーが蓄積されている期間において、2つの第1の半導体スイッチ28a及び28bを流れる電流Ia1及びIb1(アノード端子からカソード端子に向かう電流)の値にばらつきが発生する場合がある。
また、図11に示す期間Toff、すなわち、主スイッチ部24における2つの第1の半導体スイッチ28a及び28bがターンオフする期間において、各第1の半導体スイッチ28a及び28bでの電流遮断の挙動が異なることにより、各第1の半導体スイッチ28a及び28bでの引抜電流Ia2及びIb2(アノード端子からゲート端子に向かう電流)にばらつきが発生する場合がある。
まず、各第1の半導体スイッチ28a及び28bが導通している期間Tonにおける電流Ia1及びIb1のばらつきは、図12に示すように、インダクタ22の一端44から一方の第1の半導体スイッチ28aのアノード端子までの配線72aの抵抗値(正確にはインピーダンス)Raと、インダクタ22の一端44から他方の第1の半導体スイッチ28bのアノード端子までの配線72bの抵抗値(インピーダンス)Rbとのばらつきが大きく関わっていると考えられる。
例えば、配線72aの径を2mm2、長さを50mmとし、配線72bの径を2mm2、長さを60mmとしたとき、抵抗値Ra及びRbは配線72a及び72bの長さの比例するため、抵抗値Ra及びRbのずれは20%となり、2つの第1の半導体スイッチに流れる電流Ia1及びIb1の配分は20%差を生じる。
従って、これらの配線抵抗Ra及びRbの値を適宜調整することで電流Ia1及びIb1のばらつきを抑制することができると考えられるが、これらの配線抵抗Ra及びRbの値は、他の配線の抵抗値と比して小さいため、調整をとること自体困難を極める。特に、主スイッチ部24を構成する第1の半導体スイッチの並列数が多い場合は、構造的な制約等により、配線距離を均等にできない場合があり、前記電流のばらつきを抑制するには限界がある。
そこで、第1の変形例に係る高電圧パルス発生回路10aにおいては、図13に示すように、一次巻線32を主スイッチ部24における前記第1の半導体スイッチの個数と同じ個数の巻線(この例では、第1の一次巻線32aと第2の一次巻線32b)を並列にして構成し、2つの巻線32a及び32bと2つの第1の半導体スイッチ28a及び28bとをそれぞれ1対1の関係で接続する。
これにより、一方の第1の半導体スイッチ28aと第1の一次巻線32aとの間の配線抵抗Raは、第1の一次巻線32aの配線抵抗Rcよりも大幅に小さく、他方の第1の半導体スイッチ28bと第2の一次巻線32bとの間の配線抵抗Rbは、第2の一次巻線32bの配線抵抗Rdよりも大幅に小さいことから、構造的要因等による配線抵抗Ra及びRbのずれはほとんど無視できる程度となり、一方の第1の半導体スイッチ28aに流れる電流Ia1と他方の第1の半導体スイッチ28bに流れる電流Ib1とのバランスを容易にとることができる。
例えば、第1及び第2の一次巻線32a及び32bの長さを800mm、配線72aの径を2mm2、長さを50mmとし、配線72bの径を2mm2、長さを60mmとしたとき、第1及び第2の一次巻線32a及び32bを含めた抵抗値のずれは、1.25%程度となり、電流Ia1及びIb1のずれもほとんどなくなる。
第1の変形例では、2つの巻線32a及び32bと2つの第1の半導体スイッチ28a及び28bとをそれぞれ1対1の関係で接続するようにしたが、その他、図14に示す第2の変形例に係る高電圧パルス発生回路10bのように、上述した第2の実施の形態に係る高電圧パルス発生回路10Bと同様に、主スイッチ部24に4つの第1の半導体スイッチ28a〜28dを設け、2つの巻線32a及び32bと4つの第1の半導体スイッチ28a〜28dとをそれぞれ1対2の関係で接続するようにしてもよい。
もちろん、主スイッチ部24と副スイッチ部26との関係、主スイッチ部24とダイオード部48との関係は、前記第2の実施の形態のほか、上述した第3の実施の形態に係る高電圧パルス発生回路10C〜第8の実施の形態に係る高電圧パルス発生回路10Hと同様の構成を採用するようにしてもよい。
次に、主スイッチ部24における2つの第1の半導体スイッチ28a及び28bがターンオフする期間Toffにおける電流Ia2及びIb2のばらつきは、図15に示すように、2つの第1の半導体スイッチ28a及び28bのストレージ時間のばらつきに起因している。ストレージ時間とは、例えば一方の第1の半導体スイッチ28aに関していえば、対応する第2の半導体スイッチ30aがオフとされた時点から、第1の半導体スイッチ28aに蓄積されていた電荷がゼロとなるまでの時間である。他方の第1の半導体スイッチ28bも同様である。
例えば図15に示すように、2つの第1の半導体スイッチ28a及び28bが導通状態にあって共に電流Ia1及びIb1が流れている状態から、時点t11において、例えば2つの第2の半導体スイッチ30a及び30bが同時にオフになった場合、2つの第1の半導体スイッチ28a及び28bは同時にターンオフが開始されることになる。つまり、ストレージ時間が開始される。この時点t11から各第1の半導体スイッチ28a及び28bのアノード→各第1の半導体スイッチ28a及び28bのゲート→各ダイオード(50a1、50a2)及び(50b1、50b2)のアノード→各ダイオード(50a1、50a2)及び(50b1、50b2)のカソードで構成される2つの経路で還流(引抜電流Ia2及びIb2の流れ)が起こり、各第1の半導体スイッチ28a及び28bにおいて電荷が引き抜かれる。
ここで、一方の第1の半導体スイッチ28aのストレージ時間Tst1が、他方の第1の半導体スイッチ28bのストレージ時間Tst2よりも短い場合、まず先に、一方の第1の半導体スイッチ28aにおいて電荷がゼロとなってストレージ時間Tst1が終了し、時点t12において、第1の半導体スイッチ28aがオフすることとなる。従って、それ以降、残りの第1の半導体スイッチ28bがオフするまでの期間Tb、該第1の半導体スイッチ28bのみに対して、ターンオフ開始時よりも大きな引抜電流Ib2が急激に流れることになり、損失や信頼性の観点から好ましくない。
そこで、図16に示す第3の変形例に係る高電圧パルス発生回路10cにおいては、2つの第2の半導体スイッチ30a及び30bの各ゲート端子とソース端子間に、それぞれ個別の制御信号Sa及びSbが供給されるように構成する。そして、図17に示すように、2つの第1の半導体スイッチ28a及び28bのうち、ストレージ時間の短い例えば一方の第1の半導体スイッチ28aに対応する一方の第2の半導体スイッチ30aをオフするタイミングを、他方の第2の半導体スイッチ30bをオフするタイミングよりも時間τほど遅くする。
これによって、2つの第1の半導体スイッチ28a及び28bのオフするタイミング(各ストレージ時間Tst1及びTst2の終了時点)をほぼ同じに設定させることができ、他方の第1の半導体スイッチ28bのみに大きな引抜電流Ib2が流れるという不都合を回避することができる。これは、損失の低減並びに信頼性の向上につながる。
その他の構成としては、例えば図18に示す第4の変形例に係る高電圧パルス発生回路10dのように、一方の第1の半導体スイッチ28aのゲート端子42aと対応する2つのダイオード50a1及び50a2の共通アノード端子との間の配線70aのインダクタンス成分Laと、他方の第1の半導体スイッチ28bのゲート端子42bと対応する2つのダイオード50b1及び50b2の共通アノード端子との間の配線70bのインダクタンス成分Lbとを調整する。調整は、前記配線70aの長さと配線70bの長さを変えること等である。これにより、例えば一方の第1の半導体スイッチ28aの引抜電流Ia2を遅らせることができ、2つの第1の半導体スイッチ28a及び28bのオフするタイミング(各ストレージ時間Tst1及びTst2の終了時点)をほぼ同じに設定させることができる。
その他の構成としては、例えば図19に示す第5の変形例に係る高電圧パルス発生回路10eのように、一方の第1の半導体スイッチ28aのゲート端子42aと対応する2つのダイオード50a1及び50a2の共通アノード端子との間の配線70aのレジスタンス成分ra及びインダクタンス成分Laと、他方の第1の半導体スイッチ28bのゲート端子と対応する2つのダイオード50b1及び50b2の共通アノード端子との間の配線70bのレジスタンス成分rb及びインダクタンス成分Lbとを調整する。この場合も、例えば一方の第1の半導体スイッチ28aの引抜電流Ia2を遅らせることができ、2つの第1の半導体スイッチ28a及び28bのオフするタイミング(各ストレージ時間Tst1及びTsT2の終了時点)をほぼ同じに設定させることができる。
もちろん、前記配線70aのレジスタンス成分raと前記配線70bのレジスタンス成分rbのみを調整して、例えば一方の第1の半導体スイッチ28aの引抜電流Ia2を遅らせるようにしてもよい。
その他の構成としては、例えば図20に示す第6の変形例に係る高電圧パルス発生回路10fのように、順方向電圧あるいは順回復電圧が異なる2つのダイオード(第1及び第2のダイオード50A及び50B)を用意し、一方の第1の半導体スイッチ28aに対応して例えば第1のダイオード50Aを接続し、他方の第1の半導体スイッチ28bに対応して第2のダイオード50Bを接続する。各ダイオード50A及び50Bの順方向電圧あるいは順回復電圧が異なっていることで、例えば一方の第1の半導体スイッチ28aの引抜電流Ia2を遅らせることができ、2つの第1の半導体スイッチ28a及び28bのオフするタイミング(各ストレージ時間Tst1及びTst2の終了時点)をほぼ同じに設定させることができる。
もちろん、同じ特性のダイオードを3つ用意し、例えば一方の第1の半導体スイッチ28aに対応して2つのダイオードを直列に接続し、他方の第1の半導体スイッチ28bに対応して1つのダイオードを接続するようにしてもよい。これによっても、例えば一方の第1の半導体スイッチ28aの引抜電流Ia2を遅らせることができる。
なお、本発明に係る高電圧パルス発生回路は、上述の実施の形態に限らず、本発明の要旨を逸脱することなく、種々の構成を採り得ることはもちろんである。
第1の実施の形態に係る高電圧パルス発生回路を示す回路図である。 図2A〜図2Cは、第1の実施の形態に係る高電圧パルス発生回路の各部の電圧及び電流の動作波形を説明する図である。 第2の実施の形態に係る高電圧パルス発生回路を示す回路図である。 第3の実施の形態に係る高電圧パルス発生回路を示す回路図である。 第4の実施の形態に係る高電圧パルス発生回路を示す回路図である。 第5の実施の形態に係る高電圧パルス発生回路を示す回路図である。 第6の実施の形態に係る高電圧パルス発生回路を示す回路図である。 第7の実施の形態に係る高電圧パルス発生回路を示す回路図である。 第8の実施の形態に係る高電圧パルス発生回路を示す回路図である。 第4の実施の形態に係る高電圧パルス発生回路における電流のバランスを説明するための図である。 2つの第1の半導体スイッチが導通している場合の電流のばらつきと、2つの第1の半導体スイッチがターンオフしている場合の引抜電流のばらつきを説明するための波形図である。 インダクタと主スイッチ部間の配線抵抗のばらつきを説明するための図である。 第1の変形例に係る高電圧パルス発生回路を示す回路図である。 第2の変形例に係る高電圧パルス発生回路を示す回路図である。 2つの第1の半導体スイッチがターンオフしている場合の引抜電流のばらつきを説明するための波形図である。 第3の変形例に係る高電圧パルス発生回路を示す回路図である。 一方の第1の半導体スイッチのターンオフの開始時点を遅らせて、引抜電流をバランスさせた状態を説明するための波形図である。 第4の変形例に係る高電圧パルス発生回路を示す回路図である。 第5の変形例に係る高電圧パルス発生回路を示す回路図である。 第6の変形例に係る高電圧パルス発生回路を示す回路図である。 従来技術に係る高電圧パルス発生回路を示す図である。
符号の説明
10A〜10H、10a〜10f…高電圧パルス発生回路
16…直流電源部 22…インダクタ
24…主スイッチ部 26…副スイッチ部
28、28a〜28d…第1の半導体スイッチ
30、30a〜30d…第2の半導体スイッチ
48…ダイオード部
50、50A、50B、50a1、50a2、50b1、50b2、50a〜50c…ダイオード


Claims (11)

  1. 直流電源部の両端に直列接続されたインダクタ、主スイッチ部及び副スイッチ部を有し、
    前記主スイッチ部は、複数の第1の半導体スイッチを有し、
    前記インダクタの一端は、前記第1の半導体スイッチのアノード端子が接続され、
    前記副スイッチ部は、少なくとも1つの第2の半導体スイッチを有し、
    前記第1の半導体スイッチのゲート端子と前記インダクタの他端間にダイオード部が接続され、
    前記ダイオード部は、アノード端子が前記第1の半導体スイッチのゲート端子に接続され、カソード端子が前記インダクタの他端に接続された複数のダイオードを有する高電圧パルス発生回路であって、
    前記ダイオード部は、
    前記第1の半導体スイッチと前記ダイオードとが1対1、あるいは多対1、あるいは1対多、あるいはこれらの組み合わせの関係で接続され、
    前記複数の第1の半導体スイッチの各オフ時点がほぼ同じになるように、前記各第1の半導体スイッチと、これら各第1の半導体スイッチに対応する1つあるいは複数のダイオードとの間の配線は、それぞれインピーダンスが調整されていることを特徴とする高電圧パルス発生回路。
  2. 請求項記載の高電圧パルス発生回路において、
    前記インピーダンスは、
    前記各第1の半導体スイッチと、これら各第1の半導体スイッチに対応する1つあるいは複数のダイオードとの間のインダクタンス成分、あるいはレジスタンス成分、あるいはこれらの組み合わせであることを特徴とする高電圧パルス発生回路。
  3. 直流電源部の両端に直列接続されたインダクタ、主スイッチ部及び副スイッチ部を有し、
    前記主スイッチ部は、複数の第1の半導体スイッチを有し、
    前記インダクタの一端は、前記第1の半導体スイッチのアノード端子が接続され、
    前記副スイッチ部は、少なくとも1つの第2の半導体スイッチを有し、
    前記第1の半導体スイッチのゲート端子と前記インダクタの他端間にダイオード部が接続され、
    前記ダイオード部は、アノード端子が前記第1の半導体スイッチのゲート端子に接続され、カソード端子が前記インダクタの他端に接続された複数のダイオードを有する高電圧パルス発生回路であって、
    前記ダイオード部は、
    前記第1の半導体スイッチと前記ダイオードとが1対1、あるいは多対1、あるいは1対多、あるいはこれらの組み合わせの関係で接続され、
    前記複数の第1の半導体スイッチの各オフ時点がほぼ同じになるように、前記各第1の半導体スイッチと、これら各第1の半導体スイッチに対応する1つあるいは複数のダイオードは、順方向電圧あるいは順回復電圧が調整されていることを特徴とする高電圧パルス発生回路。
  4. 請求項1〜3のいずれか1項に記載の高電圧パルス発生回路において、
    前記インダクタは、複数の巻線を有し、
    前記第1の半導体スイッチと前記巻線とが1対1、あるいは多対1、あるいは1対多、あるいはこれらの組み合わせの関係で接続されていることを特徴とする高電圧パルス発生回路。
  5. 請求項1〜4のいずれか1項に記載の高電圧パルス発生回路において、
    前記副スイッチ部は、複数の前記第2の半導体スイッチを有し、
    前記第1の半導体スイッチと前記第2の半導体スイッチとが1対1、あるいは多対1、あるいは1対多、あるいはこれらの組み合わせの関係で接続されていることを特徴とする高電圧パルス発生回路。
  6. 請求項記載の高電圧パルス発生回路において、
    前記複数の第1の半導体スイッチの各オフ時点がほぼ同じになるように、前記各第1の半導体スイッチに対応する1つあるいは複数の第2の半導体スイッチは、それぞれオフするタイミングが調整されていることを特徴とする高電圧パルス発生回路。
  7. 請求項1又は記載の高電圧パルス発生回路において、
    前記副スイッチ部は、複数の前記第2の半導体スイッチを有し、
    前記主スイッチ部と前記副スイッチ部とが共通接点を介して接続されていることを特徴とする高電圧パルス発生回路。
  8. 請求項1又は記載の高電圧パルス発生回路において
    記主スイッチ部と前記ダイオード部とが共通接点を介して接続されていることを特徴とする高電圧パルス発生回路。
  9. 請求項1又は記載の高電圧パルス発生回路において、
    前記副スイッチ部は、複数の前記第2の半導体スイッチを有し
    記主スイッチ部と前記副スイッチ部とが第1の共通接点を介して接続され、
    前記主スイッチ部と前記ダイオード部とが第2の共通接点を介して接続されていることを特徴とする高電圧パルス発生回路。
  10. 請求項1〜のいずれか1項に記載の高電圧パルス発生回路において、
    前記第1の半導体スイッチは、静電誘導サイリスタを有することを特徴とする高電圧パルス発生回路。
  11. 請求項1〜10のいずれか1項に記載の高電圧パルス発生回路において、
    前記第2の半導体スイッチは、電力用金属酸化半導体電界効果トランジスタを有することを特徴とする高電圧パルス発生回路。
JP2004105894A 2004-03-31 2004-03-31 高電圧パルス発生回路 Expired - Fee Related JP4494066B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004105894A JP4494066B2 (ja) 2004-03-31 2004-03-31 高電圧パルス発生回路
PCT/JP2005/006315 WO2005096486A1 (ja) 2004-03-31 2005-03-31 高電圧パルス発生回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004105894A JP4494066B2 (ja) 2004-03-31 2004-03-31 高電圧パルス発生回路

Publications (2)

Publication Number Publication Date
JP2005295667A JP2005295667A (ja) 2005-10-20
JP4494066B2 true JP4494066B2 (ja) 2010-06-30

Family

ID=35064116

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004105894A Expired - Fee Related JP4494066B2 (ja) 2004-03-31 2004-03-31 高電圧パルス発生回路

Country Status (2)

Country Link
JP (1) JP4494066B2 (ja)
WO (1) WO2005096486A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4949710B2 (ja) * 2006-03-24 2012-06-13 日本碍子株式会社 パルス発生方法
JP5067693B2 (ja) * 2007-10-23 2012-11-07 高周波熱錬株式会社 加熱コイル装置及び高周波加熱装置
JP2010154510A (ja) 2008-11-18 2010-07-08 Toyota Industries Corp パルス発生回路
JP2012119961A (ja) * 2010-12-01 2012-06-21 Ngk Insulators Ltd パルス発生回路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52106276A (en) * 1976-03-03 1977-09-06 Hitachi Ltd Semiconductor device
JPH0470788U (ja) * 1990-10-31 1992-06-23
JPH04322174A (ja) * 1991-04-19 1992-11-12 Toshiba Corp 車両用電力変換装置
JPH11146638A (ja) * 1997-11-05 1999-05-28 Meidensha Corp 電力変換器
JP2004015910A (ja) * 2002-06-06 2004-01-15 Fuji Electric Holdings Co Ltd ゲート駆動回路
JP2004072994A (ja) * 2002-06-12 2004-03-04 Ngk Insulators Ltd 高電圧パルス発生回路
JP2004096829A (ja) * 2002-08-29 2004-03-25 Fuji Electric Holdings Co Ltd 並列接続された電圧駆動型半導体素子の制御装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003088142A (ja) * 2001-09-10 2003-03-20 Toshiba Corp 周波数変換装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52106276A (en) * 1976-03-03 1977-09-06 Hitachi Ltd Semiconductor device
JPH0470788U (ja) * 1990-10-31 1992-06-23
JPH04322174A (ja) * 1991-04-19 1992-11-12 Toshiba Corp 車両用電力変換装置
JPH11146638A (ja) * 1997-11-05 1999-05-28 Meidensha Corp 電力変換器
JP2004015910A (ja) * 2002-06-06 2004-01-15 Fuji Electric Holdings Co Ltd ゲート駆動回路
JP2004072994A (ja) * 2002-06-12 2004-03-04 Ngk Insulators Ltd 高電圧パルス発生回路
JP2004096829A (ja) * 2002-08-29 2004-03-25 Fuji Electric Holdings Co Ltd 並列接続された電圧駆動型半導体素子の制御装置

Also Published As

Publication number Publication date
JP2005295667A (ja) 2005-10-20
WO2005096486A1 (ja) 2005-10-13

Similar Documents

Publication Publication Date Title
KR100572163B1 (ko) 고전압 펄스 발생 회로
CN103513146A (zh) 短路检测电路与方法以及包含该短路检测电路的电源设备
JP2015159710A (ja) エネルギー回収スナバ
JP4783740B2 (ja) 高電圧パルス発生回路
CN103457445A (zh) 晶体管的驱动电路
KR102005880B1 (ko) Dc-dc 변환 시스템
JP4494066B2 (ja) 高電圧パルス発生回路
JP6673801B2 (ja) ゲートパルス発生回路およびパルス電源装置
CN102355156A (zh) 新型Marx脉冲形成电路
JP4418212B2 (ja) 高電圧パルス発生回路
JP4516308B2 (ja) パルス発生装置
CN216959655U (zh) 用于脉冲发生器的栅极驱动电路
JP4585792B2 (ja) 高電圧パルス発生回路
US20150255948A1 (en) Laser excitation pulsing system
KR101970870B1 (ko) 게이트 전압 제어 장치
US20070242492A1 (en) Pulse generator circuit
EP1693945A1 (en) Pulse generator circuit
JP3570406B2 (ja) 半導体スイッチング素子の駆動回路
JP2024014465A (ja) 半導体スイッチ
Redondo et al. Resonant converter topology for the new ISOLDE/CERN modulator
Grekhov et al. A high-voltage reverse switch-on dynistor switch with a transistor control circuit
KR101947056B1 (ko) Dc 차단기
JP6570068B2 (ja) ゲートパルス発生回路およびパルス電源装置
JP2023114686A (ja) 電力変換装置
Barsoum et al. An Adjustable HVDC Power Supply using Integrated High Voltage Transformer with Some Protective & Controlling Features.

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100330

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100407

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140416

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees