JP6570068B2 - ゲートパルス発生回路およびパルス電源装置 - Google Patents
ゲートパルス発生回路およびパルス電源装置 Download PDFInfo
- Publication number
- JP6570068B2 JP6570068B2 JP2016049353A JP2016049353A JP6570068B2 JP 6570068 B2 JP6570068 B2 JP 6570068B2 JP 2016049353 A JP2016049353 A JP 2016049353A JP 2016049353 A JP2016049353 A JP 2016049353A JP 6570068 B2 JP6570068 B2 JP 6570068B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- thyristor
- circuit
- gate
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
パルストランスを介して、前記パルストランスの2次側に接続されたサイリスタのゲートにゲートパルス電流を供給するゲートパルス発生回路であって、
前記パルストランスに第1電流を出力する第1ゲートドライブ回路と、
前記パルストランスに前記第1電流よりも低い第2電流を出力する第2ゲートドライブ回路と、
前記第1ゲートドライブ回路が前記第1電流を出力するタイミングおよび前記第2ゲートドライブ回路が前記第2電流を出力するタイミングを制御する制御回路と、
を備え、
前記制御回路は、
前記サイリスタが点弧してから前記サイリスタのアノード−カソード間を流れるサイリスタ電流が増加する第1期間に、前記第1ゲートドライブ回路に前記第1電流を出力させることで、前記パルストランスの2次側に第1電圧を発生させ、
前記第1期間終了後の前記サイリスタ電流がサイリスタ保持電流値を下回る前の第2期間に、前記第1ゲートドライブ回路に前記第1電流の出力を停止させることで、前記パルストランスの2次側に前記第1電圧と逆極性の逆電圧を発生させ、
前記第2期間終了後の前記サイリスタ電流が前記サイリスタ保持電流値を下回る期間を含む第3期間に、前記第2ゲートドライブ回路に前記第2電流を出力させることで、前記パルストランスの2次側に前記第1電圧と同極性で前記第1電圧よりも低い第2電圧を発生させる
ことを特徴とする。
前記第1ゲートドライブ回路は、
第1コンデンサと、
前記制御回路の制御下でオン状態とオフ状態とが切り替わり、オン状態のときに前記第1コンデンサの放電電流を前記第1電流として出力する第1スイッチ回路と、を備え、
前記第2ゲートドライブ回路は、
第2コンデンサと、
前記制御回路の制御下でオン状態とオフ状態とが切り替わり、オン状態のときに前記第2コンデンサの放電電流を前記第2電流として出力する第2スイッチ回路と、を備え、
前記制御回路は、
前記第1期間に前記第1スイッチ回路をオン状態にさせる第1制御回路と、
前記第3期間に前記第2スイッチ回路をオン状態にさせる第2制御回路と、を備えた構成にすることができる。
サイリスタと、前記サイリスタのアノード側に設けられた主コンデンサと、前記サイリスタのカソード側に設けられた負荷コイルと、前記負荷コイルに並列に設けられたサージ吸収回路とを備え、前記サイリスタがオン状態のときに前記主コンデンサに蓄積された電力を前記負荷コイルに供給する電源回路と、
パルストランスを備え、前記パルストランスの2次巻線の一端が前記サイリスタのゲートに接続されたサイリスタゲート回路と、
前記パルストランスの1次側に接続されたゲートパルス発生回路と、
を含むパルス電源装置であって、
前記ゲートパルス発生回路は、
前記パルストランスに第1電流を出力する第1ゲートドライブ回路と、
前記パルストランスに前記第1電流よりも低い第2電流を出力する第2ゲートドライブ回路と、
前記第1ゲートドライブ回路が前記第1電流を出力するタイミングおよび前記第2ゲートドライブ回路が前記第2電流を出力するタイミングを制御する制御回路と、
を備え、
前記制御回路は、
前記サイリスタが点弧してから前記サイリスタのアノード−カソード間を流れるサイリスタ電流が増加する第1期間に、前記第1ゲートドライブ回路に前記第1電流を出力させることで、前記パルストランスの2次側に第1電圧を発生させ、
前記第1期間終了後の前記サイリスタ電流がサイリスタ保持電流値を下回る前の第2期間に、前記第1ゲートドライブ回路に前記第1電流の出力を停止させることで、前記パルストランスの2次側に前記第1電圧と逆極性の逆電圧を発生させ、
前記第2期間終了後の前記サイリスタ電流が前記サイリスタ保持電流値を下回る期間を含む第3期間に、前記第2ゲートドライブ回路に前記第2電流を出力させることで、前記パルストランスの2次側に前記第1電圧と同極性で前記第1電圧よりも低い第2電圧を発生させる
ことを特徴とする。
前記第1ゲートドライブ回路は、
第1コンデンサと、
前記制御回路の制御下でオン状態とオフ状態とが切り替わり、オン状態のときに前記第1コンデンサの放電電流を前記第1電流として出力する第1スイッチ回路と、を備え、
前記第2ゲートドライブ回路は、
第2コンデンサと、
前記制御回路の制御下でオン状態とオフ状態とが切り替わり、オン状態のときに前記第2コンデンサの放電電流を前記第2電流として出力する第2スイッチ回路と、を備え、
前記制御回路は、
前記第1期間に前記第1スイッチ回路をオン状態にさせる第1制御回路と、
前記第3期間に前記第2スイッチ回路をオン状態にさせる第2制御回路と、を備えた構成にすることができる。
前記サイリスタゲート回路は、前記パルストランスの2次巻線の一端と前記サイリスタのゲートとを接続する配線に介装されたダイオードを備え、
前記ダイオードは、アノードが前記パルストランスの2次巻線の一端側に接続され、カソードが前記サイリスタのゲート側に接続されている
ことが好ましい。
2 サイリスタゲート回路
3 サイリスタ
4 主コンデンサ
5 同軸ケーブル
6 負荷コイル
7 サージ吸収回路
8 充電抵抗器
9 放電抵抗器
10 放電器
11 断路器
12 充電器
21 パルストランス
22 ダイオード
23 抵抗器
24 コンデンサ
100 ゲートパルス発生回路
101 交流電源
102 ブレーカ
103 電磁接触器
104 摺動電圧調整器
111 第1変圧器
112 第1整流ブリッジ回路
113 第1充電抵抗器
114 第1コンデンサ
115 第1スイッチ回路
121 第2変圧器
122 第2整流ブリッジ回路
123 第2充電抵抗器
124 第2コンデンサ
125 第2スイッチ回路
126 ダイオード
131 ゲートパルス制御回路
132 第1タイミング制御回路
133 第2タイミング制御回路
135 タイミング制御回路
141 第1スイッチ素子駆動回路
142 第2スイッチ素子駆動回路
143 スイッチ素子駆動回路
201,202 第1および第2ゲートドライブ回路出力端
215 第1スイッチ素子
225 第2スイッチ素子
301,302 第1タイミング制御回路入力端
303,304 第1タイミング制御回路出力端
305,307,309,311,312,313 抵抗器
306 NPNトランジスタ
308 コンデンサ
310 PNPトランジスタ
401,402 第2タイミング制御回路入力端
403,404 第2タイミング制御回路出力端
405,408,409,411,412,413 抵抗器
406 NPNトランジスタ
407 コンデンサ
410 PNPトランジスタ
Claims (5)
- パルストランスを介して、前記パルストランスの2次側に接続されたサイリスタのゲートにゲートパルス電流を供給するゲートパルス発生回路であって、
前記パルストランスに第1電流を出力する第1ゲートドライブ回路と、
前記パルストランスに前記第1電流よりも低い第2電流を出力する第2ゲートドライブ回路と、
前記第1ゲートドライブ回路が前記第1電流を出力するタイミングおよび前記第2ゲートドライブ回路が前記第2電流を出力するタイミングを制御する制御回路と、
を備え、
前記制御回路は、
前記サイリスタが点弧してから前記サイリスタのアノード−カソード間を流れるサイリスタ電流が増加する第1期間に、前記第1ゲートドライブ回路に前記第1電流を出力させることで、前記パルストランスの2次側に第1電圧を発生させ、
前記第1期間終了後の前記サイリスタ電流がサイリスタ保持電流値を下回る前の第2期間に、前記第1ゲートドライブ回路に前記第1電流の出力を停止させることで、前記パルストランスの2次側に前記第1電圧と逆極性の逆電圧を発生させ、
前記第2期間終了後の前記サイリスタ電流が前記サイリスタ保持電流値を下回る期間を含む第3期間に、前記第2ゲートドライブ回路に前記第2電流を出力させることで、前記パルストランスの2次側に前記第1電圧と同極性で前記第1電圧よりも低い第2電圧を発生させる
ことを特徴とするゲートパルス発生回路。 - 前記第1ゲートドライブ回路は、
第1コンデンサと、
前記制御回路の制御下でオン状態とオフ状態とが切り替わり、オン状態のときに前記第1コンデンサの放電電流を前記第1電流として出力する第1スイッチ回路と、を備え、
前記第2ゲートドライブ回路は、
第2コンデンサと、
前記制御回路の制御下でオン状態とオフ状態とが切り替わり、オン状態のときに前記第2コンデンサの放電電流を前記第2電流として出力する第2スイッチ回路と、を備え、
前記制御回路は、
前記第1期間に前記第1スイッチ回路をオン状態にさせる第1制御回路と、
前記第3期間に前記第2スイッチ回路をオン状態にさせる第2制御回路と、を備えた
ことを特徴とする請求項1に記載のゲートパルス発生回路。 - サイリスタと、前記サイリスタのアノード側に設けられた主コンデンサと、前記サイリスタのカソード側に設けられた負荷コイルと、前記負荷コイルに並列に設けられたサージ吸収回路とを備え、前記サイリスタがオン状態のときに前記主コンデンサに蓄積された電力を前記負荷コイルに供給する電源回路と、
パルストランスを備え、前記パルストランスの2次巻線の一端が前記サイリスタのゲートに接続されたサイリスタゲート回路と、
前記パルストランスの1次側に接続されたゲートパルス発生回路と、
を含むパルス電源装置であって、
前記ゲートパルス発生回路は、
前記パルストランスに第1電流を出力する第1ゲートドライブ回路と、
前記パルストランスに前記第1電流よりも低い第2電流を出力する第2ゲートドライブ回路と、
前記第1ゲートドライブ回路が前記第1電流を出力するタイミングおよび前記第2ゲートドライブ回路が前記第2電流を出力するタイミングを制御する制御回路と、
を備え、
前記制御回路は、
前記サイリスタが点弧してから前記サイリスタのアノード−カソード間を流れるサイリスタ電流が増加する第1期間に、前記第1ゲートドライブ回路に前記第1電流を出力させることで、前記パルストランスの2次側に第1電圧を発生させ、
前記第1期間終了後の前記サイリスタ電流がサイリスタ保持電流値を下回る前の第2期間に、前記第1ゲートドライブ回路に前記第1電流の出力を停止させることで、前記パルストランスの2次側に前記第1電圧と逆極性の逆電圧を発生させ、
前記第2期間終了後の前記サイリスタ電流が前記サイリスタ保持電流値を下回る期間を含む第3期間に、前記第2ゲートドライブ回路に前記第2電流を出力させることで、前記パルストランスの2次側に前記第1電圧と同極性で前記第1電圧よりも低い第2電圧を発生させる
ことを特徴とするパルス電源装置。 - 前記第1ゲートドライブ回路は、
第1コンデンサと、
前記制御回路の制御下でオン状態とオフ状態とが切り替わり、オン状態のときに前記第1コンデンサの放電電流を前記第1電流として出力する第1スイッチ回路と、を備え、
前記第2ゲートドライブ回路は、
第2コンデンサと、
前記制御回路の制御下でオン状態とオフ状態とが切り替わり、オン状態のときに前記第2コンデンサの放電電流を前記第2電流として出力する第2スイッチ回路と、を備え、
前記制御回路は、
前記第1期間に前記第1スイッチ回路をオン状態にさせる第1制御回路と、
前記第3期間に前記第2スイッチ回路をオン状態にさせる第2制御回路と、を備えた
ことを特徴とする請求項3に記載のパルス電源装置。 - 前記サイリスタゲート回路は、前記パルストランスの2次巻線の一端と前記サイリスタのゲートとを接続する配線に介装されたダイオードを備え、
前記ダイオードは、アノードが前記パルストランスの2次巻線の一端側に接続され、カソードが前記サイリスタのゲート側に接続されている
ことを特徴とする請求項3または4に記載のパルス電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016049353A JP6570068B2 (ja) | 2016-03-14 | 2016-03-14 | ゲートパルス発生回路およびパルス電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016049353A JP6570068B2 (ja) | 2016-03-14 | 2016-03-14 | ゲートパルス発生回路およびパルス電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017169255A JP2017169255A (ja) | 2017-09-21 |
JP6570068B2 true JP6570068B2 (ja) | 2019-09-04 |
Family
ID=59910290
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016049353A Active JP6570068B2 (ja) | 2016-03-14 | 2016-03-14 | ゲートパルス発生回路およびパルス電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6570068B2 (ja) |
-
2016
- 2016-03-14 JP JP2016049353A patent/JP6570068B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017169255A (ja) | 2017-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6375452B2 (ja) | 内燃機関用点火装置および内燃機関用点火装置の点火制御方法 | |
US6674247B1 (en) | Efficient photographic flash | |
US9025302B2 (en) | Ionizer | |
JPWO2007091374A1 (ja) | 同期整流型フォワードコンバータ | |
JP2584567B2 (ja) | パルス発生器 | |
JP6673801B2 (ja) | ゲートパルス発生回路およびパルス電源装置 | |
JP6570068B2 (ja) | ゲートパルス発生回路およびパルス電源装置 | |
JPS6344470B2 (ja) | ||
US10825618B2 (en) | Power switch module | |
JP7377611B2 (ja) | 電源装置 | |
JP3803482B2 (ja) | パルス電源装置 | |
JP4494066B2 (ja) | 高電圧パルス発生回路 | |
JP3333614B2 (ja) | ゲートターンオフサイリスタ制御装置 | |
JPH08116671A (ja) | スイッチング電源装置 | |
JP2941513B2 (ja) | 不足電圧引外し装置 | |
JPH0815325B2 (ja) | 通常作動とスタンバイ作動を切り換え可能な電源回路装置 | |
US6815909B2 (en) | Circuit arrangement for generating a high voltage | |
JP2017028818A (ja) | スイッチング電源 | |
KR101024306B1 (ko) | 직류/직류 변환 장치 | |
JP4427999B2 (ja) | 放電灯点灯装置 | |
JP2004295420A (ja) | 自動電圧制御装置 | |
JP6406691B2 (ja) | 電磁石用電源装置 | |
KR20230031530A (ko) | 전원 공급 장치 및 방법 | |
JPS644313Y2 (ja) | ||
JPH05300738A (ja) | 直流電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180910 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190725 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190731 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190801 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6570068 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |