JP2004096829A - 並列接続された電圧駆動型半導体素子の制御装置 - Google Patents
並列接続された電圧駆動型半導体素子の制御装置 Download PDFInfo
- Publication number
- JP2004096829A JP2004096829A JP2002251475A JP2002251475A JP2004096829A JP 2004096829 A JP2004096829 A JP 2004096829A JP 2002251475 A JP2002251475 A JP 2002251475A JP 2002251475 A JP2002251475 A JP 2002251475A JP 2004096829 A JP2004096829 A JP 2004096829A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- gate
- driven semiconductor
- igbt
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】上アームの並列接続された電圧駆動型半導体素子としてのIGBTQ1,IGBTQ2それぞれのゲート線またはエミツタ線を磁気回路MC1により磁気結合させ、下アームの並列接続された電圧駆動型半導体素子としてのIGBTQ3,IGBTQ4それぞれのゲート線またはエミツタ線を磁気回路MC2により磁気結合させる。
【選択図】 図1
Description
【発明の属する技術分野】
この発明は、複数個並列接続された電圧駆動型半導体素子を同時にオン・オフさせる場合における又イッチングタイミングの制御装置に関する。
【0002】
【従来の技術】
半導体電力変換装置の高性能化を図るために、IGBT(絶縁ゲートバイポーラトランジスタ)などの電圧駆動型半導体素子の適用が進み、さらに、大電流化に対応するために電圧駆動型半導体素子を複数個並列接続した半導体電力変換装置が数多く製作されている。このように電圧駆動型半導体素子を並列接続した場合の問題点を、図15に示すようにIGBTが各アームに2個並列接続されている半導体電力変換装置としてのインバータの1相分を例にとって説明する。
【0003】
図15において、Q1〜Q4はIGBT、GDU1〜GDU4は外部から指令される入力信号に応じてIGBTQ1〜IGBTQ4それぞれを個別にオン・オフさせるゲート駆動回路、Edは直流電源の電圧を示す。
【0004】
図16は、図15に示す回路の上アームを構成するIGBTQ1,IGBTQ2のスイツチング時の動作を示す波形図であり、なんらかの要因により、図示の如く、GDU1への入力信号とGDU2への入力信号との間に時間差△Tが存在すると、IGBTQ1のゲートーエミッタ間電圧(実線波形)もIGBTQ2のゲート―エミツタ間電圧(破線波形)に対して早く変化を開始する。すなわち、オン時には、IGBTQ1が早くターンオン動作を開始するため、IGBTQ1のコレクタ電流(実線波形)がIGBTQ2のコレクタ電流(破線波形)に対して早いタイミングで流れ始めるために、それぞれのコレクタ電流にアンバランスが生ずる。また、オフ時も同様にIGBTQ1が早くターンオフ動作を開始するため、IGBTQ1のコレクタ電流(実線波形)がIGBTQ2のコレクタ電流(破線波形)に対して早いタイミングで減少し、この減少分は未だオン状態にあるIGBTQ2に流れるために、それぞれのコレクタ電流にアンバランスが生ずる。このように、それぞれの入力信号のタイミングにばらつきが生じると、IGBTQ1とIGBTQ2の素子特性やゲート線の配線インダクタンスが同じであっても、コレクタ電流がアンバランスし、このアンバランスにより一方のIGBTにコレクタ電流が集中し、その結果、このIGBTの電流定格を超えた場合には過電流による素子破壊を招く恐れがある。
【0005】
図17は、図15に示した回路構成とは異なって、1組のゲート駆動回路GDU12によりIGBTQ1,IGBTQ2それぞれをオン・オフさせるときの回路構成図である。
【0006】
図18は、図17に示した回路におけるIGBTQ1,IGBTQ2のスイツチング時の動作を示す波形図であり、この波形図ではGDUl2からのゲート線の配線長が異なり、配線インダクタンスLg1と配線インダクタン又Lg2との間に、Lg1>Lg2の関係にあるときを示している。 このようにLg1とLg2の違いにより、IGBTQ1のゲートーエミッタ間電圧(破線波形)とIGBTQ2のゲートーエミッタ間電圧の立ち上がり,立ち下がりの時定数が異なり、配線インダクタンスが大きくなる程、その時定数は大きくなる。その結果、IGBTが動作し始めるしきい値に達するまでの時間に差(△tON,△tOFF)が生じる。 このために、オン時には、IGBTQ2が早〈ターンオン動作を開始するため、IGBTQ2のコレクタ電流(実線波形)がIGBTQ1のコレクタ電流(破線波形)に対して早いタイミングで流れ始め、それぞれのコレクタ電流にアンバランスが生ずる。また、オフ時も同様にIGBTQ2が早くターンオフ動作を開始するため、IGBTQ2のコレクタ電流(実線波形)がIGBTQ1のコレクタ電流(破線波形)に対して早いタイミングで減少し、この減少分は未だオン状態にあるIGBTQ1に流れるために、それぞれのコレクタ電流にアンバランスが生ずる。このアンバランスにより一方のIGBTにコレクタ電流が集中し、その結果、このIGBTの電流定格を超えた場合には過電流による素子破壊を招く恐れがある。
【0007】
【発明が解決しようとする課題】
図15の回路構成における上述のスイツチングタイミング差によるコレクタ電流のアンバランスの抑制策としては、前記入力信号のばらつきを抑制し、また、ゲート駆動回路の信号遅延時間のばらつきを調整し、さらに、各ゲート線の配線長を均一化するなどのことが行われているが、これらの抑制策は電圧駆動型半導体素子の並列数の増大に伴って、より困難な作業となっている。
【0008】
また、図17の回路構成における上述のスイツチングタイミング差によるコレクタ電流のアンバランスの抑制策としては、各ゲート線の配線長を均一化することが行われているが、この抑制策では電圧駆動型半導体素子の並列数の増大に伴って、ゲート駆動回路の配置,ゲート線の引き回し方法の設定がより困難な作業となっている。
【0009】
この発明の課題は、簡単な回路を付加することで、並列に接続された電圧駆動型半導体素子のスイッチングタイミング差のばらつきを抑制し、特定の電圧駆動型半導体素子への電流集中に起因する過電流破壊を防止することにある。
【0010】
【課題を解決するための手段】
前記課題を解決するために、この発明によれば、並列に接続された電圧駆動型素子のゲート線を磁気結合させて、該半導体素子がオンまたはオフする際に各ゲート線に流れる電流値が異なれば、その差分に応じてゲート線のインピーダンスを瞬時に変化させることで、各ゲート電流を一致させてスイツチングタイミングのばらつきを抑制し、特定の電圧駆動型半導体素子への電流集中に起因する過電流破壊を防止している。
【0011】
より具体的にいえば、この発明によれば、並列接続された複数個の電圧駆動型半導体素子と、これらの電圧駆動型半導体素子をオン・オフするためにそれぞれの電圧駆動型半導体素子のゲート端子にゲート信号を供給するゲート駆動回路それぞれとがらなる半導体スイッチ回路において、ゲート駆動回路と電圧駆動型半導体素子のゲート端子を接続するゲート線を互いに磁気結合させたことを特徴とする(請求項1に記載の発明)。
【0012】
また、この発明によれば、並列接続された複数個の電圧駆動型半導体素子と、これらの電圧駆動型半導体素子をオン・オフするためにそれぞれの電圧駆動型半導体素子のゲート端子にゲート信号を供給する1組のゲート駆動回路とがらなる半導体スイッチ回路において、ゲート駆動回路と電圧駆動型半導体素子のゲート端子を接続するゲート線を互いに磁気結合させたことを特徴とする(請求項2に記載の発明)。
【0013】
さらに、請求項1または請求項2に記載の半導体スイッチ回路において、並列接続された複数個の電圧駆動型半導体素子それぞれのゲート線に流れる電流値を一致させるために、前記複数個をn個としたときに、k(2≦k≦n)個目の電圧駆動型半導体素子は[k−1]個目の電圧駆動型半導体素子と磁気結合させることにより、多数の並列接続された電圧駆動型半導体素子に対応可能である(請求項3に記載の発明)。
【0014】
この発明の他の解決手段によれば、請求項1乃至請求項3のいずれかに記載の半導体スイッチ回路において、前記ゲート駆動回路と前記電圧駆動型半導体素子のエミッタ端子を接続するエミッタ線同士、またはゲート線とエミッタ線とを磁気結合させることをより、同様の効果を発揮させることができる(請求項4に記載の発明)。
【0015】
【発明の実施の形態】
図1は、この発明の第1の実施例を示しIGBTが各アームに2個並列接続されている半導体電力変換装置としてのインパークの1相分の回路構成図であり、この回路構成が図15に示した従来の回路構成と異なる点は、各アームのゲート線を磁気結合させる磁気回路MC1,MC2が追加されていることである。
【0016】
磁気結合させるときには、例として図2に示すように、それぞれのゲート線を同じ磁性体に巻き付ける。これにより、例えば上アームのIGBTQ1がスイツチングしてゲート電流Ig(Q1)が流れると、磁性体にΦ1の磁束が発生し、これがIGBTQ2のゲート線を横切る。これによって各ゲート線が磁気結合される。このとき、磁性体へのゲート線の巻数N1,N2を同じとして、Ig(Q1)=Ig(Q2)の時にΦ1=Φ2となるようにする。 この時の回路動作を、ターンオフを例にとって説明する。
【0017】
IGBTQ1とIGBTQ2のターンオフタイミングが同時の場合、それぞれのゲート(G)−エミッタ(E)間電圧波形VGE(Q1),VGE(Q2)は同じとなる(図4(a)参照、ここでIGBTの素子特性が同じと仮定する)。IGBTのG−E間は、図3に示すように等価的にコンデンサCiesと見倣すことができるため、図4(a)のようにIg(Q1),Ig(Q2)は過渡的に流れるCiesの放電電流であり、これらも同波形となる。そのため、磁性体でのIg(Q1),Ig(Q2)は極性が同じとなり、Φ1とΦ2は同じレベルで逆極性となることから、磁性体に発生する磁束はΦ1とΦ2とが互いに打ち消し合い零となる。そのため、磁気結合はせず、Ig(Q1)とIg(Q2)はそれぞれのCiesから放電電流として流れ続ける。
【0018】
次に、図4(b)のようにターンオフタイミングがアンバランスになった時(この場合、Q1が先にターンオフ)、すなわちIg(Q1)がIg(Q2)より先に流れ出した時、Ig(Q1)≠Ig(Q2)となりΦ1≠Φ2となるため、磁性体には|Φ1−Φ2|の磁束が発生し、磁気結合する。この磁気結合により、それぞれのゲート線にはインダクタンス調整分が発生し、これらは|Φ1−Φ2|に比例する特性がある。すなわち、Ig(Q1)とIg(Q2)のアンバランス分が大きい程、前記インダクタンス調整分も大きくなる。また、このインダクタンス調整分が増加する程、Ig(Q1)とIg(Q2)が流れにくくなる。この動作により、図5に示すようにIg(Q1)とIg(Q2)のアンバランス分に応じて自動的にゲート線のインダクタンス調整分が変化し、図6に示すようにIg(Q1)とIg(Q2)が一致するように動作をし、VGE(Q1),VGE(Q2)も同じ波形となる。
【0019】
以上の方法により、IGBTQ1とIGBTQ2のターンオフタイミングのばらつきを遅れなく抑制することが可能となる。これはターンオンタイミングのばらつき抑制に対しても同様に有効に動作する。
【0020】
図7は、この発明の第2の実施例を示しIGBTがn個並列に接続された回路構成図であり、図からも明らかなように、IGBTQ1とIGBTQ2のゲート線を磁気回路MC1により磁気結合させてゲート電流値を一致させ、このゲート電流値を基準としてIGBTQ3のゲート電流値を一致させるために、IGBTQ2とIGBTQ3のゲート線を磁気回路MC2により磁気結合させる、というようにゲート線を従属的に磁気結合させることで、瞬時に全てのIGBTのスイツチングタイミングのアンバランスを抑制することが可能になる。
【0021】
図8は、この発明の第3,第4の実施例を示しIGBTが各アームに2個並列接続された回路構成図であり、IGBTのゲート電流はゲート線とエミッタ線に流れる電流値が同じであることから、図8(a)の第3の実施例に示す如く、磁気回路MC1によりIGBTQ1のエミッタ線とIGBTQ2のゲート線とを磁気結合させる、また、図8(b)の第4の実施例に示す如く、磁気回路MC1によりIGBTQ1のエミツタ線とIGBTQ2のエミッタ線とを磁気結合させても、IGBTQ1,IGBTQ2のスイツチングタイミングのアンバランスを抑制することが可能である。
【0022】
図9は、この発明の第5の実施例を示しIGBTが各アームに2個並列接続されている半導体電力変換装置としてのインパークのT相分の回路構成図であり、この回路構成が図1に示した第1の実施例の回路構成と異なる点は、ゲート駆動回路GDU1〜GDU4に代えて、上アームをオン・オフさせるゲート駆動回路GDU12と下アームをオン・オフさせるゲート駆動回路GDU34とを備えていることである。
【0023】
この回路動作を、ターンオフを例にとって説明する。
【0024】
IGBTQ1とIGBTQ2のゲート配線のインダクタンス成分Lg1,Lg2(図17参照)が同じ場合、それぞれのゲート(G)−エミツタ(E)間電圧波形VGE(Q1),VGE(Q2)は同じとなる(図10(a)参照、ここでIGBTの素子特性が同じと仮定する)。従って、Ig(Q1),Ig(Q2)も同じとなり、IGBTQ1とIGBTQ2のターンオフタイミングも同じとなる。
【0025】
次に、例として、図10(b)のようにゲート配線のインダクタンス成分Lg1とLg2との間がLg1>Lg2の関係にあると、Ig(Q1)の流れている期間がIg(Q2)に比して長くなり、磁性体には|Φ1−Φ2|の磁束が発生し、磁気結合する。この磁気結合により、それぞれのゲート線にはインダクタンス調整分が発生し、これらは|Φ1−Φ2|に比例する特性がある。すなわち、Ig(Q1)とIg(Q2)のアンバランス分が大きい程、前記インダクタン又調整分も大きくなる。また、このインダクタンス調整分が増加する程、Ig(Q1)とIg(Q2)が流れにくくなる。この動作により、図11に示すようにIg(Q1)とIg(Q2)のアンバランス分に応じて自動的にゲート線のインダクタンス調整分が変化し、図12に示すようにIg(Q1)とIg(Q2)が一致するように動作をし、VGE(Q1),VGE(Q2)も同じ波形となる。
【0026】
以上の方法により、IGBTQ1とIGBTQ2のターンオフタイミングのばらつきを遅れなく抑制することが可能となる。これはターンオンタイミングのばらつき抑制に対しても同様に有効に動作する。
【0027】
図13は、この発明の第6の実施例を示し1組のゲート駆動回路GDUlnに対して、IGBTがn個並列に接続された回路構成図であり、図からも明らかなように、IGBTQ1とIGBTQ2のゲート線を磁気回路MC1により磁気結合させてゲート電流値を一致させ、このゲート電流値を基準としてIGBTQ3のゲート電流値を一致させるために、IGBTQ2とIGBTQ3のゲート線を磁気回路MC2により磁気結合させる、というようにゲート線を従属的に磁気結合させることで、瞬時に全てのIGBTのスイツチングタイミングのアンバランスを抑制することが可能になる。
【0028】
図14は、この発明の第7,第8の実施例を示し1組のゲート駆動回路GDU12に対して、IGBTが2個並列接続された回路構成図であり、IGBTのゲート電流はゲート線とエミッタ線に流れる電流値が同じであることから、図1
4(a)の第7の実施例に示す如く、磁気回路MC1によりIGBTQ1のエミッタ線とIGBTQ2のゲート線とを磁気結合させる、また、図14(b)の第8の実施例に示す如く、磁気回路MC1によりIGBTQ1のエミッタ線とIGBTQ2のエミツタ線とを磁気結合させても、IGBTQ1,IGBTQ2のスイツチングタイミングのアンバランスを抑制することが可能である。
【0029】
上述の実施例では、電圧駆動型半導体素子としてのIGBTを並列接続した例について述べたが、電圧駆動型半導体素子内部においても、該半導体素子の大電流化に対応して、複数のチップ素子を並列接続した構成にすることが多い。従って、この電圧駆動型半導体素子内部における各チップ素子のゲート線を互いに磁気結合させることにより、該電圧駆動型半導体素子内部でのスイツチングタイミングのアンバランスを抑制することが可能である。
【0030】
【発明の効果】
この発明によれば、電圧駆動型半導体素子を多数個並列接続するときに、各アームのゲート線を磁気結合させ、ゲート電流のアンバランス量に応じてゲート線のインピーダンスを瞬時に変化させることにより、非常に簡単な回路で遅れ時間無くスイツチングタイミングのばらつきを抑制することができ、その結果、それぞれの電圧駆動型半導体素子の電流をパランスさせることが可能となる。
【図面の簡単な説明】
【図1】この発明の第1の実施例を示す回路構成図
【図2】図1の動作を説明する模式的構成図
【図3】図1の動作を説明する等価回路図
【図4】図1の動作を説明する波形図
【図5】図1の動作を説明する回路構成図
【図6】図1の動作を説明する波形図
【図7】この発明の第2の実施例を示す回路構成図
【図8】この発明の第3,第4の実施例を示す回路構成図
【図9】この発明の第5の実施例を示す回路構成図
【図10】図9の動作を説明する波形図
【図11】図9の動作を説明する回路構成図
【図12】図9の動作を説明する波形図
【図13】この発明の第6の実施例を示す回路構成図
【図14】この発明の第7,第8の実施例を示す回路構成図
【図15】従来例を示す回路構成図
【図16】図15の動作を説明する波形図
【図17】従来例を示す回路構成図
【図18】図17の動作を説明する波形図
【符号の説明】
Q1〜Qn・・・IGBT、GDU1〜GDUn,GDU12,GDU34,GDU1n・・・ゲート駆動回路、MC1〜MCn・・・磁気回路。
Claims (4)
- 並列接続された複数個の電圧駆動型半導体素子と、これらの電圧駆動型半導体素子をオン・オフするためにそれぞれの電圧駆動型半導体素子のゲート端子にゲート信号を供給するゲート駆動回路それぞれとがらなる半導体スイッチ回路において、ゲート駆動回路と電圧駆動型半導体素子のゲート端子を接続するゲート線を互いに磁気結合させたことを特徴とする並列接続された電圧駆動型半導体素子の制御装置。
- 並列接続された複数個の電圧駆動型半導体素子と、これらの電圧駆動型半導体素子をオン・オフするためにそれぞれの電圧駆動型半導体素子のゲート端子にゲート信号を供給する1組のゲート駆動回路とからなる半導体スイッチ回路において、ゲート駆動回路と電圧駆動型半導体素子のゲート端子を接続するゲート線を互いに磁気結合させたことを特徴とする並列接続された電圧駆動型半導体素子の制御装置。
- 請求項1または請求項2に記載の半導体スイッチ回路において、並列接続された複数個の電圧駆動型半導体素子それぞれのゲート線に流れる電流値を一致させるために、前記複数個をn個としたときに、k(2≦k≦n)個目の電圧駆動型半導体素子は[k−1]個目の電圧駆動型半導体素子と磁気結合させたことを特徴とする電圧駆動型半導体素子の制御装置。
- 請求項1乃至請求項3のいずれかに記載の半導体スイッチ回路において、前記ゲート駆動回路と前記電圧駆動型半導体素子のエミッタ端子を接続するエミッタ線同士、またはゲート線とエミツタ線とを磁気結合させたことを特徴とする並列接続された電圧駆動型半導体素子の制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002251475A JP2004096829A (ja) | 2002-08-29 | 2002-08-29 | 並列接続された電圧駆動型半導体素子の制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002251475A JP2004096829A (ja) | 2002-08-29 | 2002-08-29 | 並列接続された電圧駆動型半導体素子の制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004096829A true JP2004096829A (ja) | 2004-03-25 |
Family
ID=32058043
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002251475A Pending JP2004096829A (ja) | 2002-08-29 | 2002-08-29 | 並列接続された電圧駆動型半導体素子の制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004096829A (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005096486A1 (ja) * | 2004-03-31 | 2005-10-13 | Ngk Insulators, Ltd. | 高電圧パルス発生回路 |
JP2006149169A (ja) * | 2004-11-24 | 2006-06-08 | Fuji Electric Holdings Co Ltd | 半導体スイッチ回路 |
JP2009095074A (ja) * | 2007-10-04 | 2009-04-30 | Fuji Electric Systems Co Ltd | 半導体スイッチ回路 |
WO2015111215A1 (ja) * | 2014-01-27 | 2015-07-30 | 株式会社日立製作所 | スイッチング素子駆動装置 |
WO2016166228A1 (en) * | 2015-04-14 | 2016-10-20 | Karsten Fink | Paralleling power switches using a differential mode choke in the gate drive loop |
CN104518650B (zh) * | 2014-12-18 | 2016-12-07 | 杭州华为数字技术有限公司 | 用于驱动开关器件的驱动电路、控制电路和装置 |
JP2017046385A (ja) * | 2015-08-24 | 2017-03-02 | 本田技研工業株式会社 | 半導体電力変換装置 |
JP2017099099A (ja) * | 2015-11-20 | 2017-06-01 | トヨタ自動車株式会社 | スイッチング回路 |
JP6170640B1 (ja) * | 2017-03-15 | 2017-07-26 | イサハヤ電子株式会社 | 並列接続コネクタ付ゲート駆動基板 |
WO2018016450A1 (ja) * | 2016-07-19 | 2018-01-25 | イサハヤ電子株式会社 | コネクタ連結式ゲート並列接続基板及び並列接続コネクタ付ゲート駆動基板 |
DE112017004776T5 (de) | 2016-09-23 | 2019-06-19 | Mitsubishi Electric Corporation | Leistungshalbleitermodul und leistungshalbleiteranordnung |
JP2021044996A (ja) * | 2019-09-13 | 2021-03-18 | 株式会社 日立パワーデバイス | 電力変換装置、鉄道車両電気システム |
-
2002
- 2002-08-29 JP JP2002251475A patent/JP2004096829A/ja active Pending
Cited By (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005295667A (ja) * | 2004-03-31 | 2005-10-20 | Ngk Insulators Ltd | 高電圧パルス発生回路 |
JP4494066B2 (ja) * | 2004-03-31 | 2010-06-30 | 日本碍子株式会社 | 高電圧パルス発生回路 |
WO2005096486A1 (ja) * | 2004-03-31 | 2005-10-13 | Ngk Insulators, Ltd. | 高電圧パルス発生回路 |
JP2006149169A (ja) * | 2004-11-24 | 2006-06-08 | Fuji Electric Holdings Co Ltd | 半導体スイッチ回路 |
JP4631409B2 (ja) * | 2004-11-24 | 2011-02-16 | 富士電機ホールディングス株式会社 | 半導体スイッチ回路 |
JP2009095074A (ja) * | 2007-10-04 | 2009-04-30 | Fuji Electric Systems Co Ltd | 半導体スイッチ回路 |
WO2015111215A1 (ja) * | 2014-01-27 | 2015-07-30 | 株式会社日立製作所 | スイッチング素子駆動装置 |
CN104518650B (zh) * | 2014-12-18 | 2016-12-07 | 杭州华为数字技术有限公司 | 用于驱动开关器件的驱动电路、控制电路和装置 |
JP2018512838A (ja) * | 2015-04-14 | 2018-05-17 | パワー インテグレーションズ ゲーエムベーハー | ゲート駆動ループ内で差動モードチョークを使用して電力スイッチを並列化すること |
WO2016166228A1 (en) * | 2015-04-14 | 2016-10-20 | Karsten Fink | Paralleling power switches using a differential mode choke in the gate drive loop |
US10461733B2 (en) | 2015-04-14 | 2019-10-29 | Power Integrations, Inc. | Paralleling power switches using a differential mode choke in the gate drive loop |
JP2017046385A (ja) * | 2015-08-24 | 2017-03-02 | 本田技研工業株式会社 | 半導体電力変換装置 |
JP2017099099A (ja) * | 2015-11-20 | 2017-06-01 | トヨタ自動車株式会社 | スイッチング回路 |
CN107852085A (zh) * | 2016-07-19 | 2018-03-27 | 谏早电子株式会社 | 连接器连结式栅极并联连接基板以及带有并联连接连接器的栅极驱动基板 |
WO2018016450A1 (ja) * | 2016-07-19 | 2018-01-25 | イサハヤ電子株式会社 | コネクタ連結式ゲート並列接続基板及び並列接続コネクタ付ゲート駆動基板 |
CN107852085B (zh) * | 2016-07-19 | 2020-01-03 | 谏早电子株式会社 | 连接器连结式栅极并联连接基板以及栅极驱动基板 |
DE112017004776T5 (de) | 2016-09-23 | 2019-06-19 | Mitsubishi Electric Corporation | Leistungshalbleitermodul und leistungshalbleiteranordnung |
US10727213B2 (en) | 2016-09-23 | 2020-07-28 | Mitsubishi Electric Corporation | Power semiconductor module and power semiconductor device |
JP2018157618A (ja) * | 2017-03-15 | 2018-10-04 | イサハヤ電子株式会社 | 並列接続コネクタ付ゲート駆動基板 |
JP6170640B1 (ja) * | 2017-03-15 | 2017-07-26 | イサハヤ電子株式会社 | 並列接続コネクタ付ゲート駆動基板 |
JP2021044996A (ja) * | 2019-09-13 | 2021-03-18 | 株式会社 日立パワーデバイス | 電力変換装置、鉄道車両電気システム |
WO2021049091A1 (ja) * | 2019-09-13 | 2021-03-18 | 株式会社日立パワーデバイス | 電力変換装置、鉄道車両電気システム |
JP7133524B2 (ja) | 2019-09-13 | 2022-09-08 | 株式会社 日立パワーデバイス | 電力変換装置、鉄道車両電気システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3666843B2 (ja) | 絶縁ゲート型半導体素子のゲート回路 | |
CN109690951B (zh) | 用于功率转换装置的栅极驱动电路 | |
JP2004521588A (ja) | スイッチモード電力コンバータで使用される絶縁駆動回路 | |
JP2002281761A (ja) | 半導体電力変換装置 | |
JP2004096829A (ja) | 並列接続された電圧駆動型半導体素子の制御装置 | |
JPH11234104A (ja) | 半導体モジュール及びインバータ装置 | |
US10483966B2 (en) | Switching circuit | |
JP4396036B2 (ja) | 直列接続された電圧駆動型半導体素子の制御装置 | |
JP6637065B2 (ja) | 高電力回路のためのスイッチングデバイスの並列化 | |
JP4492613B2 (ja) | 溶接機 | |
JP3568848B2 (ja) | 絶縁ゲート型半導体素子のゲート回路 | |
JP3767740B2 (ja) | 直列接続された電圧駆動型半導体素子の制御装置 | |
WO2017158867A1 (ja) | 電力変換装置 | |
JP2007089292A (ja) | 複数個直列接続される電圧駆動型半導体素子の電圧分担のばらつき低減方法 | |
JPH05161253A (ja) | 半導体電力変換装置のスナバ回路 | |
JP3778351B2 (ja) | 直列接続された電圧駆動型半導体素子の制御装置 | |
JP6448759B1 (ja) | 電力変換装置 | |
JPH1042548A (ja) | 半導体電力変換装置 | |
JP2011147212A (ja) | 電力変換装置のスナバ回路 | |
US10587181B2 (en) | Power semiconductor device with built-in resistor between control electrode and control terminal, and power semiconductor drive system | |
JP2005167535A (ja) | 半導体スイッチング回路 | |
WO2020095351A1 (ja) | ゲート駆動回路および電力変換装置 | |
JP4715346B2 (ja) | 直列接続された電圧駆動型半導体素子の駆動装置 | |
JP4631409B2 (ja) | 半導体スイッチ回路 | |
JPH10209832A (ja) | 半導体スイッチ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20040914 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070709 |
|
A131 | Notification of reasons for refusal |
Effective date: 20070712 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20070904 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071129 |