JP7133524B2 - 電力変換装置、鉄道車両電気システム - Google Patents

Description

本発明は、複数のパワー半導体モジュールを互いに並列接続して構成する電力変換装置に係り、特に、ゲート駆動回路とモジュールに搭載したパワー半導体チップのゲート間を接続するゲート配線回路の構成に関する。

産業機器や電気鉄道車両、ハイブリッド自動車や電気自動車などの電力制御やモータ制御には電力変換装置が用いられており、パワー半導体モジュールやコンデンサなどの電気部品と、それらを接続する配線、電気部品の電力損失により生じる発熱を放熱する放熱器によって構成され、モータや系統配線などの負荷へ電力を与える。

電力変換装置には、負荷回路に所定の出力電流を出力することが求められ、その応用や顧客仕様によって出力電流の値は異なる。そのため、出力電流によっては単一のパワー半導体モジュールの定格電流では不足する場合が発生し、複数のパワー半導体モジュールを並列接続することで所要出力電流を満足する方法が採られる。

しかしながら、複数のパワー半導体モジュールを並列接続し、単一のゲート駆動回路を用いて駆動する場合には、スイッチング時のターンオンやターンオフのタイミングにおいて、電圧もしくは電流の寄生振動が発生し、その減衰が不十分である場合は振幅の大きな発振まで成長する。この場合、パワー半導体モジュールにおいて最も電圧定格が小さいゲート電圧に寄生発振が重畳し、その定格電圧を超過する動作が発生する。その結果、パワー半導体モジュールに搭載された半導体素子のゲート部位が損傷し、モジュールの破壊に至る可能性がある。

この問題を回避するため、各パワー半導体モジュールのゲートに比較的抵抗値の大きなゲート抵抗を接続することが行われている。例えば、特許文献１では、ゲート駆動回路の出力側に設けられたダンピング抵抗によって寄生発振が抑制される。しかし、上記のように比較的抵抗値の大きなゲート抵抗を接続すると、ゲート駆動回路が駆動すべきパワー半導体モジュールのゲートを駆動する電流（ゲート電流）値が小さくなってしまう。その結果、ターンオン時間とターンオフ時間が同時に長くなり、スイッチング時の損失、すなわちターンオン損失とターンオフ損失が共に大きくなる副作用がある。

上記の問題を解決する一例として、特許文献２では、スイッチング時に発生する寄生発振がターンオンもしくはターンオフのいずれかのタイミングで発生することを前提として、寄生発振が発生しないスイッチング動作時の損失が増大しないように、ゲート抵抗がゲート電流の方向によって異なって見えるようにダイオード素子を導入している。

特許文献２の図１には、互いに並列接続された複数の半導体スイッチング素子（Ｔ１ａ，Ｔ１ｂ）と複数のバランス抵抗部（Ｒａ，Ｒｂ）とを含み、バランス抵抗部は、例えば抵抗Ｒ３ａとダイオードＤ２ａとの並列回路によってバランス抵抗部Ｒａを構成する例が示されている。この構成によって、ターンオンする場合とターンオフする場合とでその抵抗値が異なる値に切り替えられるように構成されている。

特開２００３－８８０９８号公報 国際公開第２０１７／０２６３６７号

しかしながら、上記特許文献２で示された手段では、ターンオンとターンオフのうち寄生発振が生じるスイッチング動作では、そのスイッチング時間が長くなり、スイッチング損失の増大を避けることができない。

近年、パワー半導体モジュール用の素子としてＳｉＣやＧａＮなどの新素子の開発が著しく、寄生発振が発生するスイッチング動作（ターンオン、ターンオフ、もしくはリカバリ動作）は一様ではなく、より根本的な解決が必要である。

そのため、ターンオンとターンオフの両方のスイッチング動作においてスイッチング時間を短縮しながら、寄生発振を抑制する手段が望まれる。

そこで、本発明の目的は、複数のパワー半導体モジュールを互いに並列接続して構成する電力変換装置において、スイッチング動作時に発生する寄生発振を抑制しつつ、スイッチング損失を低減可能な電力変換装置とそれを搭載する鉄道車両電気システムを提供することにある。

上記課題を解決するために、本発明は、複数のパワー半導体モジュールと、前記複数のパワー半導体モジュールを駆動制御するゲート駆動回路と、前記複数のパワー半導体モジュールと前記ゲート駆動回路の間に接続され、前記ゲート駆動回路に対して前記複数のパワー半導体モジュールを互いに並列接続させるゲート配線回路により構成されるアーム回路を備えた電力変換装置であって、前記ゲート配線回路は、前記複数のパワー半導体モジュールの各々に対応する複数のインピーダンス回路を有し、前記インピーダンス回路は、第１の抵抗の一端とインダクタの一端とが互いに接続され、かつ、前記第１の抵抗の他端と前記インダクタの他端とが互いに接続されて成る並列回路と、前記並列回路に直列接続された第２の抵抗を有し、前記インピーダンス回路のインピーダンス値は、当該インピーダンス回路に印加される電圧の周波数に依って変化し、低域の周波数ではインピーダンス値が小さく、高域の周波数ではインピーダンス値が大きくなることを特徴とする。

また、本発明は、複数のパワー半導体モジュールと、前記複数のパワー半導体モジュールを駆動制御するゲート駆動回路と、前記複数のパワー半導体モジュールと前記ゲート駆動回路の間に接続され、前記ゲート駆動回路に対して前記複数のパワー半導体モジュールを互いに並列接続させるゲート配線回路により構成されるアーム回路を備えた電力変換装置であって、前記複数のパワー半導体モジュールの各々は、パワー半導体トランジスタと共に当該パワー半導体モジュールに内蔵され、前記パワー半導体トランジスタのゲート端子と前記ゲート駆動回路の間に直列に接続されるインピーダンス回路を有し、前記インピーダンス回路は、第１の抵抗の一端とインダクタの一端とが互いに接続され、かつ、前記第１の抵抗の他端と前記インダクタの他端とが互いに接続されて成る並列回路と、前記並列回路に直列接続された第２の抵抗を有し、前記インピーダンス回路のインピーダンス値は、当該インピーダンス回路に印加される電圧の周波数に依って変化し、低域の周波数ではインピーダンス値が小さく、高域の周波数ではインピーダンス値が大きくなることを特徴とする。

また、本発明は、パンタグラフと、前記パンタグラフに接続された遮断器と、前記遮断器に接続されたリアクトルと、前記リアクトルに接続された電力変換装置と、前記電力変換装置に接続された電動機と、を備え、前記電力変換装置は、上記のいずれかに記載の電力変換装置であることを特徴とする。

本発明によれば、複数のパワー半導体モジュールを互いに並列接続して構成する電力変換装置において、スイッチング動作時に発生する寄生発振を抑制しつつ、スイッチング損失を低減可能な電力変換装置とそれを搭載する鉄道車両電気システムを実現することができる。

上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。

実施例１の電力変換装置のアーム回路を示す図である。 ゲート電圧に寄生発振が発生しない場合の電圧Ｖｇｓの過渡応答波形を示す図である。 ゲート電圧に寄生発振が発生しない場合のゲート電圧波形の周波数毎の振幅の分布を示す図である。 ゲート電圧に寄生発振が重畳した場合の電圧Ｖｇｓの過渡応答波形を示す図である。 ゲート電圧に寄生発振が重畳した場合のゲート電圧波形の周波数毎の振幅の分布を示す図である。 実施例１の電力変換装置のインピーダンス回路を示す図である。 本発明の効果を示す図である。 本発明の効果を示す図である。 実施例２の電力変換装置のアーム回路を示す図である。 実施例３の鉄道車両電気システムを示す図である。 実施例４の電力変換装置のインピーダンス回路を示す図である。 実施例５の電力変換装置のインピーダンス回路を示す図である。 実施例５の電力変換装置のインピーダンス回路を示す図である。 実施例６の電力変換装置のインピーダンス回路を示す図である。

以下、図面を用いて本発明の実施例を説明する。なお、各図面において同一の構成については同一の符号を付し、重複する部分についてはその詳細な説明は省略する。

図１から図４Ｃを参照して、本発明の実施例１の電力変換装置について説明する。本実施例では、先ず、並列接続したパワー半導体モジュールを用いた電力変換装置に寄生発振が発生する例を示し、その場合のゲート電圧波形の挙動について説明する。

ここで、ゲート電圧（Ｖｇｓ）とは、ゲート駆動回路の出力端子であるゲート駆動端子とソースセンス駆動端子間の電圧、もしくは、パワー半導体モジュールのゲート端子とソースセンス端子間の電圧を示す。特定する端子間のゲート電圧については、端子名を以下明示する。

図２Ａおよび図２Ｂは、並列接続したパワー半導体モジュールを含んで構成する電力変換装置において、スイッチング時のゲート電圧に寄生発振が発生しない例を示す。

図２Ａは、ターンオン動作時のゲート端子とソースセンス端子間の電圧Ｖｇｓの過渡応答波形である。オフ電圧であるＶＧＳＭからオン電圧であるＶＧＳＰに向けてＶｇｓが変化する。その電圧波形の変化率は緩やかであり、図示した時間範囲では、正負両側のゲート電圧定格以内（ゲート電圧定格の上限と下限の範囲内）で動作している。

この波形のＦＦＴ解析結果（FFT：高速フーリエ変換）を図２Ｂに示す。横軸を周波数の対数表示で、縦軸を周波数毎に分析した電圧振幅の値で示す。図２Ｂからわかるように、低域周波数では、Ｖｇｓの過渡応答に対応して、振幅が大きい分布をしている。また、高域周波数では、低域に比較して更に小さい振幅レベルで分布しており、Ｖｇｓが寄生発振の無い正常動作をする限りはその過渡波形に応答する周波数分布は主に低域周波数に発生すると言える。

一方、図３Ａおよび図３Ｂは、同じＶｇｓのターンオン波形に寄生発振が重畳した場合を示す。図３Ａの過渡応答波形では、Ｖｇｓがオン電圧であるＶＧＳＰに近づくタイミングで寄生発振が発生している。その発振の振動振幅は大きく、ゲートの最大定格を正側と負側のいずれも超過する波形になっている。この場合、パワー半導体モジュールに搭載したパワー半導体チップのゲート部位が損傷し、破壊する可能性がある。また、図３Ｂに示すように、ゲート電圧波形の周波数毎の振幅分布は、発生した振動（ゲート電圧寄生発振振動）の影響から、高域周波数において振幅値が増大していることが明らかである。図３Ａで示した寄生発振振動は特定の周波数で振動している。この波形を周波数毎の振幅分布で見た場合には前記の特定の周波数を中心とする高域周波数にて振幅が大きくなるからである。

上記のゲート電圧波形における寄生発振の有無の比較から、次のことがわかる。

（１）寄生発振の無い正常動作をするゲート波形の周波数分布は低域周波数に集中している。

（２）寄生発振が発生した場合、その周波数分布は高域周波数に重畳する。

寄生発振の過渡応答波形が占めるその周波数域、すなわち高域周波数において、共振電圧や共振電流の振幅を低減することができれば、寄生発振まで至ることはなく、ゲート電圧をその定格の範囲内で利用することができる。

次に、図１を用いて、本実施例の電力変換装置の構成について説明する。図１は、本実施例の電力変換装置を構成するアーム回路９０を示す図である。アーム回路９０は、ゲート駆動回路１と複数のパワー半導体モジュール１０ａ～１０ｎとゲート配線回路を構成する複数のインピーダンス回路２０ａ～２０ｎで構成されている。

インピーダンス回路２０ａ～２０ｎは、ゲート駆動回路１のゲート駆動端子とソースセンス駆動端子とパワー半導体モジュール１０ａ～１０ｎの各々のゲート端子とソースセンス端子とを接続する回路である。

パワー半導体モジュール１０ａ～１０ｎの各々に対応するインピーダンス回路２０ａ～２０ｎの一端は、ゲート駆動回路１のゲート駆動端子ｎＧＤｇとソースセンス駆動端子ｎＧＤｓｓにまとめて接続され、インピーダンス回路２０ａ～２０ｎの各々の他端は、対応するパワー半導体モジュール１０ａ～１０ｎのゲート端子とソースセンス端子とにそれぞれ接続される。

ゲート駆動回路１は、端子ｎＣＮＴにて電力変換装置の制御回路からの制御回路信号を入力とし、ゲート駆動端子ｎＧＤｇとソースセンス駆動端子ｎＧＤｓｓを介してパワー半導体モジュール１０ａ～１０ｎの駆動制御を行う。

パワー半導体モジュール１０ａ～１０ｎの個数は２つ以上備え、ドレイン端子は端子ｎＤにて、ソース端子は端子ｎＳにてお互いに接続される。ゲート端子とソースセンス端子は、後述するゲート配線回路を構成するインピーダンス回路に接続する。なお、パワー半導体モジュールの並列接続数は２つ以上の自然数ｎ個であって、その上限は限定するものではない。

ゲート配線回路は、図１に示すように、複数のインピーダンス回路２０ａ～２０ｎと電気的な接続を行う配線によって構成される。ゲート駆動端子ｎＧＤｇとソースセンス駆動端子ｎＧＤｓｓをゲート配線回路の入力とし、ゲート駆動端子ｎＧＤｇとソースセンス駆動端子ｎＧＤｓｓからパワー半導体モジュール１０ａ～１０ｎの各々に対応するインピーダンス回路２０ａ～２０ｎに並列分岐される。

インピーダンス回路２０ａ～２０ｎは、その出力端子である端子ｎＰＭｇａ～ｎＰＭｇｎと端子ｎＰＭｓｓａ～ｎＰＭｓｓｎにてパワー半導体モジュール１０ａ～１０ｎのゲート端子とソースセンス端子に接続される。ゲート配線回路の電気的な接続配線の長さは、ゲート駆動端子ｎＧＤｇおよびソースセンス駆動端子ｎＧＤｓｓから、パワー半導体モジュール１０ａ～１０ｎの各々のゲート端子およびソースセンス端子との間に生じる電気長が均一になるよう設計と実装がされるのが好ましい。

但し、電気長の均一性が損なわれても、ゲート駆動回路１がパワー半導体モジュール１０ａ～１０ｎに向けて駆動する電圧波形と電流波形の時間遅延誤差（各々のパワー半導体モジュール間のゲート駆動波形の遅延誤差）が、パワー半導体モジュール１０ａ～１０ｎの動作に影響を与えない範囲で許容できることは言うまでもない。

インピーダンス回路２０ａ～２０ｎは、互いに並列接続されたパワー半導体モジュール１０ａ～１０ｎのゲート間の共振に起因して発生する寄生発振を抑制しながら、パワー半導体モジュール１０ａ～１０ｎのスイッチング動作、すなわちターンオン動作とターンオフ動作の所要時間を短くしてスイッチング損失を小さくするために用いられる。

その構造の一例を図１のインピーダンス回路２０ａに示す。インピーダンス回路２０ａは、ゲート配線経路に、抵抗Ｒ１ａとインダクタＬ１ａの並列回路に抵抗Ｒ２ａを直列接続し、ソースセンス配線経路は、電気的配線を配置したものである。

インダクタＬ１ａのインピーダンスは、低域周波数では低く、高域周波数では高いため、Ｌ１ａと並列の抵抗Ｒ１ａは、低域周波数では低インピーダンス短絡され、高域周波数ではその値である抵抗Ｒ１ａの値に見える。ここで、図１中の抵抗Ｒ１ａ～Ｒ１ｎと抵抗Ｒ２ａ～Ｒ２ｎの値をそれぞれ、Ｒ１とＲ２として以降示す。

本実施例のインピーダンス回路の動作の一例を、図４Ａから図４Ｃを用いて説明する。図４Ａから図４Ｃには、図１からインピーダンス回路２０ａ，２０ｂのみを取り出し、その端子間のインピーダンスについて算出した特性を示す。

図４Ａは、図１からインピーダンス回路２０ａ，２０ｂのみを取り出し、その効果を検討した回路である。図４Ｂは、ゲート駆動端子ｎＧＤｇおよびソースセンス駆動端子ｎＧＤｓｓから、端子ｎＰＭｇａおよび端子ｎＰＭｓｓａまでのインピーダンス値の周波数依存性を示す。具体的には、端子ｎＧＤｓｓから端子ｎＰＭｓｓａ間は電気的配線で接続されていることから、ゲート駆動端子ｎＧＤｇから端子ｎＰＭｇａまでのインピーダンス値を示す。図４Ａの回路構成の場合、そのインピーダンス値は、図４Ｂに実線で示すように、低域周波数ではインダクタＬ１による短絡効果が効いて抵抗値Ｒ２のインピーダンスが発生する。

一方、高域周波数では、抵抗Ｒ１と抵抗Ｒ２の直列回路に見えるため、Ｒ１＋Ｒ２で決まるインピーダンスが発生する。低域周波数と高域周波数の間の中域周波数が上記のインピーダンス２値（Ｒ１，Ｒ１＋Ｒ２）の切り替わり範囲になっている。インピーダンス回路２０ａ，２０ｂは必ず、低域周波数のインピーダンス値より高域周波数のインピーダンス値が高い構成になっている。

図４Ｃに示すインピーダンスの周波数依存性は、端子ｎＰＭｇａと端子ｎＰＭｓｓａの２端子と、端子ｎＰＭｇｂと端子ｎＰＭｓｓｂの２端子との間に発生するインピーダンス値を示している。具体的には、端子ｎＰＭｓｓａから端子ｎＰＭｓｓｂ間は電気的配線で接続されていることから、端子ｎＰＭｇａから端子ｎＰＭｇｂまでのインピーダンス値を示す。すなわち、その経路は、インピーダンス回路２０ａとインピーダンス回路２０ｂの直列回路となる。この経路は、並列接続したパワー半導体モジュール１０ａと１０ｂ（図１に図示）のゲート端子間の接続経路に相当する。

図４Ｃのインピーダンス特性から、高域周波数ではそのインピーダンスが２・（Ｒ１＋Ｒ２）の値となり、低域周波数の２・Ｒ２の値に比較して２・Ｒ１分だけ高抵抗化できる。このインピーダンスの周波数領域（低域と高域）による依存性によって、本発明の解決すべき課題である「並列接続したパワー半導体モジュールのゲート間の共振に起因して発生する寄生発振を抑制しながら、パワー半導体モジュールのスイッチング動作を速くする」ことを実現可能とする。

図４Ｂおよび図４Ｃにそれぞれ示した破線の特性は、インピーダンス回路２０（２０ａ，２０ｂ）にＬ１（Ｌ１ａ，Ｌ１ｂ）を導入しない場合（Ｌ１無し）の特性を示す。この場合、図４Ｂでは、周波数の低域と高域にかかわらず、ゲート駆動端子ｎＧＤｇおよびソースセンス駆動端子ｎＧＤｓｓから、端子ｎＰＭｇａおよび端子ｎＰＭｓｓａ端子の間に、ゲート経路のインピーダンスとして抵抗Ｒ１＋Ｒ２が発生する。

また、図４Ｃに示すように、端子ｎＰＭｇａと端子ｎＰＭｇｓｓａの２端子と、端子ｎＰＭｇｂと端子ｎＰＭｇｓｓｂの２端子との間に、抵抗２・（Ｒ１＋Ｒ２）が発生する。インダクタＬ１（Ｌ１ａ，Ｌ１ｂ）を導入しない場合には、高い抵抗値となるインピーダンスが発生することになり、この場合は並列接続したパワー半導体モジュールのゲート間の共振をダンピングする効果は得られるが、スイッチング動作のターンオン時間とターンオフ時間が長くなり、スイッチング損失が増えてしまう。

以上説明したように、本実施例の電力変換装置は、複数のパワー半導体モジュール１０ａ～１０ｎと、複数のパワー半導体モジュール１０ａ～１０ｎを駆動制御するゲート駆動回路１と、複数のパワー半導体モジュール１０ａ～１０ｎとゲート駆動回路１の間に接続され、ゲート駆動回路１に対して複数のパワー半導体モジュール１０ａ～１０ｎを互いに並列接続させるゲート配線回路により構成されるアーム回路９０を備えており、ゲート配線回路は、複数のパワー半導体モジュール１０ａ～１０ｎの各々に対応する複数のインピーダンス回路２０ａ～２０ｎを有し、インピーダンス回路２０ａ～２０ｎの各々のインピーダンス値は、当該インピーダンス回路に印加される電圧の周波数に依って変化し、低域の周波数ではインピーダンス値が小さく、高域の周波数ではインピーダンス値が大きくなるように構成されている。

また、インピーダンス回路２０ａは、第１の抵抗（抵抗Ｒ１ａ）の一端とインダクタＬ１ａの一端とが互いに接続され、かつ、第１の抵抗（抵抗Ｒ１ａ）の他端とインダクタＬ１ａの他端とが互いに接続されて成る並列回路と、当該並列回路に直列接続された第２の抵抗（抵抗Ｒ２ａ）を有するように構成されている。

なお、第１の抵抗（抵抗Ｒ１ａ）とインダクタＬ１ａの並列回路のみで、上記した本実施例の効果が得られる場合は、第２の抵抗（抵抗Ｒ２ａ）を設けない構成もあり得る。

これにより、複数のパワー半導体モジュールを互いに並列接続して構成する電力変換装置において、高速スイッチング動作時に発生する寄生発振を抑制しつつ、スイッチング損失を低減することができる。

なお、第１の抵抗（抵抗Ｒ１ａ）の抵抗値は、第２の抵抗（抵抗Ｒ２ａ）の抵抗値より大きい（Ｒ１＞Ｒ２）ことが必要である。図４Ｂに示すように、本発明のインピーダンス回路を用いることで、Ｒ２の抵抗値を低く設定することができるが、低いＲ２の２倍の（Ｒ１＋Ｒ２）では、高域周波数のインピーダンスとして低く、実用的ではない。そのため、定性的にＲ１＞Ｒ２とする必要がある。

また、本発明の効果を最大限に享受するためには、第１の抵抗（抵抗Ｒ１ａ）の抵抗値を、第２の抵抗（抵抗Ｒ２ａ）の抵抗値の３倍以上（例えば３倍～４倍程度）とするのがより好適である。

図５を参照して、本発明の実施例２の電力変換装置について説明する。実施例１（図１）と同様に、電力変換装置を構成するアーム回路９０を示す図である。本実施例のアーム回路９０は、ゲート駆動回路１と複数のパワー半導体モジュール１１ａ～１１ｎとゲート配線回路で構成されている。

ゲート配線回路は、ゲート駆動回路１のゲート駆動端子ｎＧＤｇとソースセンス駆動端子ｎＧＤｓｓとパワー半導体モジュール１１ａ～１１ｎの各々のゲート端子とソースセンス端子とを接続する回路である。本実施例では、ゲート配線回路は電気的な接続を行う配線で構成する。

本実施例のパワー半導体モジュール１１ａ～１１ｎは、その内部構成に特徴があり、インピーダンス回路２１ａ～２１ｎをモジュール内部のゲート配線経路に配置している。つまり、インピーダンス回路２１ａ～２１ｎの各々は、パワー半導体モジュール１１ａ～１１ｎにそれぞれ内蔵された形で構成されている。

インピーダンス回路２１ａ～２１ｎの構成は、実施例１（図１）に示したインピーダンス回路２０ａ～２０ｎと同様であり、その接続構成と周波数領域に依存したインピーダンス値の変化についての説明は割愛する。

以上説明したように、本実施例の電力変換装置では、複数のパワー半導体モジュール１１ａ～１１ｎと、複数のパワー半導体モジュール１１ａ～１１ｎを駆動制御するゲート駆動回路１と、複数のパワー半導体モジュール１１ａ～１１ｎとゲート駆動回路１の間に接続され、ゲート駆動回路１に対して複数のパワー半導体モジュール１１ａ～１１ｎを互いに並列接続させるゲート配線回路により構成されるアーム回路９０を備えており、複数のパワー半導体モジュール１１ａ～１１ｎの各々は、パワー半導体トランジスタと共にパワー半導体モジュール１１ａ～１１ｎに内蔵され、パワー半導体トランジスタのゲート端子とゲート駆動回路１の間に直列に接続されるインピーダンス回路２１ａ～２１ｎを有し、インピーダンス回路２１ａ～２１ｎの各々のインピーダンス値は、当該インピーダンス回路に印加される電圧の周波数に依って変化し、低域の周波数ではインピーダンス値が小さく、高域の周波数ではインピーダンス値が大きくなるように構成されている。

本実施例では、インピーダンス回路２１ａ～２１ｎをそれぞれパワー半導体モジュール１１ａ～１１ｎの内部に配置したことにより、以下の利点が発生する。

（１）ゲート配線回路の構成が簡単となり、組み立て工数を低減できる。

（２）モジュール内蔵のパワー半導体素子の特性を考慮して並列モジュールのゲート間に発生し得る寄生発振を抑制するよう予め周波数依存性を調整したインピーダンス回路２１ａ～２１ｎを内蔵することにより、パワー半導体モジュールの並列接続の設計において、ゲート間の寄生発振に対する設計工数が不要となる。

図６を参照して、本発明の実施例３の鉄道車両電気システムについて説明する。図６は、実施例１または実施例２で示したアーム回路９０を用いて、３相電力変換装置を含む鉄道車両電気システムを構成した一例である。

本実施例の鉄道車両電気システムは、パンタグラフ１００と、遮断器２００と、リアクトル３００と、電力変換装置４００と、負荷となる電動機５００によって構成される。

電力変換装置４００は、コンデンサ４および制御回路３を備えており、コンデンサ４により主電圧Ｖｃｃを保持し、制御回路３によりゲート駆動回路の制御信号を生成し、６つのアーム回路９０ａ～９０ｆの各ゲート駆動回路１ａ～１ｆにそれぞれ入力する。

アーム回路９０ａと９０ｂは第１相のインバータレグを構成し、同様にアーム回路９０ｃと９０ｄは第２相のインバータレグを構成し、アーム回路９０ｅと９０ｆは第３相のインバータレグを構成する。各インバータレグの出力線を電動機５００へと接続する。各アーム回路９０ａ～９０ｆは、それぞれゲート駆動回路１ａ～１ｆとパワー半導体モジュールの並列接続回路（並列モジュール回路）２ａ～２ｆで構成されている。

本実施例の利点は、
（１）本発明のインピーダンス回路を用いたパワー半導体モジュールの並列構成を含むアーム回路を用いることで、モジュール間のゲート寄生発振を抑圧しながら低スイッチング損失の３相電力変換装置を構成することができる。

その結果、電動機５００に出力する出力電流の仕様値に適うようにパワー半導体モジュールの並列接続を容易に設計でき、鉄道車両電気システムに用いるパワー半導体モジュールの調達性を向上し、その設計工数を減少させることができる。

（２）電動機５００への必要な電流仕様を満足するために、小型のパワー半導体モジュールを並列接続することで電流仕様を過剰なマージンを設けずに設定できる。

その結果、小型のパワー半導体モジュールを必要最小限の並列数で電力変換装置を構成し、かつ、そのスイッチング損失を低く設定できることから、電力変換装置に内包される放熱器の体積も小型化できる。従って、電力変換装置を小型化することが可能になり、鉄道車両電気システムの小型化を実現できる、ことにある。

図７を参照して、本発明の実施例４の電力変換装置について説明する。図７は、インピーダンス回路２２ａ，２２ｂを用いて構成したゲート配線回路である。本実施例のインピーダンス回路２２ａ，２２ｂは、インダクタＬ１（Ｌ１ａ，Ｌ１ｂ）に磁気コアを用いる。（図７中のインダクタＬ１ａ，Ｌ１ｂをコア付きシンボルで示す。）
磁気コアを用いることによって、本実施例のインピーダンス回路で新たに得られる利点は、
（１）磁気コアによってインダクタを流れる電流が発生する磁束をコア内に閉じ込めることにより、インダクタＬ１（Ｌ１ａ，Ｌ１ｂ）の所定のインダクタンス値を満足するのに必要なコイル配線長を短くすることができる。

その結果、インダクタＬ１（Ｌ１ａ，Ｌ１ｂ）の部品体積を減少させることができ、インピーダンス回路２２（２２ａ，２２ｂ）は、実施例１や実施例２のインピーダンス回路２０，２１に比較して小型化できる。

（２）磁気コアの透磁率の周波数依存性において、高域周波数にてインピーダンスの絶対値が増大する磁気コアを用いることによって、インダクタＬ１（Ｌ１ａ，Ｌ１ｂ）のインダクタンス値が周波数によって増大する効果が得られる。

このため、実施例１で説明したインピーダンス回路のインピーダンスの周波数依存性、すなわち図４Ｂおよび図４Ｃで示したインピーダンス値Ｒ２（低域周波数）からＲ１＋Ｒ２（高域周波数）、若しくは、２・Ｒ２（低域周波数）から２・（Ｒ１＋Ｒ２）（高域周波数）へのインピーダンスの変化率が急峻となる。この結果、低域周波数と高域周波数との弁別性が高まる、ことにある。

以上説明したように、本実施例の電力変換装置では、インダクタＬ１（Ｌ１ａ，Ｌ１ｂ）は、磁気コアにコイル配線を巻き付けて構成される。この磁気コアは、高域周波数において高インピーダンス透磁率を有することが望ましい。上記した本実施例の効果をより高めることができる。

図８Ａおよび図８Ｂを参照して、本発明の実施例５の電力変換装置について説明する。図８Ａは、インピーダンス回路２３ａｂを用いて構成したゲート配線回路である。本実施例のインピーダンス回路２３ａｂは、抵抗Ｒ１ａと抵抗Ｒ１ｂのそれぞれにインダクタＬ１ａとインダクタＬ１ｂを並列配置し、インダクタＬ１ａとインダクタＬ１ｂに共通の磁気コアを用いる。磁気コアを用いる基本的な効果は実施例４にて説明した通りである。

本実施例の利点として、
（１）磁気コアを隣接のインピーダンス回路同士で共用することによって、コア内に発生する磁束を２倍化することができ、実効的な誘電率を増大させることが可能になる。

その結果、インダクタＬ１ａおよびインダクタＬ１ｂの部品体積を一層減少させることができ、インピーダンス回路２３ａｂは、実施例１や実施例２のインピーダンス回路２０，２１に比較して大幅に小型化できる、ことにある。

図８Ｂは、隣接するインピーダンス回路同士で磁気コアを共用する具体的な形態を示す図である。図８Ｂに示すように、Ｌ１ａとＬ１ｂで１つの磁気コア３０を共用し、そのコイル配線の巻く向きを考慮して実装することにより、上記（１）の利点を得ることができる。

以上説明したように、本実施例の電力変換装置では、インピーダンス回路を複数個備えており、互いに隣接して配置される２つのインピーダンス回路において、各々のインダクタＬ１ａ，Ｌ１ｂを構成する磁気コアを１つの磁気コアで共用するように構成されている。

図９を参照して、本発明の実施例６の電力変換装置について説明する。図９は、インピーダンス回路２４ａ，２４ｂを用いて構成したゲート配線回路およびソースセンス配線回路を示す図である。インピーダンス回路２４ａは、抵抗Ｒ１ａとインダクタＬ１ａの並列回路に抵抗Ｒ２ａを直列に接続して構成するゲート配線回路と、抵抗Ｒ３ａとインダクタＬ２ａの並列回路に抵抗Ｒ４ａを直列に接続して構成するソースセンス配線回路の両方備えている。インピーダンス回路２４ｂについても、インピーダンス回路２４ａと同様に構成される。

ゲート配線回路に加えてソースセンス配線回路にも周波数依存性のあるインピーダンス回路を用いることにより得られる利点は、
（１）並列接続されたモジュールのゲート間に発生する共振は、成長して寄生発振まで至る。起因となる共振電圧や共振電流は、モジュール間のゲート端子間の配線だけではなく、モジュールのゲート・ソース間容量（例えばMOSFETの場合）を介して、ソース端子やソースセンス端子を経由する。

そのため、本発明の周波数依存性のあるインピーダンス回路を、共振の経由路であるソースセンス配線にも配置することによって、寄生発振の抑制効果をより高めることができる。

なお、ゲート配線回路とソースセンス配線回路の回路定数（Ｒ１，Ｌ１，Ｒ２とＲ３，Ｌ２，Ｒ４）は、必ずしもお互いに等しい値である必要はない。

以上の説明を言い換えると、本実施例の電力変換装置では、複数のパワー半導体モジュールとゲート駆動回路１の間に接続され、ゲート駆動回路１に対して複数のパワー半導体モジュールを互いに並列接続させるソースセンス配線回路を備えており、インピーダンス回路（２４ａ，２４ｂ）は、ゲート配線回路およびソースセンス配線回路の両方にそれぞれ配置されている。

以上説明した本発明の各実施例によれば、複数のパワー半導体モジュールを互いに並列接続して構成する電力変換装置において、スイッチング動作時に発生する寄生発振を抑制しつつ、スイッチング損失を低減可能な電力変換装置とそれを搭載する鉄道車両電気システムを実現することができる。

なお、本発明は上記した実施形態に限定されるものではなく、様々な変形例が含まれる。例えば上記した実施形態は、本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明したすべての構成を備えるものに限定されるものではない。ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、ある実施形態の構成に他の実施形態の構成を加えることも可能である。また、各実施形態の構成の一部について、他の構成の追加・削除・置換をすることも可能である。

例えば、インピーダンス回路における抵抗やインダクタの値について、実現可能な値であれば、その値や実現方法、実装方法については特に限定するものではない。さらに、本発明の説明では、パワー半導体モジュールのパワー半導体チップを本実施例で用いたＭＯＳＦＥＴ型（ＭＯＳ型電界効果トランジスタ）に対して、Ｊ－ＦＥＴ型（接合型電界効果トランジスタ）のユニポーラデバイス、そしてＩＧＢＴ型（絶縁ゲートバイポーラトランジスタ）のようなバイポーラデバイスのいずれかのデバイスに置き換え、さらに端子の機能の内、例えば、ドレインをコレクタ、ソースをエミッタに置き換えた場合であっても、本発明の効果は変わるものではない。この場合、各実施例の「ソースセンス配線回路（ソースセンス配線経路）」は「エミッタセンス配線回路（エミッタセンス配線経路）」に置き換えられる。

また、実施例３（図６）で示したように、アーム回路はパワー半導体モジュールの形態が１ｉｎ１構成に限定するものではなく、２ｉｎ１構成のパワー半導体を用いて上下アームを構成する場合においても、本発明の効果を得ることができる。

また、実施例３（図６）では、本発明の電力変換装置を鉄道車両電気システムに適用する例を説明したが、太陽光発電のＰＣＳ（Power Conditioning System）や電気自動車の電力変換装置等にも適用可能であることは言うまでもない。

１，１ａ～１ｆ：ゲート駆動回路
２，２ａ～２ｆ：パワー半導体モジュールの並列接続回路
３：制御回路
４：コンデンサ
１０，１０ａ～１０ｎ，１１，１１ａ～１１ｎ：パワー半導体モジュール
２０ａ～２０ｎ，２１ａ～２１ｎ，２２ａ，２２ｂ，２２ａｂ，２３ａｂ，２４ａ，２４ｂ：インピーダンス回路
３０：磁気コア
９０，９０ａ～９０ｆ：アーム回路
１００：パンタグラフ
２００：遮断器
３００：リアクトル
４００：電力変換装置
５００：電動機
Ｌ１，Ｌ１ａ～Ｌ１ｎ：インダクタ
Ｒ１，Ｒ１ａ～Ｒ１ｎ，Ｒ２，Ｒ３，Ｒ４：抵抗

Claims (9)

1. 複数のパワー半導体モジュールと、
   前記複数のパワー半導体モジュールを駆動制御するゲート駆動回路と、
   前記複数のパワー半導体モジュールと前記ゲート駆動回路の間に接続され、前記ゲート駆動回路に対して前記複数のパワー半導体モジュールを互いに並列接続させるゲート配線回路により構成されるアーム回路を備えた電力変換装置であって、
   前記ゲート配線回路は、前記複数のパワー半導体モジュールの各々に対応する複数のインピーダンス回路を有し、
   前記インピーダンス回路は、第１の抵抗の一端とインダクタの一端とが互いに接続され、かつ、前記第１の抵抗の他端と前記インダクタの他端とが互いに接続されて成る並列回路と、前記並列回路に直列接続された第２の抵抗を有し、
   前記インピーダンス回路のインピーダンス値は、当該インピーダンス回路に印加される電圧の周波数に依って変化し、低域の周波数ではインピーダンス値が小さく、高域の周波数ではインピーダンス値が大きくなることを特徴とする電力変換装置。
2. 複数のパワー半導体モジュールと、
   前記複数のパワー半導体モジュールを駆動制御するゲート駆動回路と、
   前記複数のパワー半導体モジュールと前記ゲート駆動回路の間に接続され、前記ゲート駆動回路に対して前記複数のパワー半導体モジュールを互いに並列接続させるゲート配線回路により構成されるアーム回路を備えた電力変換装置であって、
   前記複数のパワー半導体モジュールの各々は、パワー半導体トランジスタと共に当該パワー半導体モジュールに内蔵され、前記パワー半導体トランジスタのゲート端子と前記ゲート駆動回路の間に直列に接続されるインピーダンス回路を有し、
   前記インピーダンス回路は、第１の抵抗の一端とインダクタの一端とが互いに接続され、かつ、前記第１の抵抗の他端と前記インダクタの他端とが互いに接続されて成る並列回路と、前記並列回路に直列接続された第２の抵抗を有し、
   前記インピーダンス回路のインピーダンス値は、当該インピーダンス回路に印加される電圧の周波数に依って変化し、低域の周波数ではインピーダンス値が小さく、高域の周波数ではインピーダンス値が大きくなることを特徴とする電力変換装置。
3. 請求項１または２に記載の電力変換装置であって、
   前記第１の抵抗の抵抗値は、前記第２の抵抗の抵抗値より大きいことを特徴とする電力変換装置。
4. 請求項３に記載の電力変換装置であって、
   前記第１の抵抗の抵抗値は、前記第２の抵抗の抵抗値の３倍以上であることを特徴とする電力変換装置。
5. 請求項１または２に記載の電力変換装置であって、
   前記インダクタは、磁気コアにコイル配線を巻き付けて構成されることを特徴とする電力変換装置。
6. 請求項５に記載の電力変換装置であって、
   前記磁気コアは、前記高域の周波数において高インピーダンス透磁率を有することを特徴とする電力変換装置。
7. 請求項５に記載の電力変換装置であって、
   前記インピーダンス回路を複数個備え、
   互いに隣接して配置される２つのインピーダンス回路において、各々のインダクタを構成する磁気コアを１つの磁気コアで共用することを特徴とする電力変換装置。
8. 請求項１または２に記載の電力変換装置であって、
   前記複数のパワー半導体モジュールと前記ゲート駆動回路の間に接続され、前記ゲート駆動回路に対して前記複数のパワー半導体モジュールを互いに並列接続させるソースセンス配線回路またはエミッタセンス配線回路を備え、
   前記インピーダンス回路は、前記ゲート配線回路および前記ソースセンス配線回路またはエミッタセンス配線回路の両方にそれぞれ配置されていることを特徴とする電力変換装置。
9. パンタグラフと、
   前記パンタグラフに接続された遮断器と、
   前記遮断器に接続されたリアクトルと、
   前記リアクトルに接続された電力変換装置と、
   前記電力変換装置に接続された電動機と、を備え、
   前記電力変換装置は、請求項１から８のいずれか１項に記載の電力変換装置であることを特徴とする鉄道車両電気システム。

Images