JP3456836B2 - ゲート駆動回路 - Google Patents
ゲート駆動回路Info
- Publication number
- JP3456836B2 JP3456836B2 JP15509296A JP15509296A JP3456836B2 JP 3456836 B2 JP3456836 B2 JP 3456836B2 JP 15509296 A JP15509296 A JP 15509296A JP 15509296 A JP15509296 A JP 15509296A JP 3456836 B2 JP3456836 B2 JP 3456836B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- switch elements
- emitter
- terminals
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、スイッチ素子を制
御するためのゲート信号を出力するゲート駆動回路に関
わり、特に並列接続された電圧駆動形のスイッチ素子を
安定に駆動するゲート駆動方法に関する。
御するためのゲート信号を出力するゲート駆動回路に関
わり、特に並列接続された電圧駆動形のスイッチ素子を
安定に駆動するゲート駆動方法に関する。
【０００２】
【従来の技術】直流電力を交流電力に変換するインバー
タなどの電力変換装置に使用されるスイッチ素子とし
て、ＩＧＢＴ（Insulated Gate Bipolar Transistor ）
などの電圧駆動形のスイッチ素子が用いられている。
タなどの電力変換装置に使用されるスイッチ素子とし
て、ＩＧＢＴ（Insulated Gate Bipolar Transistor ）
などの電圧駆動形のスイッチ素子が用いられている。
【０００３】ＩＧＢＴは図８(a) に示すように、冷却体
の平面に取り付けられるモジュールとして構成され、同
図は一般的なＩＧＢＴ（１２００Ｖ−５００Ａ）の外形
を示し、図８(b) はその等価回路を示したものである。
モジュールの表面には、コレクタ端子Ｃ及びエミッタ端
子Ｅの２つの主回路端子と、ゲート端子Ｇ及びエミッタ
補助端子ｅの２つの制御端子を備えている。エミッタ補
助端子ｅはモジュールの内部でエミッタ端子Ｅに接続さ
れている。
の平面に取り付けられるモジュールとして構成され、同
図は一般的なＩＧＢＴ（１２００Ｖ−５００Ａ）の外形
を示し、図８(b) はその等価回路を示したものである。
モジュールの表面には、コレクタ端子Ｃ及びエミッタ端
子Ｅの２つの主回路端子と、ゲート端子Ｇ及びエミッタ
補助端子ｅの２つの制御端子を備えている。エミッタ補
助端子ｅはモジュールの内部でエミッタ端子Ｅに接続さ
れている。
【０００４】ＩＧＢＴの定格電流を越える大きな電流を
スイッチング制御する場合、図９に示すように、複数の
ＩＧＢＴを並列に接続して１つのスイッチ素子として機
能させる場合があり、同図は２個のＩＧＢＴ２、３を並
列接続した例を示したものである。この場合、ＩＧＢＴ
２、３のゲート端子Ｇはゲート抵抗４、５を介して並列
接続され、エミッタ補助端子ｅ同士が補助線で並列接続
され、ゲート駆動回路１からゲート信号が並列に与えら
れ、ＩＧＢＴ２、３は１つのスイッチ素子として同時に
オン・オフ動作し、定格電流を越える大きな電流をスイ
ッチング制御する。
スイッチング制御する場合、図９に示すように、複数の
ＩＧＢＴを並列に接続して１つのスイッチ素子として機
能させる場合があり、同図は２個のＩＧＢＴ２、３を並
列接続した例を示したものである。この場合、ＩＧＢＴ
２、３のゲート端子Ｇはゲート抵抗４、５を介して並列
接続され、エミッタ補助端子ｅ同士が補助線で並列接続
され、ゲート駆動回路１からゲート信号が並列に与えら
れ、ＩＧＢＴ２、３は１つのスイッチ素子として同時に
オン・オフ動作し、定格電流を越える大きな電流をスイ
ッチング制御する。
【０００５】
【発明が解決しようとする課題】しかし、ＩＧＢＴのタ
ーンオン特性に差がある場合、ＩＧＢＴはスイッチング
の動作速度が速く、主回路に流れる電流変化率が大き
く、それによる磁束変化率が大きいので回路上に存在す
る僅かな浮遊インダクタンスが無視できず、実際の回路
ではＩＧＢＴ２、３のモジュール内部及びこれらを接続
する配線導体には無視できないインピーダンスが有り、
これらのインピーダンスにより安定したスイッチング動
作が行えない場合があるという問題があり、以下にその
ことについて説明する。
ーンオン特性に差がある場合、ＩＧＢＴはスイッチング
の動作速度が速く、主回路に流れる電流変化率が大き
く、それによる磁束変化率が大きいので回路上に存在す
る僅かな浮遊インダクタンスが無視できず、実際の回路
ではＩＧＢＴ２、３のモジュール内部及びこれらを接続
する配線導体には無視できないインピーダンスが有り、
これらのインピーダンスにより安定したスイッチング動
作が行えない場合があるという問題があり、以下にその
ことについて説明する。
【０００６】図１０は２個のＩＧＢＴ２、３を並列接続
した場合に、上述した浮遊インダクタンスを集中素子と
して表した等価回路である。ＩＧＢＴ２、３のコレクタ
側の配線のインピーダンスをＺC1、ＺC2、エミッタ側の
配線のインピーダンスをＺE1、ＺE2、エミッタ補助端子
側の配線のインピーダンスをＺG1、ＺG2とする。
した場合に、上述した浮遊インダクタンスを集中素子と
して表した等価回路である。ＩＧＢＴ２、３のコレクタ
側の配線のインピーダンスをＺC1、ＺC2、エミッタ側の
配線のインピーダンスをＺE1、ＺE2、エミッタ補助端子
側の配線のインピーダンスをＺG1、ＺG2とする。
【０００７】ここでゲート駆動回路１からオンのゲート
駆動電圧ＶG が与えられＩＧＢＴ２、３が同時にターン
オンする場合、ＩＧＢＴ２とＩＧＢＴ３のターンオン特
性に僅かな差があり、ＩＧＢＴ２がＩＧＢＴ３よりも速
くターンオンするものと仮定する。
駆動電圧ＶG が与えられＩＧＢＴ２、３が同時にターン
オンする場合、ＩＧＢＴ２とＩＧＢＴ３のターンオン特
性に僅かな差があり、ＩＧＢＴ２がＩＧＢＴ３よりも速
くターンオンするものと仮定する。
【０００８】ＩＧＢＴ２が先にターンオンして主回路に
電流ｉ1 が流れ始めるとそのエミッタ側の配線のインピ
ーダンスＺE1による誘起電圧ΔＶE1が発生し、この誘起
電圧ΔＶE1により、エミッタ補助端子の配線を介してＩ
ＧＢＴ３のエミッタ側へ(1)式で示す電流ΔｉE が流れ
る。
電流ｉ1 が流れ始めるとそのエミッタ側の配線のインピ
ーダンスＺE1による誘起電圧ΔＶE1が発生し、この誘起
電圧ΔＶE1により、エミッタ補助端子の配線を介してＩ
ＧＢＴ３のエミッタ側へ(1)式で示す電流ΔｉE が流れ
る。
【０００９】
【数１】
ΔｉE ＝ｉ1 ・ＺE1／（ＺG1＋ＺG2＋ＺE1＋ＺE2） (1)
この電流ΔｉE によってＩＧＢＴ２のエミッタ補助端子
の配線のインピーダンスＺG1に(2) 式で示す誘起電圧Δ
ＶG1が発生する。
の配線のインピーダンスＺG1に(2) 式で示す誘起電圧Δ
ＶG1が発生する。
【００１０】
【数２】
ΔＶG1＝ΔｉE ・ＺG1 (2)
この場合、ゲート駆動回路１から出力されるゲート駆動
電圧をＶG とすると、ＩＧＢＴ２のゲート端子と補助エ
ミッタ端子間に印加されるゲート電圧ＶGE1 は(3) 式と
なる。
電圧をＶG とすると、ＩＧＢＴ２のゲート端子と補助エ
ミッタ端子間に印加されるゲート電圧ＶGE1 は(3) 式と
なる。
【００１１】
【数３】
ＶGE1 ＝ＶG −ΔＶG1 (3)
つまり、(2) 式の電圧ΔＶG1はターンオンしようとして
いるＩＧＢＴ２のゲート電圧ＶGE1 を低下させる方向に
作用する。ＩＧＢＴはゲート・エミッタ間の電圧が所定
のしきい値電圧よりも高くなるとターンオンし、低くな
るとターンオフする特性がある。従って、ＩＧＢＴ２の
ゲート電圧ＶGE1 がしきい値電圧より低下するとゲート
駆動回路１からオンのゲート駆動電圧が出力されている
にもかかわらず、ＩＧＢＴ２はターンオン動作途中でタ
ーンオフ又はターンオンが遅くなることになる。図１１
の波形図は上述の作用により、ＩＧＢＴ２がターンオン
する途中でターンオフしそうになってコレクタ・エミッ
タ間電圧ＶCE1 が持上がっている現象を示したものであ
る。この現象が発生するとＩＧＢＴのスイッチング損失
が大きくなって、発熱が大きくなるという問題が生じ
る。また、ＩＧＢＴ２がターンオフしてしまうと遅れて
ターンオンしようとしているＩＧＢＴ３が速くターンオ
ンするのと等価になって同様の現象がＩＧＢＴ３側に発
生し、最悪の場合にはＩＧＢＴ２とＩＧＢＴ３が交互に
ターンオンとターンオフを繰り返す可能性があり、それ
によるスイッチング損失の増加によってＩＧＢＴ２，３
が破損してしまう危険性もある。
いるＩＧＢＴ２のゲート電圧ＶGE1 を低下させる方向に
作用する。ＩＧＢＴはゲート・エミッタ間の電圧が所定
のしきい値電圧よりも高くなるとターンオンし、低くな
るとターンオフする特性がある。従って、ＩＧＢＴ２の
ゲート電圧ＶGE1 がしきい値電圧より低下するとゲート
駆動回路１からオンのゲート駆動電圧が出力されている
にもかかわらず、ＩＧＢＴ２はターンオン動作途中でタ
ーンオフ又はターンオンが遅くなることになる。図１１
の波形図は上述の作用により、ＩＧＢＴ２がターンオン
する途中でターンオフしそうになってコレクタ・エミッ
タ間電圧ＶCE1 が持上がっている現象を示したものであ
る。この現象が発生するとＩＧＢＴのスイッチング損失
が大きくなって、発熱が大きくなるという問題が生じ
る。また、ＩＧＢＴ２がターンオフしてしまうと遅れて
ターンオンしようとしているＩＧＢＴ３が速くターンオ
ンするのと等価になって同様の現象がＩＧＢＴ３側に発
生し、最悪の場合にはＩＧＢＴ２とＩＧＢＴ３が交互に
ターンオンとターンオフを繰り返す可能性があり、それ
によるスイッチング損失の増加によってＩＧＢＴ２，３
が破損してしまう危険性もある。
【００１２】本発明は上記問題を解消するためになされ
たもので、その目的は、ターンオン特性の僅かな差によ
りターンオン動作途中で生じる不具合現象を防止し並列
接続された電圧駆動形のスイッチ素子を安定にスイッチ
ング制御するゲート駆動方法を提供することにある。
たもので、その目的は、ターンオン特性の僅かな差によ
りターンオン動作途中で生じる不具合現象を防止し並列
接続された電圧駆動形のスイッチ素子を安定にスイッチ
ング制御するゲート駆動方法を提供することにある。
【００１３】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、並列接続された複数のスイッチ素子のゲ
ート端子とエミッタ補助端子間にゲート電圧を与える場
合に、並列接続されたスイッチ素子のエミッタ補助端子
相互間を接続する回路のインピーダンスをエミッタ主回
路端子相互間を接続する回路のインピーダンスよりも充
分に大きくなるようにし、スイッチ素子のターンオン時
にエミッタ側の主回路の浮遊インダクタンスに生じる誘
起電圧によって前記複数のスイッチ素子のエミッタ補助
端子相互間に流れる電流を小さくし、ゲート電圧の低下
を抑制して、スイッチ素子がターンオン動作途中におい
てターンオフ動作するのを防止する。
に、本発明は、並列接続された複数のスイッチ素子のゲ
ート端子とエミッタ補助端子間にゲート電圧を与える場
合に、並列接続されたスイッチ素子のエミッタ補助端子
相互間を接続する回路のインピーダンスをエミッタ主回
路端子相互間を接続する回路のインピーダンスよりも充
分に大きくなるようにし、スイッチ素子のターンオン時
にエミッタ側の主回路の浮遊インダクタンスに生じる誘
起電圧によって前記複数のスイッチ素子のエミッタ補助
端子相互間に流れる電流を小さくし、ゲート電圧の低下
を抑制して、スイッチ素子がターンオン動作途中におい
てターンオフ動作するのを防止する。
【００１４】
【発明の実施の形態】本発明の請求項１に対応する実施
例を図１に示す。図１において、１２は同じ巻数の２つ
の巻線１２ａ、１２ｂを有する変成器で、巻線１２ａ、
１２ｂの一端がそれぞれ加極性となるように接続され、
ゲート駆動回路１からゲート駆動電圧ＶG を供給する２
本の制御線１ａの一方の制御線１ａ1 がＩＧＢＴ２、３
のゲートに接続された抵抗４、５に接続され、該制御線
１ａの他方の制御線１ａ2 が巻線１２ａと１２ｂの接続
点に接続され、巻線１２ａ、１２ｂの他端がそれぞれＩ
ＧＢＴ２、３のエミッタ補助端子に接続される。変成器
１２は小さな鉄心に僅かな巻数の巻線１２ａ、１２ｂを
設けることで実施することができ、プリント基板上に設
置することができる。その他は従来（図９）と同じもの
であり同一の記号を付してその説明を省略する。
例を図１に示す。図１において、１２は同じ巻数の２つ
の巻線１２ａ、１２ｂを有する変成器で、巻線１２ａ、
１２ｂの一端がそれぞれ加極性となるように接続され、
ゲート駆動回路１からゲート駆動電圧ＶG を供給する２
本の制御線１ａの一方の制御線１ａ1 がＩＧＢＴ２、３
のゲートに接続された抵抗４、５に接続され、該制御線
１ａの他方の制御線１ａ2 が巻線１２ａと１２ｂの接続
点に接続され、巻線１２ａ、１２ｂの他端がそれぞれＩ
ＧＢＴ２、３のエミッタ補助端子に接続される。変成器
１２は小さな鉄心に僅かな巻数の巻線１２ａ、１２ｂを
設けることで実施することができ、プリント基板上に設
置することができる。その他は従来（図９）と同じもの
であり同一の記号を付してその説明を省略する。
【００１５】上記構成において、ゲート駆動回路１から
オン・オフのゲート駆動電圧ＶG が与えられると、ＩＧ
ＢＴ２とＩＧＢＴ３は同時にオン・オフ動作する。オン
のゲート駆動電圧ＶG が与えられ、ＩＧＢＴ２とＩＧＢ
Ｔ３のターンオン特性に差があり、ＩＧＢＴ２がＩＧＢ
Ｔ３より速くターンオンした場合、ＩＢＴ２のエミッタ
側の主回路配線のインピーダンスにより前述の誘起電圧
ΔＶE1が発生し、この誘起電圧ΔＶE1によりエミッタの
補助端子の配線と変成器１２の巻線１２ａ、１２ｂを介
してＩＧＢＴ３のエミッタ側へ前述したように電流Δｉ
E が流れる。しかし、本実施例の場合、巻線１２ａ、１
２ｂに流れる電流ΔｉE による磁束が加算される方向に
作用するので大きなインダクタンスとして作用し、その
インピーダンスが大きく作用する。従って、ＺG1、ＺG2
が大きくなり、電流ΔｉE が小さくなり、ＩＧＢＴ２の
ゲート電圧を低下させる電圧ΔＶG1が小さくなり、図２
に示すように、ＩＧＢＴ２のコレクタ・エミッタ間電圧
ＶCE1 は単調に減少し、ターンオン途中のターンオフ現
象を防止することができる。
オン・オフのゲート駆動電圧ＶG が与えられると、ＩＧ
ＢＴ２とＩＧＢＴ３は同時にオン・オフ動作する。オン
のゲート駆動電圧ＶG が与えられ、ＩＧＢＴ２とＩＧＢ
Ｔ３のターンオン特性に差があり、ＩＧＢＴ２がＩＧＢ
Ｔ３より速くターンオンした場合、ＩＢＴ２のエミッタ
側の主回路配線のインピーダンスにより前述の誘起電圧
ΔＶE1が発生し、この誘起電圧ΔＶE1によりエミッタの
補助端子の配線と変成器１２の巻線１２ａ、１２ｂを介
してＩＧＢＴ３のエミッタ側へ前述したように電流Δｉ
E が流れる。しかし、本実施例の場合、巻線１２ａ、１
２ｂに流れる電流ΔｉE による磁束が加算される方向に
作用するので大きなインダクタンスとして作用し、その
インピーダンスが大きく作用する。従って、ＺG1、ＺG2
が大きくなり、電流ΔｉE が小さくなり、ＩＧＢＴ２の
ゲート電圧を低下させる電圧ΔＶG1が小さくなり、図２
に示すように、ＩＧＢＴ２のコレクタ・エミッタ間電圧
ＶCE1 は単調に減少し、ターンオン途中のターンオフ現
象を防止することができる。
【００１６】また、ゲート駆動回路１からオンのゲート
駆動電圧ＶG が与えられたとき、ＩＧＢＴのゲート・エ
ミッタ間の浮遊容量や配線の浮遊容量によりゲート電流
ｉG1、ｉG2が流れるが、変成器１２の巻線１２ａ、１２
ｂによる磁束が互いに打ち消し合うのでインダクタンス
として作用せず、ゲート電圧の立上がりには殆ど影響し
ない。従って、本実施例によれば、ゲート電圧の立上が
り特性を損なうことなく、並列動作するＩＧＢＴのター
ンオン途中のターンオフ現象を防止することができる。
駆動電圧ＶG が与えられたとき、ＩＧＢＴのゲート・エ
ミッタ間の浮遊容量や配線の浮遊容量によりゲート電流
ｉG1、ｉG2が流れるが、変成器１２の巻線１２ａ、１２
ｂによる磁束が互いに打ち消し合うのでインダクタンス
として作用せず、ゲート電圧の立上がりには殆ど影響し
ない。従って、本実施例によれば、ゲート電圧の立上が
り特性を損なうことなく、並列動作するＩＧＢＴのター
ンオン途中のターンオフ現象を防止することができる。
【００１７】本発明の請求項２に対応する実施例を図３
に示す。図３において、１３は同じ巻数の４つの巻線１
３ａ、１３ｂ、１３ｃ、１３ｄを有する変成器で、巻線
１３ａと１３ｂの一端がそれぞれ加極性となるように接
続されると共にゲート駆動回路１からゲート駆動電圧Ｖ
G を供給する制御線１ａの一方の制御線１ａ1 に接続さ
れ、巻線１３ａと１３ｂの他端がそれぞれゲート抵抗
４、５を介してＩＧＢＴ２、３のゲート端子に接続され
る。また、巻線１３ｃと１３ｄの一端がそれぞれ加極性
となるように接続されると共に上記制御線１ａの他方の
制御線１ａ2 に接続され、巻線１３ｃと１３ｄの他端が
それぞれＩＧＢＴ２、３のエミッタ補助端子に接続され
る。変成器１３はプリント基板上に設置することができ
る。
に示す。図３において、１３は同じ巻数の４つの巻線１
３ａ、１３ｂ、１３ｃ、１３ｄを有する変成器で、巻線
１３ａと１３ｂの一端がそれぞれ加極性となるように接
続されると共にゲート駆動回路１からゲート駆動電圧Ｖ
G を供給する制御線１ａの一方の制御線１ａ1 に接続さ
れ、巻線１３ａと１３ｂの他端がそれぞれゲート抵抗
４、５を介してＩＧＢＴ２、３のゲート端子に接続され
る。また、巻線１３ｃと１３ｄの一端がそれぞれ加極性
となるように接続されると共に上記制御線１ａの他方の
制御線１ａ2 に接続され、巻線１３ｃと１３ｄの他端が
それぞれＩＧＢＴ２、３のエミッタ補助端子に接続され
る。変成器１３はプリント基板上に設置することができ
る。
【００１８】上記構成において、ゲート駆動回路１から
オンのゲート駆動電圧ＶG が与えられ、ＩＧＢＴ２がＩ
ＧＢＴ３より速くターンオンした場合、変成器１３の巻
線１３ｃ、１３ｄが前述の実施例と同様に作用し、ＩＧ
ＢＴ２のゲート電圧を低下させる現象が抑制され、図１
の場合と同様にターンオン途中のターンオフ現象を防止
することができる。
オンのゲート駆動電圧ＶG が与えられ、ＩＧＢＴ２がＩ
ＧＢＴ３より速くターンオンした場合、変成器１３の巻
線１３ｃ、１３ｄが前述の実施例と同様に作用し、ＩＧ
ＢＴ２のゲート電圧を低下させる現象が抑制され、図１
の場合と同様にターンオン途中のターンオフ現象を防止
することができる。
【００１９】また、ゲート駆動回路１からオンのゲート
駆動電圧ＶG が与えられゲート電流ｉG1、ｉG2が流れる
とき、ゲート電流ｉG1は巻線１３ａと１３ｃに流れて磁
束が相殺され、ゲート電流ｉG2は巻線１３ｂと１３ｄに
流れて磁束が相殺され、それぞれのゲート電流による磁
束が独立して相殺される。従って、ゲート電流ｉG1、ｉ
G2に差が生じた場合でも磁束が互いに打ち消し合いイン
ダクタンスとして作用せず、ゲート電圧の立上がりに影
響しないようにすることができる。
駆動電圧ＶG が与えられゲート電流ｉG1、ｉG2が流れる
とき、ゲート電流ｉG1は巻線１３ａと１３ｃに流れて磁
束が相殺され、ゲート電流ｉG2は巻線１３ｂと１３ｄに
流れて磁束が相殺され、それぞれのゲート電流による磁
束が独立して相殺される。従って、ゲート電流ｉG1、ｉ
G2に差が生じた場合でも磁束が互いに打ち消し合いイン
ダクタンスとして作用せず、ゲート電圧の立上がりに影
響しないようにすることができる。
【００２０】本発明の請求項３に対応する実施例を図４
に示す。この実施例は、図３の実施例と等価の作用を行
うもので、変成器１３の代わりに環状鉄心１４を用いた
ものである。この実施例の場合、ゲート駆動回路１から
ゲート駆動電圧ＶG を供給する制御線１ａをスイッチ素
子２、３の近傍で２系統の制御線１ｂ、１ｃに分岐し、
分岐された２系統の制御線１ｂ、１ｃが環状鉄心１４を
互いに逆方向から貫通するように通し、スイッチ素子
２、３のゲート側とエミッタ側にそれぞれ配線する。す
なわち、分岐された一方の制御線１ｂ1 と１ｂ2 が環状
鉄心１４を一方側から貫通し、ゲート抵抗４とスイッチ
素子２のエミッタ補助端子に接続され、分岐された他方
の制御線１ｃ1 と１ｃ2 が環状鉄心１４を他方側から貫
通し、ゲート抵抗５とスイッチ素子３のエミッタ補助端
子に接続される。環状鉄心１４は小さなものでよくプリ
ント基板上に設置することができる。
に示す。この実施例は、図３の実施例と等価の作用を行
うもので、変成器１３の代わりに環状鉄心１４を用いた
ものである。この実施例の場合、ゲート駆動回路１から
ゲート駆動電圧ＶG を供給する制御線１ａをスイッチ素
子２、３の近傍で２系統の制御線１ｂ、１ｃに分岐し、
分岐された２系統の制御線１ｂ、１ｃが環状鉄心１４を
互いに逆方向から貫通するように通し、スイッチ素子
２、３のゲート側とエミッタ側にそれぞれ配線する。す
なわち、分岐された一方の制御線１ｂ1 と１ｂ2 が環状
鉄心１４を一方側から貫通し、ゲート抵抗４とスイッチ
素子２のエミッタ補助端子に接続され、分岐された他方
の制御線１ｃ1 と１ｃ2 が環状鉄心１４を他方側から貫
通し、ゲート抵抗５とスイッチ素子３のエミッタ補助端
子に接続される。環状鉄心１４は小さなものでよくプリ
ント基板上に設置することができる。
【００２１】上記構成により、制御線１ｂ1 と１ｂ2 及
び１ｃ1 と１ｃ2 に環状鉄心１４に生じる磁束の作用に
より図３の変成器１３の巻線１３ａと１３ｃ及び１３ｂ
と１３ｄと等価なインダクタンスが生じ、図３の実施例
と同様に作用する。従って、この実施例によれば、簡潔
な構成でターンオン途中のターンオフ現象を防止するこ
とができ、ゲート電流ｉG1、ｉG2に差が生じた場合で
も、ゲート電圧の立上がりを良くすることができる。
び１ｃ1 と１ｃ2 に環状鉄心１４に生じる磁束の作用に
より図３の変成器１３の巻線１３ａと１３ｃ及び１３ｂ
と１３ｄと等価なインダクタンスが生じ、図３の実施例
と同様に作用する。従って、この実施例によれば、簡潔
な構成でターンオン途中のターンオフ現象を防止するこ
とができ、ゲート電流ｉG1、ｉG2に差が生じた場合で
も、ゲート電圧の立上がりを良くすることができる。
【００２２】なお、この実施例の場合、制御線１ｂ1 と
１ｃ1 は環状鉄心１４を通さずに直接抵抗４と５に接続
して、図１の実施例と等価の作用を行わせることができ
る。 （請求項４） 本発明の請求項５に対応する実施例を図５に示す。この
実施例は、３個のＩＧＢＴ２、５、１５が並列接続され
てスイッチ素子群２４を構成した例を示したものであ
る。図５において、２１、２２、２３は一端が各ＩＧＢ
Ｔ２、５、１５のエミッタ補助端子に接続され、他端が
共通接続されたリアクトルである。ゲート駆動回路１か
らゲート駆動電圧ＶG を供給する制御線１ａ1 がスイッ
チ素子群２４のゲート側に接続され、制御線１ａ2 がリ
アクトル２１、２２、２３の共通接続点に接続される。
１ｃ1 は環状鉄心１４を通さずに直接抵抗４と５に接続
して、図１の実施例と等価の作用を行わせることができ
る。 （請求項４） 本発明の請求項５に対応する実施例を図５に示す。この
実施例は、３個のＩＧＢＴ２、５、１５が並列接続され
てスイッチ素子群２４を構成した例を示したものであ
る。図５において、２１、２２、２３は一端が各ＩＧＢ
Ｔ２、５、１５のエミッタ補助端子に接続され、他端が
共通接続されたリアクトルである。ゲート駆動回路１か
らゲート駆動電圧ＶG を供給する制御線１ａ1 がスイッ
チ素子群２４のゲート側に接続され、制御線１ａ2 がリ
アクトル２１、２２、２３の共通接続点に接続される。
【００２３】この実施例の場合も、速くターンオンした
ＩＧＢＴのエミッタ主回路側に生じる誘起電圧により他
のＩＧＢＴのエミッタ主回路側に流れる電流を、リアク
トルのインダクタンスの作用により小さくし、速くター
ンオンしたＩＧＢＴのゲート電圧の低下を抑制し、ター
ンオン途中におけるターンオフ現象を防止することがで
きる。なお、ターンオンのゲート駆動電圧ＶG が供給さ
れ、ゲート電流ｉG1、ｉG2、ｉG3が流れ始めるとき、リ
アクトル２１〜２３のインダクタンスの作用によりゲー
ト電流が流れ難くなるので、リアクトル２１〜２３のイ
ンダクタンスは調整可能なようにしておく必要がある。
ＩＧＢＴのエミッタ主回路側に生じる誘起電圧により他
のＩＧＢＴのエミッタ主回路側に流れる電流を、リアク
トルのインダクタンスの作用により小さくし、速くター
ンオンしたＩＧＢＴのゲート電圧の低下を抑制し、ター
ンオン途中におけるターンオフ現象を防止することがで
きる。なお、ターンオンのゲート駆動電圧ＶG が供給さ
れ、ゲート電流ｉG1、ｉG2、ｉG3が流れ始めるとき、リ
アクトル２１〜２３のインダクタンスの作用によりゲー
ト電流が流れ難くなるので、リアクトル２１〜２３のイ
ンダクタンスは調整可能なようにしておく必要がある。
【００２４】本発明の請求項６、７に対応する実施例を
図６に示す。この実施例は、並列接続された複数のＩＧ
ＢＴを１つのスイッチ素子群とし、２つのスイッチ素子
群を並列動作させ、各スイッチ素子群が独立してスイッ
チングするときはターンオンが正常に動作し、２つのス
イッチ素子群を並列動作させたときに、前述の問題が生
じる場合に用いられ、図６はスイッチ素子群として２個
のＩＧＢＴが並列接続された例を示したものである。
図６に示す。この実施例は、並列接続された複数のＩＧ
ＢＴを１つのスイッチ素子群とし、２つのスイッチ素子
群を並列動作させ、各スイッチ素子群が独立してスイッ
チングするときはターンオンが正常に動作し、２つのス
イッチ素子群を並列動作させたときに、前述の問題が生
じる場合に用いられ、図６はスイッチ素子群として２個
のＩＧＢＴが並列接続された例を示したものである。
【００２５】ＩＧＢＴ２、３は第１のスイッチ素子群２
４を構成し、ＩＧＢＴ１５、１６は第２のスイッチ素子
群２５を構成する。１７、１８はゲート抵抗、２０は環
状鉄心である。各スイッチ素子群において、並列接続さ
れたスイッチ素子のゲート側は各抵抗を介して並列接続
され、エミッタ補助端子側もそれぞれ補助線で並列に接
続される。ゲート駆動回路１からゲート駆動電圧ＶG を
供給する２本の制御線１ａ1 、１ａ2 がスイッチ素子群
２４、２５の近傍でそれぞれ２つの制御線１ｂ1 と１ｃ
1 、１ｂ2 と１ｃ2 に分岐され、制御線１ｂ1 と１ｃ1
がスイッチ素子群２４と２５のゲート側に接続され、制
御線１ｂ2 と１ｃ2 は互いに環状鉄心２０を逆方向から
貫通するように通ってスイッチ素子群２２と２５のエミ
ッタ補助端子側に接続される。
４を構成し、ＩＧＢＴ１５、１６は第２のスイッチ素子
群２５を構成する。１７、１８はゲート抵抗、２０は環
状鉄心である。各スイッチ素子群において、並列接続さ
れたスイッチ素子のゲート側は各抵抗を介して並列接続
され、エミッタ補助端子側もそれぞれ補助線で並列に接
続される。ゲート駆動回路１からゲート駆動電圧ＶG を
供給する２本の制御線１ａ1 、１ａ2 がスイッチ素子群
２４、２５の近傍でそれぞれ２つの制御線１ｂ1 と１ｃ
1 、１ｂ2 と１ｃ2 に分岐され、制御線１ｂ1 と１ｃ1
がスイッチ素子群２４と２５のゲート側に接続され、制
御線１ｂ2 と１ｃ2 は互いに環状鉄心２０を逆方向から
貫通するように通ってスイッチ素子群２２と２５のエミ
ッタ補助端子側に接続される。
【００２６】上記構成において、スイッチ素子群２４、
２５は図１のスイッチ素子２、３と等価に動作し、環状
鉄心２０は図１の変成器１２と等価の作用を行い、少し
離れて設置されたスイッチ素子群２４と２５のエミッタ
補助端子間に流れる電流を小さくし、ゲート電圧の低下
を抑制し、スイッチ素子群のターンオン途中にターンオ
フ現象を防止することができる。
２５は図１のスイッチ素子２、３と等価に動作し、環状
鉄心２０は図１の変成器１２と等価の作用を行い、少し
離れて設置されたスイッチ素子群２４と２５のエミッタ
補助端子間に流れる電流を小さくし、ゲート電圧の低下
を抑制し、スイッチ素子群のターンオン途中にターンオ
フ現象を防止することができる。
【００２７】本発明の請求項６、８に対応する実施例を
図７に示す。この実施例は、各スイッチ素子群２４、２
５が独立してスイッチングするときにも前述の問題が生
じる場合に用いられる。図７において、１９は１４と同
じ環状鉄心である。各スイッチ素子群において、並列接
続されたスイッチ素子のゲート側は各抵抗を介して並列
接続され、エミッタ補助端子側は後述するように環状鉄
心１４、１９を介した補助線でそれぞれ並列に接続され
る。
図７に示す。この実施例は、各スイッチ素子群２４、２
５が独立してスイッチングするときにも前述の問題が生
じる場合に用いられる。図７において、１９は１４と同
じ環状鉄心である。各スイッチ素子群において、並列接
続されたスイッチ素子のゲート側は各抵抗を介して並列
接続され、エミッタ補助端子側は後述するように環状鉄
心１４、１９を介した補助線でそれぞれ並列に接続され
る。
【００２８】ゲート駆動回路１からゲート駆動電圧ＶG
を供給する制御線１ａ1 、１ａ2 がスイッチ素子群２
４、２５の近傍でそれぞれ２つの制御線１ｂ1 と１ｃ1
、１ｂ2 と１ｃ2 に分岐され、制御線１ｂ1 と１ｃ1
がスイッチ素子群２４と２５のゲート側に接続され、制
御線１ｂ2 と１ｃ2 は互いに環状鉄心２０を逆方向から
貫通し、スイッチ素子群２４、２５の近傍で更にそれぞ
れ２つの制御線１ｂ21と１ｂ22、１ｃ21と１ｃ22に分岐
される。この制御線１ｂ21と１ｂ22が互いに環状鉄心１
４を逆方向から貫通し、スイッチ素子２と３のエミッタ
補助端子側に接続され、制御線１ｃ21と１ｃ22が互いに
環状鉄心１９を逆方向から貫通し、スイッチ素子１５と
１６のエミッタ補助端子側に接続される。この実施例の
場合も前述と同様の作用効果が得られる。以上に説明し
た実施例を種々に組み合わせることによって任意の個数
のＩＧＢＴを並列接続して駆動することが可能である。
を供給する制御線１ａ1 、１ａ2 がスイッチ素子群２
４、２５の近傍でそれぞれ２つの制御線１ｂ1 と１ｃ1
、１ｂ2 と１ｃ2 に分岐され、制御線１ｂ1 と１ｃ1
がスイッチ素子群２４と２５のゲート側に接続され、制
御線１ｂ2 と１ｃ2 は互いに環状鉄心２０を逆方向から
貫通し、スイッチ素子群２４、２５の近傍で更にそれぞ
れ２つの制御線１ｂ21と１ｂ22、１ｃ21と１ｃ22に分岐
される。この制御線１ｂ21と１ｂ22が互いに環状鉄心１
４を逆方向から貫通し、スイッチ素子２と３のエミッタ
補助端子側に接続され、制御線１ｃ21と１ｃ22が互いに
環状鉄心１９を逆方向から貫通し、スイッチ素子１５と
１６のエミッタ補助端子側に接続される。この実施例の
場合も前述と同様の作用効果が得られる。以上に説明し
た実施例を種々に組み合わせることによって任意の個数
のＩＧＢＴを並列接続して駆動することが可能である。
【００２９】
【発明の効果】本発明によれば、電圧駆動形のスイッチ
素子を並列接続してスイッチング制御する場合に、ター
ンオン特性に僅かな差があっても安定したターンオン動
作を行わせることができ、安定したスイッチング制御を
行うことのできるゲート駆動方法を提供することができ
る。
素子を並列接続してスイッチング制御する場合に、ター
ンオン特性に僅かな差があっても安定したターンオン動
作を行わせることができ、安定したスイッチング制御を
行うことのできるゲート駆動方法を提供することができ
る。
【図１】本発明の請求項１、２に対応するゲート駆動方
法の実施例の構成図。
法の実施例の構成図。
【図２】上記実施例の作用を説明するための波形図。
【図３】本発明の請求項１、３に対応するゲート駆動方
法の実施例の構成図。
法の実施例の構成図。
【図４】本発明の請求項１、４、５に対応するゲート駆
動方法の実施例の構成図。
動方法の実施例の構成図。
【図５】本発明の請求項１、６に対応するゲート駆動方
法の実施例の構成図。
法の実施例の構成図。
【図６】本発明の請求項７、８に対応するゲート駆動方
法の実施例の構成図。
法の実施例の構成図。
【図７】本発明の請求項７、９に対応するゲート駆動方
法の実施例の構成図。
法の実施例の構成図。
【図８】一般的なＩＧＢＴの説明図で、(a) は外形図、
(b) は等価回路図。
(b) は等価回路図。
【図９】従来のゲート駆動方法の構成図。
【図１０】従来の問題点をを説明するための等価回路
図。
図。
【図１１】従来の問題点をを説明するための波形図。
１…ゲート駆動回路 １ａ，１ｂ，
１ｃ…制御線 ２，３，１５，１６…ＩＧＢＴ ４，５，１
７，１８…ゲート抵抗 １２，１３…変成器 １４，１９，
２０…環状鉄心 ２１，２２，２３…リアクトル ２４，２５…
スイッチ素子群
１ｃ…制御線 ２，３，１５，１６…ＩＧＢＴ ４，５，１
７，１８…ゲート抵抗 １２，１３…変成器 １４，１９，
２０…環状鉄心 ２１，２２，２３…リアクトル ２４，２５…
スイッチ素子群
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H02M 1/08
H02M 1/08 341
Claims (8)
- 【請求項１】 並列接続された複数のスイッチ素子のゲ
ート端子とエミッタ補助端子間にゲート電圧を与える場
合に、並列接続されたスイッチ素子のエミッタ補助端子
相互間を接続する回路のインピーダンスをエミッタ主回
路端子相互間を接続する回路のインピーダンスよりも充
分に大きくなるようにし、スイッチ素子のターンオン時
にエミッタ側の主回路の浮遊インダクタンスに生じる誘
起電圧によって前記複数のスイッチ素子のエミッタ補助
端子相互間に流れる電流を抑制した駆動回路において、 ２個のスイッチ素子が並列接続される場合、ゲート駆動
電圧を供給する２本の制御線の一方を抵抗を介して前記
ゲート端子に接続し、該制御線の他方を変成器に巻回さ
れた２つの巻線を介して前記エミッタ補助端子に接続
し、スイッチ素子のターンオン時に前記２個のスイッチ
素子のエミッタ補助端子間に流れる電流を前記２つの巻
線のインピーダンスによって抑制することを特徴とする
ゲート駆動回路。 - 【請求項２】 並列接続された複数のスイッチ素子のゲ
ート端子とエミッタ補助端子間にゲート電圧を与える場
合に、並列接続されたスイッチ素子のエミッタ補助端子
相互間を接続する回路のインピーダンスをエミッタ主回
路端子相互間を接続する回路のインピーダンスよりも充
分に大きくなるようにし、スイッチ素子のターンオン時
にエミッタ側の主回路の浮遊インダクタンスに生じる誘
起電圧によって前記複数のスイッチ素子のエミッタ補助
端子相互間に流れる電流を抑制した駆動回路において、 ２個のスイッチ素子が並列接続される場合、ゲート駆動
電圧を供給する２本の制御線の一方を変成器に巻回され
た２つの第１巻線と抵抗を介して前記ゲート端子に接続
し、前記制御線の他方を前記変成器に巻回された２つの
第２巻線を介して前記エミッタ補助端子に接続し、スイ
ッチ素子のターンオン時に前記２個のスイッチ素子のエ
ミッタ補助端子間に流れる電流を前記第２巻線のインピ
ーダンスによって抑制すると共に、前記第１巻線と第２
巻線に流れるゲート電流による磁束を相殺し、ゲート電
流に差があるときでもゲート電圧の立上がり特性を良く
することを特徴とするゲート駆動回路。 - 【請求項３】 並列接続された複数のスイッチ素子のゲ
ート端子とエミッタ補助端子間にゲート電圧を与える場
合に、並列接続されたスイッチ素子のエミッタ補助端子
相互間を接続する回路のインピーダンスをエミッタ主回
路端子相互間を接続する回路のインピーダンスよりも充
分に大きくなるようにし、スイッチ素子のターンオン時
にエミッタ側の主回路の浮遊インダクタンスに生じる誘
起電圧によって前記複数のスイッチ素子のエミッタ補助
端子相互間に流れる電流を抑制した駆動回路において、 ２個のスイッチ素子が並列接続される場合、ゲート駆動
電圧を供給する制御線を２個のスイッチ素子の近くで第
１制御線と第２制御線とに分岐し、分岐された第１制御
線と第２制御線の両方の制御線を１個の環状鉄心を互い
に逆方向から貫通するように通してそれぞれのスイッチ
素子のゲート端子に接続された抵抗とエミッタ補助端子
に接続し、スイッチ素子のターンオン時に前記２個のス
イッチ素子のエミッタ補助端子間に流れる電流を抑制す
ると共に、ゲート電流に差があるときでもゲート電圧の
立上がり特性を良くすることを特徴とするゲート駆動回
路。 - 【請求項４】 請求項３に記載のゲート駆動回路におい
て、分岐された第１制御線と第２制御線の一方の制御線
をそれぞれのスイッチ素子のゲート端子に接続された抵
抗に接続し、他方の制御線を１個の環状鉄心を互いに逆
方向から貫通するように通してそれぞれのスイッチ素子
のエミッタ補助端子に接続し、スイッチ素子のターンオ
ン時に前記２個のスイッチ素子のエミッタ補助端子間に
流れる電流を抑制することを特徴とするゲート駆動回
路。 - 【請求項５】 並列接続された複数のスイッチ素子のゲ
ート端子とエミッタ補助端子間にゲート電圧を与える場
合に、並列接続されたスイッチ素子のエミッタ補助端子
相互間を接続する回路のインピーダンスをエミッタ主回
路端子相互間を接続する回路のインピーダンスよりも充
分に大きくなるようにし、スイッチ素子のターンオン時
にエミッタ側の主回路の浮遊インダクタンスに生じる誘
起電圧によって前記複数のスイッチ素子のエミッタ補助
端子相互間に流れる電流を抑制した駆動回路において、 前記複数のスイッチ素子のエミッタ補助端子にそれぞれ
一端が接続され他端が共通に接続された複数のリアクト
ルを備え、前記複数のスイッチ素子のゲート端子をそれ
ぞれ抵抗を介して並列接続し、ゲート駆動電圧を供給す
る制御線の一方を前記抵抗の共通接続点に接続し、前記
制御線の他方を前記リアクトルの共通接続点に接続し、
スイッチ素子のターンオン時に前記複数のスイッチ素子
のエミッタ相互間に流れる電流を抑制することを特徴と
するゲート駆動回路。 - 【請求項６】 並列接続された複数のスイッチ素子でな
る第１、第２のスイッチ素子群が更に並列接続され、前
記複数のスイッチ素子のゲート端子とエミッタ補助端子
間にゲート電圧を与える場合に、前記第１、第２のスイ
ッチ素子群のエミッタ補助端子相互間を接続する回路の
インピーダンスをエミッタ主回路端子相互間を接続する
回路のインピーダンスよりも充分に大きくなるように
し、スイッチ素子群のターンオン時にエミッタ側の主回
路の浮遊インダクタンスに生じる誘起電圧によって前記
第１、第２のスイッチ素子群のエミッタ補助端子相互間
に流れる電流を抑制することを特徴とするゲート駆動回
路。 - 【請求項７】 請求項６に記載のゲート駆動回路におい
て、前記複数のスイッチ素子のエミッタ補助端子をそれ
ぞれ補助線で並列接続し、ゲート駆動電圧を供給する制
御線を前記第１、第２のスイッチ素子群の近くで第１制
御線と第２制御線とに分岐し、第１制御線と第２制御線
の一方の制御線をそれぞれ複数のスイッチ素子のゲート
端子に接続された抵抗の共通接続点に接続し、第１制御
線と第２制御線の他方の制御線を互いに環状鉄心を逆方
向から貫通するように通してそれぞれ前記補助線に接続
し、スイッチ素子群のターンオン時に前記第１、第２の
スイッチ素子群のエミッタ補助端子間に流れる電流を抑
制することを特徴とするゲート駆動回路。 - 【請求項８】 請求項７に記載のゲート駆動回路におい
て、前記第１、第２のスイッチ素子群が２個のスイッチ
素子を並列接続して構成される場合、前記第１制御線と
第２制御線の他方の制御線を環状鉄心を互いに逆方向か
ら貫通させ、貫通した２つの制御線を更にそれぞれ２つ
の制御線に分岐し、この分岐された制御線を互いに第２
環状鉄心を逆方向から貫通させて、前記補助線の代りに
それぞれ２個のスイッチ素子のエミッタ補助端子に接続
し、スイッチ素子のターンオン時に２個のスイッチ素子
のエミッタ補助端子間に流れる電流を抑制することを特
徴とするゲート駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15509296A JP3456836B2 (ja) | 1996-06-17 | 1996-06-17 | ゲート駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15509296A JP3456836B2 (ja) | 1996-06-17 | 1996-06-17 | ゲート駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1014215A JPH1014215A (ja) | 1998-01-16 |
| JP3456836B2 true JP3456836B2 (ja) | 2003-10-14 |
Family
ID=15598473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15509296A Expired - Lifetime JP3456836B2 (ja) | 1996-06-17 | 1996-06-17 | ゲート駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3456836B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10770889B2 (en) | 2017-01-16 | 2020-09-08 | Honda Motor Co., Ltd. | Semiconductor circuit |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3696833B2 (ja) * | 2000-05-18 | 2005-09-21 | 三菱電機株式会社 | 電力用半導体装置 |
| JP2006197672A (ja) * | 2005-01-11 | 2006-07-27 | Toshiba Corp | 電力変換装置 |
| JP4681911B2 (ja) * | 2005-02-25 | 2011-05-11 | 三菱電機株式会社 | 電力用半導体装置 |
| JP2008185859A (ja) * | 2007-01-31 | 2008-08-14 | Matsushita Electric Ind Co Ltd | 電磁誘導加熱インバータ装置並びにこれを備えた定着装置及び画像形成装置 |
| JP4712024B2 (ja) * | 2007-12-12 | 2011-06-29 | 三菱電機株式会社 | 半導体電力変換装置の過電流保護装置 |
| WO2015111215A1 (ja) * | 2014-01-27 | 2015-07-30 | 株式会社日立製作所 | スイッチング素子駆動装置 |
| CN107024957B (zh) * | 2016-01-29 | 2019-04-02 | 丰田自动车工程及制造北美公司 | 用于电流/功率平衡的方法和装置 |
| JP7133524B2 (ja) * | 2019-09-13 | 2022-09-08 | 株式会社 日立パワーデバイス | 電力変換装置、鉄道車両電気システム |
-
1996
- 1996-06-17 JP JP15509296A patent/JP3456836B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10770889B2 (en) | 2017-01-16 | 2020-09-08 | Honda Motor Co., Ltd. | Semiconductor circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1014215A (ja) | 1998-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6985371B2 (en) | Output choke arrangement for inverter, and method in conjunction therewith | |
| US10250115B2 (en) | Inverter switching devices with common source inductance layout to avoid shoot-through | |
| JP3456836B2 (ja) | ゲート駆動回路 | |
| JP3260036B2 (ja) | 電圧駆動形電力用スイッチ素子のゲート駆動回路 | |
| US11489437B2 (en) | DC inverter/converter current balancing for paralleled phase leg switches | |
| KR940011278B1 (ko) | 반도체 제어장치 | |
| JP3702556B2 (ja) | 可変速駆動装置 | |
| JP4396036B2 (ja) | 直列接続された電圧駆動型半導体素子の制御装置 | |
| WO2001089090A1 (fr) | Composant a semiconducteur de puissance | |
| WO2016149146A1 (en) | Paralleling of switching devices for high power circuits | |
| US6266258B1 (en) | Power substrate element topology | |
| US5202619A (en) | Control circuit for a switching transistor | |
| JP2003070229A (ja) | 半導体電力変換装置 | |
| US5025360A (en) | Inverter switch with parallel free-wheel diodes | |
| JP2021145432A (ja) | 半導体装置の配線回路、半導体装置の配線回路の制御方法、半導体装置、電力変換装置、並びに鉄道車両用電気システム | |
| JPH1118410A (ja) | 自己消弧形素子駆動回路 | |
| JP2004187360A (ja) | 電圧駆動型スイッチング素子のゲ−ト駆動回路および半導体モジュ−ル | |
| JPH07177727A (ja) | 電圧駆動型スイッチング素子のゲート駆動回路および電圧駆動型スイッチング素子のゲート駆動方法 | |
| JPH088394A (ja) | 高速スイッチングデバイスの主回路構成方法 | |
| JP2006149169A (ja) | 半導体スイッチ回路 | |
| WO1997013316A1 (en) | Low inductance inverter | |
| JP2894402B2 (ja) | 半導体装置 | |
| JP2003299343A (ja) | 直列接続された電圧駆動型半導体素子の制御装置 | |
| JP3233539B2 (ja) | 半導体装置及び半導体回路 | |
| JPS6161527B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070801 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080801 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090801 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090801 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100801 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100801 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130801 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |