JP6566261B2 - 漏電遮断器 - Google Patents

Description

本発明は、給電回路の漏電を検出して電源供給を遮断する漏電遮断器に関するものである。

図６は、漏電遮断器の一般的な構成を示している。
図６において、漏電遮断器１は、電源側端子２に接続されて交流電源を負荷側に給電する開閉接点８を内蔵し、負荷側端子３に接続される電動機等の負荷回路を含む給電回路の漏電を監視し、漏電検出時に給電回路を遮断して各種の機器や回路を保護する機器である。

すなわち、漏電遮断器１は、給電回路を開閉する開閉接点８と、漏電電流を検出するために給電回路に挿入された零相変流器（ＺＣＴ）５と、その出力信号から漏電の有無を検出する漏電検出回路６と、漏電検出回路６から出力される漏電検出信号により駆動されて開閉接点８を遮断する引外し装置７と、給電回路から得た交流電圧を直流電圧に変換して漏電検出回路６及び引外し装置７に電源を供給する直流電源回路４と、を備えている。

直流電源回路４は、三相または単相の交流電源電圧を整流して直流に変換し、かつ漏電検出回路６等が動作可能な電圧まで低下させて安定化する機能を備えている。この種の漏電遮断器において、実際に使用される給電回路の交流電圧範囲は１００[Ｖ]〜４００[Ｖ]と広いため、直流電源回路４についても上記の電圧範囲を考慮して設計する必要がある。
そこで、漏電遮断器の使用電圧範囲を広くする方法として、例えば特許文献１に記載された従来技術が知られている。

図７は、特許文献１に記載された漏電遮断器の構成図である。
図７において、９は電源側端子、１０は負荷側端子、１１は給電回路、１２は開閉接点、１３は零相変流器、１４は増幅器１５を備えた漏電検出回路、１６は、引外しコイル１７とサイリスタ１８との直列回路からなる引外し装置、１９は電流制限抵抗、２０は整流回路、２１は定電流ダイオード、２２はツェナーダイオード（定電圧ダイオード）、２３は電源コンデンサである。

ここで、電源コンデンサ２３は、引外しコイル１７を含む回路全体の駆動エネルギーを供給しており、この電源コンデンサ２３を定電流充電し、給電回路１１の電圧を定電流ダイオード２１の直列回路が分担することによって使用電圧範囲を拡大している。すなわち、この従来技術は、回路の消費電流をほぼ一定に保つことにより、電流制限抵抗１９の電流容量を増加せずに、広範囲の交流電源電圧に対応可能としたものである。

他の従来技術として、特許文献２に記載された漏電遮断器が知られている。
図８は、この漏電遮断器の構成図であり、２４は、交流の給電回路（図示せず）に接続される整流回路、２５は、トランジスタ２６，２７及びツェナーダイオード２８等からなる定電流回路、２９は、引外しコイル３０，サイリスタ３１及び引外し機構３２からなる引外し装置、３３は給電回路に取り付けられる零相変流器、３４はツェナーダイオード、３５は漏電検出回路である。
この従来技術では、図７における定電流ダイオード２１及びツェナーダイオード２２の直並列回路の代わりに、給電回路の広範囲の電圧から定電流を安定的に供給可能な定電流回路２５を用いることにより、使用電圧範囲を拡大している。

更に、別の従来技術として、特許文献３に記載された漏電遮断器が知られている。
図９は、この漏電遮断器の構成図であり、３６は電源側端子、３７は負荷側端子、３８は給電回路、３９は開閉接点、４０は零相変流器、４１は電流制限抵抗、４２は整流回路、４３は、トランジスタ４４，抵抗４４Ｒ及びツェナーダイオード４５を備えた定電圧回路、４６は電源コンデンサ、４７は過電圧保護回路、４８は増幅器４９等を有する漏電検出回路、５０は、引外しコイル５１とサイリスタ５２とが直列接続された引外し装置、５３は定電流回路である。

この従来技術では、電源コンデンサ４６が充電されていない状態で系統電源が投入されると、トランジスタ４４が導通状態となり、電源コンデンサ４６が急速に充電される。ツェナーダイオード４５により決まる電圧まで電源コンデンサ４６が充電されると、その後、トランジスタ４４は、電源コンデンサ４６の充電電圧を維持するように整流回路４２の出力電圧を負担する。このため、回路全体の消費電流は、電源コンデンサ４６から定電流回路５３を介して増幅器４９に供給される電流値にまで抑制される。
これにより、電源コンデンサ４６の充電時間を短縮してトリップ可能に至るまでの時間を短縮しつつ、連続使用時の消費電流を必要最小限に抑制している。

特公平７−５７０６２号公報（第２頁左欄第３８行〜右欄第６行、図１等） 特開２００５−１３７０９５号公報（段落[００２４]〜[００３０]、図１等） 特開平８−６５８８０号公報（段落[０００７]〜[０００８]、図１等）

特許文献１，２に記載された従来技術では、電源コンデンサを定電流にて充電するため、引外しコイルを駆動するために必要な電荷が電源コンデンサに貯えられるまでの充電時間は、定電流値と電源コンデンサの容量とによって決定される。ここで、定電流値は、回路の電力損失を小さくするために極力小さい値に設定され、通常は、漏電検出回路が動作可能な電流（１〜２[ｍＡ]程度）に設定されている。

一方、引外しコイルを安定的に動作させるためには、電源コンデンサの容量値を大きくすることが求められる。しかし、電源コンデンサの容量値を大きくすると、充電電流が小さな定電流値であるため、電源コンデンサの充電時間が長くなるという問題がある。

漏電遮断器の性能としては、電源コンデンサの充電時間を短くして高速遮断動作することが望ましい。すなわち、漏電遮断器の開閉接点の投入動作を行った直後に漏電が発生するような事態もあり得るので、開閉接点を投入してから漏電遮断器が動作するまでの時間（漏電投入動作時間）は極力短いことが望ましい。
しかしながら、前述したように、特許文献１，２に記載された従来技術では、小さい定電流値に起因して電源コンデンサの充電時間が長期化するため、漏電投入動作時間は１００[ｍｓ]前後にするのが限界であった。

また、特許文献３に記載された従来技術では、定電圧制御素子としてバイポーラ型トランジスタを使用している。
バイポーラ型トランジスタは電流動作形であるため、使用電圧範囲で常に適正なベース電流が供給されるように、図９における抵抗４４Ｒの抵抗値を設定しておく必要がある。この場合、使用電圧範囲を低くして抵抗値を設定すると、高い電圧範囲ではその電圧値に応じて抵抗４４Ｒを流れる電流値が増大し、その結果、電力損失も増大する。このため、特許文献３の従来技術では、特許文献１，２の従来技術に比べて使用電圧範囲を広くすることが難しいという問題があった。

図９において、漏電検出回路４８が漏電を検出して漏電検出信号がサイリスタ５２のゲートに入力されると、サイリスタ５２が導通して引外しコイル５１を励磁し、開閉接点３９が開状態となる。通常の使用方法では、開閉接点３９が開状態になると給電回路３８への電源が遮断されるため、漏電遮断器の内部回路を含めて、回路動作は全て休止される。
しかし、漏電遮断器の使用方法として、まれに電源側端子３６と負荷側端子３７とを逆に接続して使用する状態（電源逆接続状態）がある。このような使用状態では、漏電検出時に開閉接点３９が開状態になっても、漏電遮断器の内部回路には電源が印加されたままとなる。

引外しコイル５１を駆動するサイリスタ５２は、周知のように、ゲートに信号が入力されて一旦、導通した後は、ゲート信号がなくなったとしても主電流が保持電流より小さくなるか、あるいは、アノード・カソード間に逆バイアス電圧を印加しない限り、導通状態が保持される。
このため、図９に示すように、定電圧回路４３を経た電圧が印加される引外しコイル５１をサイリスタ５２にて駆動する回路では、電源逆接続状態で漏電を検出して一旦、トリップ動作すると、漏電検出信号がなくなっても引外しコイル５１は常に励磁された状態となり、リセットできなくなるという問題があった。また、引外しコイル５１が常に励磁状態であると、引外しコイル５１や回路の焼損を引き起こすという問題もあった。

そこで、本発明の解決課題は、適用される給電回路の電圧範囲が広く、電源コンデンサの充電時間を短くして漏電投入動作時間を短縮すると共に、電源逆接続状態で使用された場合にも、引外しコイルや回路が焼損する恐れのない漏電遮断器を提供することにある。

上記課題を解決するため、請求項１に係る発明は、
交流電源に接続された給電回路の漏電を検出する漏電検出回路と、前記給電回路を開閉する開閉接点と、前記漏電検出回路による漏電検出時に出力される駆動信号によってオンする第１のスイッチ素子と、前記第１のスイッチ素子のオン時に前記開閉接点を遮断動作させる引外し装置と、前記漏電検出回路及び前記引外し装置に電源を供給する電源回路と、を備え、
前記電源回路が、前記給電回路の交流電圧の整流電圧から直流定電圧を生成する定電圧回路と、前記定電圧回路により充電される電源コンデンサと、前記定電圧回路の出力側に接続されて前記漏電検出回路に定電流を供給する定電流回路と、を有する漏電遮断器において、
前記引外し装置を構成する引外しコイルと前記第１のスイッチ素子とを接続する電路を、前記第１のスイッチ素子がオンしてから一定時間経過後に瞬時遮断する瞬断回路と、
前記第１のスイッチ素子がオンしてから微小遅延時間後に前記駆動信号を強制的にオフし、前記第１のスイッチ素子が前記瞬断回路の瞬断時間を超える設定時間にわたりオフ状態を維持するように前記漏電検出回路の動作を休止させるオフ時間設定回路と、を備えたものである。

請求項２に係る発明は、請求項１に記載した漏電遮断器において、
前記瞬断回路は、
前記引外しコイルと前記第１のスイッチ素子との間に接続される第２のスイッチ素子と、前記引外しコイルと前記第２のスイッチ素子との接続点の電圧を検知する電圧検知回路と、前記第１のスイッチ素子のオンにより前記電圧検知回路が電圧低下を検知した時点から前記一定時間経過後に、前記第２のスイッチ素子をオフさせる時延回路と、を備えたものである。

請求項３に係る発明は、請求項２に記載した漏電遮断器において、
前記第１のスイッチ素子を、前記漏電検出信号がゲートに入力されるサイリスタにより構成すると共に、前記第２のスイッチ素子を常時オン状態にある半導体スイッチング素子により構成し、
前記時延回路を動作させる前記一定時間を、前記引外しコイルと前記第２のスイッチ素子との接続点の電圧低下に起因して放電するコンデンサ及び抵抗による時定数に基づいて設定したものである。

請求項４に係る発明は、請求項１〜３の何れか１項に記載した漏電遮断器において、
前記オフ時間設定回路は、
前記引外しコイルと前記第１のスイッチ素子との接続点の電圧が所定値まで低下した時にオンする第３のスイッチ素子と、前記第３のスイッチ素子のオンにより充電されるオフ時間設定コンデンサと、前記オフ時間設定コンデンサの電圧がオフ時間設定抵抗を介して制御端子に印加されることによりオンして前記漏電検出回路の動作を休止させる第４のスイッチ素子と、を備え、前記オフ時間設定コンデンサ及び前記オフ時間設定抵抗による時定数に基づいて、前記漏電検出回路の動作休止時間を設定するものである。

請求項５に係る発明は、請求項１〜４の何れか１項に記載した漏電遮断器において、
前記定電圧回路は、
前記給電回路に接続した整流回路の直流出力端子間に接続されたフィルタ用コンデンサと、前記フィルタ用コンデンサの正側端子と前記電源コンデンサの正側端子との間に入出力電極が順次接続された電界効果トランジスタと、前記電界効果トランジスタの制御電極と前記フィルタ用コンデンサ及び前記電源コンデンサの共通の負側端子との間に、カソードを前記制御電極側に向けて接続されたツェナーダイオードと、を有するものである。

請求項６に係る発明は、請求項５に記載した漏電遮断器において、
前記給電回路と前記整流回路の入力側との間に接続された電流制限抵抗を備え、
前記電流制限抵抗と前記フィルタ用コンデンサとにより、サージ電圧吸収用のフィルタ回路を構成したものである。

なお、前記瞬断回路は、例えば以下のように構成すれば良い。
すなわち、後述する図３に示すように、トランジスタＱ_３（請求項における第２のスイッチ素子）のベース・エミッタ間に抵抗Ｒ_９を接続し、トランジスタＱ_３のエミッタをサイリスタ１０７（請求項における第１のスイッチ素子）のアノードに接続すると共にそのカソードを電源コンデンサ１１８の負側端子に接続する。また、トランジスタＱ_３のコレクタを引外しコイル１１２の一端とダイオードＤ_２のアノードとに接続し、引外しコイル１１２の他端を電源コンデンサ１１８の正側端子に接続する。更に、ダイオードＤ_２のカソードを抵抗Ｒ_７，Ｒ_８の直列回路を介して前記負側端子に接続し、抵抗Ｒ_８の両端にコンデンサＣ_３を接続する。
抵抗Ｒ_７，Ｒ_８同士の接続点にＦＥＴ Ｆ_２のゲートを接続し、そのドレインを、一端が前記正側端子に接続された抵抗Ｒ_３の他端に接続し、この抵抗Ｒ_３と前記負側端子との間に抵抗Ｒ_４，Ｒ_５を直列に接続すると共に、抵抗Ｒ_５に並列にコンデンサＣ_２を接続する。また、ＦＥＴ Ｆ_２のソースを前記負側端子に接続する。
更に、抵抗Ｒ_４，Ｒ_５同士の接続点をトランジスタＱ_２のベースに接続し、そのコレクタを、抵抗Ｒ_６を介して前記正側端子に接続すると共にトランジスタＱ_３のベースに接続し、トランジスタＱ_２のエミッタを前記負側端子に接続するものである。

また、前記定電圧回路は、例えば以下のように構成すれば良い。
すなわち、図３に示すように、整流回路１１６の正側出力端子と負側出力端子との間にフィルタ用のコンデンサＣ_１を接続し、前記正側出力端子にＦＥＴ Ｆ_１のドレインを接続すると共に、ドレイン・ゲート間に抵抗Ｒ_１を接続する。また、ＦＥＴ Ｆ_１のゲートをツェナーダイオードＺＤ_１のカソードに接続し、そのアノードを前記負側出力端子に接続する。
更に、ＦＥＴ Ｆ_１のソースを、抵抗Ｒ_２を介して電源コンデンサ１１８の正側端子に接続し、かつ、ＦＥＴ Ｆ_１のソースをトランジスタＱ_１のゲートに接続する。また、トランジスタＱ_１のコレクタをＦＥＴ Ｆ_１のゲートに接続し、トランジスタＱ_１のエミッタを電源コンデンサ１１８の正側端子に接続する。

更に、前記オフ時間設定回路は、例えば以下のように構成すれば良い。
すなわち、図３に示すように、引外しコイル１１２の両端に抵抗Ｒ_１０，Ｒ_１１を直列接続し、抵抗Ｒ_１０に並列にコンデンサＣ_４を接続する。また、トランジスタＱ_４（請求項における第３のスイッチ素子）のベース・エミッタを抵抗Ｒ_１０の両端にそれぞれ接続し、トランジスタＱ_４のコレクタと電源コンデンサ１１８の負側端子との間に、ダイオードＤ_３とオフ時間設定コンデンサＣ_５とを直列に接続する。更に、ダイオードＤ_３とオフ時間設定コンデンサＣ_５との接続点を、オフ時間設定抵抗Ｒ_１２を介してトランジスタＱ_５（請求項における第４のスイッチ素子）のベースに接続し、そのコレクタを、ツェナーダイオード１２０を介して漏電検出回路１０６の電源入力端子に接続すると共に、トランジスタＱ_５のエミッタを電源コンデンサ１１８の負側端子に接続する。

本発明によれば、電源コンデンサを定電圧回路によって充電することにより高速充電が可能であり、漏電投入動作時間を短縮できると共に、漏電検出回路に対する電源を定電流にて供給することにより、消費電力を低減することができる。
また、定電圧制御素子として電界効果トランジスタを使用すれば、給電回路の電圧範囲を広くして汎用性を高めることができる。更に、整流回路の両端に接続されたフィルタ用コンデンサと電流制限抵抗とによってフィルタ回路を構成することにより、給電回路に侵入するスパイク状のサージ電圧を吸収することも可能である。
加えて、引外し装置を構成する引外しコイルと漏電検出信号によりオンする第１のスイッチ素子との間に瞬断回路を設けると共に、引外しコイルと瞬断スイッチ素子との接続点の電圧を監視して、所定の設定時間だけ第１のスイッチ素子を強制的にオフ状態とするように漏電検出回路１０６の動作を休止させるオフ時間設定回路を設けることにより、電源逆接続状態で使用した場合でも、引外しコイルが励磁され続けるのを防止して安全性を高めることができる。

本発明の実施形態を示す構成図である。 本発明の実施形態において、電源逆接続状態の動作を示すタイミングチャートである。 図１を具体化した回路図である。 図３における電源投入時の動作を示す電流、電圧の波形図である。 図３における漏電検出時の動作を示す電流、電圧の波形図である。 漏電遮断器の一般的な構成図である。 特許文献１に記載された漏電遮断器の構成図である。 特許文献２に記載された漏電遮断器の構成図である。 特許文献３に記載された漏電遮断器の構成図である。

以下、図面に基づいて本発明の実施形態を説明する。まず、図１は、この実施形態に係る漏電遮断器１００の構成図である。
図１において、電源側端子１０１と負荷側端子１０２との間の給電回路１０３には、開閉接点１０４及び零相変流器１０５が設けられている。零相変流器１０５の二次側は漏電検出回路１０６に接続され、この漏電検出回路１０６は、給電回路１０３に発生する零相電圧（零相電流）に基づいて負荷側の漏電を検出すると漏電検出信号を生成し、この漏電検出信号に基づいて第１のスイッチ素子としてのサイリスタ１０７のゲート信号を生成する。

上記のサイリスタ１０７には、瞬断回路１０８と引外しコイル１１２とが直列に接続されている。引外しコイル１１２には引外し機構１１３が接続されており、その出力によって開閉接点１０４が遮断動作するようになっている。なお、１１４は、引外しコイル１１２及び引外し機構１１３からなる引外し装置である。

給電回路１０３には、電流制限抵抗１１５を介してダイオードブリッジからなる整流回路１１６が接続される。整流回路１１６の出力側には定電圧回路１１７が接続され、その出力側には電源コンデンサ１１８が接続されている。ここで、電流制限抵抗１１５，整流回路１１６，定電圧回路１１７及び電源コンデンサ１１８は、漏電検出回路１０６，引外し装置１１４及び後述のオフ時間設定回路１２１に直流電源電圧を供給する直流電源回路を構成している。

電源コンデンサ１１８の一端は定電流回路１１９及びツェナーダイオード１２０を介して漏電検出回路１０６に接続されており、漏電検出回路１０６への電源供給が定電流にて行われるようになっている。上記ツェナーダイオード１２０は、漏電検出回路１０６が正常動作するように電圧を調整するためのものである。

サイリスタ１０７と引外しコイル１１２との間に接続された瞬断回路１０８は、以下のように構成されている。
すなわち、サイリスタ１０７のアノードと引外しコイル１１２との間には、通常時はオン状態である第２のスイッチ素子としての瞬断スイッチ素子１０９が接続されている。また、電源コンデンサ１１８の両端には電圧検知回路１１０が接続されており、引外しコイル１１２と瞬断スイッチ素子１０９との接続点の電圧が所定値以下になると電圧検知回路１１０が検知信号を出力し、この検知信号が時延回路１１１に入力される。時延回路１１１は、検知信号が入力されてから一定時間経過後に瞬断スイッチ素子１０９を瞬時、オフさせるように動作する。
引外しコイル１１２は、電源コンデンサ１１８に蓄積されたエネルギーにより動作するものであり、例えば、特開平１０−２５５６３８号公報や特開２００８−１１２６９１号公報等に記載されているような磁気保持形引外しコイルを使用することが望ましい。

また、引外しコイル１１２と定電流回路１１９との接続点と、電源コンデンサ１１８の負側端子（サイリスタ１０７のカソード側の負側母線）との間には、オフ時間設定回路１２１が接続されている。このオフ時間設定回路１２１は、瞬断スイッチ素子１０９と引外しコイル１１２との接続点の電圧がサイリスタ１０７のオン電圧まで低下したときに、微小遅延時間Δｔの経過後に設定時間Ｔ_ｓだけサイリスタ１０７を強制的にオフさせるように、漏電検出回路１０６の動作を休止させる信号を出力するものである。

上記構成において、開閉接点１０４が閉じている状態で給電回路１０３に系統電源が投入されると、整流回路１１６の出力電圧が定電圧回路１１７に印加され、この定電圧回路１１７から出力される定電圧によって電源コンデンサ１１８が充電される。この時、電源コンデンサ１１８は、電流制限抵抗１１５により制限された所定の電流値により急速に充電される。なお、電流制限抵抗１１５は電源投入時の電源コンデンサ１１８の充電電流値を決定するものであり、抵抗値を小さくするほど大電流が流れて充電時間を短縮することができるが、外来サージ等による影響を考慮して、その抵抗値は数［ｋΩ］〜数十［ｋΩ］に設定されている。

電源コンデンサ１１８の充電が完了すると、給電回路１０３からの電流は定電流回路１１９により設定された電流値に抑制される。定電流回路１１９における電流値は、漏電検出回路１０６が動作可能な値に設定しておけばよく、前述したように、通常は１〜２［ｍＡ］程度である。

いま、漏電により零相変流器１０５に零相電圧が発生すると、漏電検出回路１０６からのゲート信号がサイリスタ１０７のゲートに入力され、サイリスタ１０７が導通状態となる。瞬断スイッチ素子１０９は通常、オン状態であるため、引外しコイル１１２が励磁されて引外し機構１１３が動作し、開閉接点１０４が遮断される。電源側端子１０１及び負荷側端子１０２が正常に接続されている通常使用方法では、開閉接点１０４の遮断により給電回路１０３から内部回路への電源供給も遮断されるため、内部回路は休止状態となる。

しかし、電源側端子１０１及び負荷側端子１０２が逆接続された状態、いわゆる電源逆接続状態では、給電回路１０３からの電源電圧が内部回路に印加されたままとなる。この時の動作を、図２（ａ），（ｂ）に基づいて説明する。

図２（ａ）は、電源逆接続状態において、漏電検出信号が極めて短い場合の動作を示している。時刻ｔ_１で発生した漏電検出信号によりサイリスタ１０７のゲート信号がオンし、サイリスタ１０７がオン状態となる。
オフ時間設定回路１２１は、サイリスタ１０７がオン状態になったことを検出すると、時刻ｔ_１から微小遅延時間Δｔ後にサイリスタ１０７のゲート信号を強制的にオフするための信号を漏電検出回路１０６に向けて出力する。サイリスタ１０７は、一旦オンすると保持電流以下にならないとオフしないため、ゲート信号がオフになってもオン状態を維持する。なお、Δｔは、サイリスタ１０７が完全にオンになってからサイリスタ１０７のゲート信号をオフにするための微小遅延時間であり、数百［μｓｅｃ］程度の時間である。
オフ時間設定回路１２１の出力は、設定時間Ｔ_ｓを経過した後にオフとなり、漏電検出回路１０６によるサイリスタ１０７のゲート信号をオフさせる信号を解除する。

なお、サイリスタ１０７がオンすると、引外しコイル１１２が励磁される。これにより、引外し機構１１３を介して開閉接点１０４が遮断されることになるが、電源逆接続状態であるため、給電回路１０３から整流回路１１６、定電圧回路１１７等を介して漏電遮断器の内部回路への電源供給は継続されている。

この時、引外しコイル１１２と瞬断スイッチ素子１０９との接続点の電圧は、定電圧回路１１７の出力電圧値からサイリスタ１０７のオン電圧値まで低下する。この電圧の低下を、電圧検知回路１１０が検知して検知信号を出力する。時延回路１１１は、電圧低下時点（検知信号出力時点）ｔ_１から一定時間Ｔ_ｄを経過した時点ｔ_２以後、時点ｔ_３までの瞬断時間Ｔ_ｏにわたり、瞬断スイッチ素子１０９をオフさせる。

瞬断スイッチ素子１０９がオフすると、サイリスタ１０７の主電流が遮断されるため、サイリスタ１０７は時点ｔ_２以後、時点ｔ_４までの時間Ｔ_ｏｆｆにわたってオフ状態となる。なお、前述した時延回路１１１が信号を出力するまでの一定時間Ｔ_ｄは、引外し装置１１４が動作して開閉接点１０４を遮断するまでの時間より若干長い時間に設定する。
ここで、時点ｔ_３以降は瞬断スイッチ素子１０９がオン状態に復帰するが、その時点ではサイリスタ１０７は既にオフしているため、引外しコイル１１２が励磁され続けることはない。

次に、図２（ｂ）は、漏電検出信号が長時間にわたって出力される場合の動作を示している。
この場合、サイリスタ１０７は、瞬断スイッチ素子１０９の動作に伴って一定時間Ｔ_ｄだけオンした後に、時間Ｔ_ｏｆｆにわたってオフ状態を維持する。これにより、引外しコイル１１２の励磁は停止する。
すなわち、この実施形態によれば、電源逆接続状態で使用している時に漏電を検出した場合には、「一旦、トリップ動作した後に漏電検出信号がなくなっても引外しコイル１１２が励磁され続ける」状態になるのを防止することができる。

また、瞬断スイッチ素子１０９がオンする時点ｔ_３においては、オフ時間設定回路１２１の動作によりサイリスタ１０７のゲート信号が強制的にオフされているため、サイリスタ１０７はオフ状態を維持しているが、オフ時間設定回路１２１の出力がオフとなる時点ｔ_４ではゲート信号の強制的なオフが解除されるため、ゲート信号がオンしてサイリスタ１０７が再びオンする。
すなわち、サイリスタ１０７は、時延回路１１１により設定された時間Ｔ_ｄだけオンし、オフ時間設定回路１２１の設定時間Ｔ_ｓによって決まる時間Ｔ_ｏｆｆだけオフする動作を繰り返すことになる。ここで、引外しコイル１１２を励磁するデューティは、Ｔ_ｄ／（Ｔ_ｄ＋Ｔ_ｏｆｆ）であり、オフ時間設定回路１２１による設定時間Ｔ_ｓを長くすれば時間Ｔ_ｏｆｆも長くなって上記のデューティを小さい値にすることができるため、引外しコイル１１２の平均的な電力損失を小さく抑えることができる。
例えば、電源逆接続状態で漏電テストを行う場合には、漏電検出信号が図２（ｂ）のように長時間、出力されることになるが、本実施形態によれば、このような場合にも電力損失を低減して回路や引外しコイル１１２の焼損を防止することができる。

次に、図３は、図１の実施形態を具体化した回路図であり、図１と同一の機能を有する部分には同一の参照符号を付してある。なお、図３では、図１の定電流回路１１９として定電流ダイオードＤ_４を用いている。
以下、この回路の構成を説明する。

図３の定電圧回路１１７において、整流回路１１６の両端にはフィルタ用コンデンサＣ_１が接続されている。このコンデンサＣ_１は、給電回路１０３に接続された電流制限抵抗１１５と共にフィルタ回路を構成しており、外部から侵入するスパイク状のサージ電圧を吸収し、漏電検出回路１０６等をサージ電圧から保護する作用を果たす。

整流回路１１６の正側出力端子は電界効果形トランジスタ（以下、ＦＥＴという）Ｆ_１のドレインに接続され、ＦＥＴ Ｆ_１のドレイン・ゲート間には抵抗Ｒ_１が接続されている。また、ツェナーダイオードＺＤ_１のカソードがＦＥＴ Ｆ_１のゲートに接続され、ツェナーダイオードＺＤ_１のアノードが整流回路１１６の負側出力端子に接続されている。このＦＥＴ Ｆ_１，抵抗Ｒ_１及びツェナーダイオードＺＤ_１は基本定電圧回路を構成しており、ツェナーダイオードＺＤ_１のツェナー電圧をＶ_ｚとし、ＦＥＴ Ｆ_１のゲート閾値電圧をＶ_ｔｈとすると、ＦＥＴ Ｆ_１のソース電圧は、定電圧（Ｖ_ｚ−Ｖ_ｔｈ）となる。
ＦＥＴは電圧制御形であるため、ドレイン・ゲート間の抵抗Ｒ_１には、数百［ｋΩ］〜数［ＭΩ］というように極めて大きな抵抗値の素子を使用することができる。これにより、特許文献３のように定電圧制御素子にバイポーラ型トランジスタを用いた従来技術と比較すると、広い電圧範囲にわたり消費電流を低減することができる。

また、トランジスタＱ_１のコレクタがＦＥＴ Ｆ_１のゲートに接続され、トランジスタＱ_１のベースがＦＥＴ Ｆ_１のソースに接続されており、トランジスタＱ_１のベース・エミッタ間に抵抗Ｒ_２が接続されると共に、エミッタが定電圧回路１１７の出力端子として電源コンデンサ１１８の一端に接続されている。ここで、トランジスタＱ_１及び抵抗Ｒ_２は過電流を防止するためのものである。

ＦＥＴ Ｆ_１のソース電流は、抵抗Ｒ_２を介して以降の回路へ供給されるが、ソース電流をＩ_ｓとすると、トランジスタＱ_１のベース・エミッタ間の抵抗Ｒ_２（その抵抗値もＲ_２とする）の電圧降下は（Ｉ_ｓ×Ｒ_２）である。この電圧（Ｉ_ｓ×Ｒ_２）がトランジスタＱ_１のベース・エミッタ間の電圧Ｖ_ｂｅに等しくなるとトランジスタＱ_１がオンし、ＦＥＴ Ｆ_１はそのゲート・ソース間が短絡されてオフする。
すなわち、この例では、Ｉ_ｓ＝Ｖ_ｂｅ／Ｒ_２以上の電流が以降の回路に流れないように制限し、漏電検出回路１０６等をサージ電流から保護している。ＦＥＴ Ｆ_１と抵抗Ｒ_２との直列回路に並列接続されたダイオードＤ_１は、サージ電圧からＦＥＴ Ｆ_１を保護するものであり、ＦＥＴによってはドレイン・ソース間に内蔵されているものもある。

上記構成の定電圧回路１１７を使用した、電源投入時における図３の入力電流Ｉ_ｉｎ，定電流ダイオードＤ_４を流れる電流Ｉ_１、及び、電源コンデンサ１１８の充電電圧Ｖ_ｃの波形例を図４に示す。
図４に示すように、交流電源を投入すると、電流制限抵抗１１５により制限された比較的大きな電流Ｉ_ｉｎが流れ、電源コンデンサ１１８が充電される。電源コンデンサ１１８の充電が完了して電圧Ｖ_ｃが所定値に達すると、電流Ｉ_ｉｎは、定電流ダイオードＤ_４により規定された電流値にほぼ等しくなる。このため、電源投入時における電源コンデンサ１１８の充電時間を短くして漏電投入動作時間を短縮することができる。

また、図３の瞬断回路１０８において、Ｆ_２はＦＥＴ、Ｑ_２，Ｑ_３はトランジスタ、ＺＤ_２はツェナーダイオード、Ｒ_３，Ｒ_４，Ｒ_５，Ｒ_６，Ｒ_７，Ｒ_８，Ｒ_９は抵抗、Ｃ_２，Ｃ_３はコンデンサ、Ｄ_２はダイオードである。
なお、図３において、図１の時延回路１１１に相当する部分は、ダイオードＤ_２、抵抗Ｒ_７，Ｒ_８、コンデンサＣ_３及びＦＥＴ Ｆ_２からなる第一次時延回路と、抵抗Ｒ_３，Ｒ_４，Ｒ_５、コンデンサＣ_２及びトランジスタＱ_２からなる第二次時延回路と、から構成されている。また、図１の電圧検知回路１１０に相当する部分は、上記の第一次時延回路を構成する素子によって兼用している。

また、引外しコイル１１２とトランジスタＱ_３との接続点の電圧（トランジスタＱ_３のコレクタ電圧）Ｖ_１が入力されるオフ時間設定回路１２１において、Ｑ_４，Ｑ_５はトランジスタ、Ｒ_１０，Ｒ_１１，Ｒ_１２は抵抗、Ｃ_４，Ｃ_５はコンデンサ、Ｄ_３はダイオードであり、トランジスタＱ_５のコレクタが前記ツェナーダイオード１２０のカソードに接続されている。
ここで、トランジスタＱ_４は請求項における第３のスイッチ素子、トランジスタＱ_５は第４のスイッチ素子に相当し、また、Ｃ_５はオフ時間設定コンデンサ、Ｒ_１２はオフ時間設定抵抗に相当する。

次いで、図３における漏電検出時の動作を、図５を参照しつつ説明する。この図５は、図３の各部の電圧及び電流波形を示したものである。
通常の使用状態で漏電が発生していない場合、サイリスタ１０７はオフしている。このため、引外しコイル１１２とトランジスタＱ_３のコレクタとの接続点の電圧Ｖ_１は、定電圧回路１１７から出力される定電圧Ｖ_ｃにほぼ等しくなっている。よって、ＦＥＴ Ｆ_２のゲート電圧Ｖ_２は、Ｖ_２＝（Ｖ_ｃ−Ｖ_ｆ）×Ｒ_８／（Ｒ_７＋Ｒ_８）である。ここで、Ｖ_ｆはダイオードＤ_２の順方向電圧降下である。

抵抗Ｒ_７，Ｒ_８の値は、上記ゲート電圧Ｖ_２がＦＥＴ Ｆ_２のゲート閾値電圧より大きくなるように設定されている。抵抗Ｒ_７，Ｒ_８はＦＥＴ制御用の抵抗であるため、数百［ｋΩ］〜数［ＭΩ］と極めて大きな抵抗値を使用することができる。すなわち、漏電が発生していない時はＦＥＴ Ｆ_２がオンしており、トランジスタＱ_２のベース電圧がほぼ零になっているので、トランジスタＱ_２はオフ状態である。トランジスタＱ_２がオフであるため、図１の瞬断スイッチ素子１０９であるトランジスタＱ_３のベースには抵抗Ｒ_６を介してバイアス電圧が加わり、トランジスタＱ_３はオン状態になっている。

いま、漏電が発生してゲート信号がサイリスタ１０７のゲートに入力されると、サイリスタ１０７がオンする。ここで、トランジスタＱ_３はオン状態であるため、引外しコイル１１２に電源コンデンサ１１８から電流Ｉ_ｏが流れ、引外し機構１１３を駆動して開閉接点１０４を遮断する。この時、トランジスタＱ_３のコレクタ電圧Ｖ_１は、サイリスタ１０７がオンしているため、ほぼサイリスタ１０７のオン電圧に相当する低い電圧となる。
従って、コンデンサＣ_３の電荷が抵抗Ｒ_８を通して放電するため、ＦＥＴ Ｆ_２のゲート電圧Ｖ_２は時定数Ｒ_８×Ｃ_３に従って低下する。ダイオードＤ_２は、コンデンサＣ_３の電荷がトランジスタＱ_３を通って放電するのを防止するためのものである。

電圧Ｖ_２が低下してＦＥＴ Ｆ_２のゲート閾値電圧より小さくなると、ＦＥＴ Ｆ_２はオフする。ＦＥＴ Ｆ_２がオフすると、電源コンデンサ１１８の電圧Ｖ_ｃにより、抵抗Ｒ_３，Ｒ_４を介してコンデンサＣ_２への充電が開始される。
コンデンサＣ_２の電圧Ｖ_４がトランジスタＱ_２のベース・エミッタ間電圧に到達すると、トランジスタＱ_２がオンし、トランジスタＱ_３のベースバイアス電圧を０［Ｖ］にするので、トランジスタＱ_３がオフする。
トランジスタＱ_３がオフになった時には漏電検出回路１０６は休止状態にあり、サイリスタ１０７へのゲート信号は出力されない状態となっている。このため、トランジスタＱ_３がオフすると、サイリスタ１０７に流れる電流Ｉ_ｏは保持電流以下になり、自己保持が解けてサイリスタ１０７がオフする。

この時、電源コンデンサ１１８の電圧Ｖ_ｃは、引外しコイル１１２に流れた電流Ｉ_ｏにより電流制限抵抗１１５における電圧低下を大きくしているため、通常の電圧（Ｉ_ｏが流れていない時の電圧）より低い値になっている。また、漏電検出回路１０６への供給電圧Ｖ_ｐは、ツェナーダイオード１２０により、電圧Ｖ_ｃよりも更に低い値になる。この時の電圧Ｖ_ｐは、漏電検出回路１０６が動作を休止する（動作不能となる）電圧値になるように、ツェナーダイオード１２０のツェナー電圧値を選定しておく。

一方、サイリスタ１０７のオンによりトランジスタＱ_３のコレクタ電圧Ｖ_１が低下すると、抵抗Ｒ_１０，Ｒ_１１を介して電流が流れる。そして、抵抗Ｒ_１０の両端電圧がトランジスタＱ_４のベース・エミッタ間電圧に達すると、トランジスタＱ_４がオンする。ここで、抵抗Ｒ_１０に並列接続されたコンデンサＣ_４は、トランジスタＱ_４がオンとなる時間に微小遅延時間Δｔを持たせるためのものであり、コンデンサＣ_４及び抵抗Ｒ_１１による時定数に応じて決定される。
トランジスタＱ_４がオンすると、ダイオードＤ_３を介して電流が流れ、コンデンサＣ_５は電圧がほぼＶ_ｃになるまで急速に充電される。これにより、トランジスタＱ_５のベースには抵抗Ｒ_１２を介して電流が流れるため、トランジスタＱ_５がオンする。

トランジスタＱ_５がオンすると、漏電検出回路１０６への入力電圧Ｖ_ｐはほぼゼロになり、漏電検出回路１０６は動作を休止する（動作不能となる）。このため、漏電検出回路１０６から出力されるサイリスタ１０７のゲート信号もオフ状態となる。この時、トランジスタＱ_５のコレクタには、定電流ダイオードＤ_４によって制限された電流が流れると共に、コンデンサＣ_５に充電された電荷は、抵抗Ｒ_１２を介して、トランジスタＱ_５のベース電流となって放電される。ダイオードＤ_３は、コンデンサＣ_５の電荷がトランジスタＱ_５のベース方向以外に放電されるのを防止するためのものである。

コンデンサＣ_５の電荷が放電されて抵抗Ｒ_１２とコンデンサＣ_５との接続点の電圧Ｖ_ｓがトランジスタＱ_５のベース・エミッタ間の電圧に近づくにつれてトランジスタＱ_５がオフになり始め、漏電検出回路１０６の入力電圧Ｖ_ｐが上昇を開始する。
この電圧Ｖ_ｐが、漏電検出回路１０６の動作可能な電圧に達すると、漏電が発生しているか否かを再度検出し、漏電が発生している場合にはサイリスタ１０７のゲート信号を再度、オンにする。以後、漏電が引き続き発生している場合には、同様の動作を繰り返す。
すなわち、電源逆接続状態で漏電を検出すると、サイリスタ１０７はオン，オフを繰り返すこととなり、漏電が解消すればサイリスタ１０７は必ずオフとなるので、引外しコイル１１２が励磁され続ける状態になることはない。

電源逆接続状態において、漏電検出信号が常時発生している場合にサイリスタ１０７及び引外しコイル１１２をオフとしておく時間Ｔ_ｏｆｆは、トランジスタＱ_５のオン時間によって決定される。そして、トランジスタＱ_５のオン時間はコンデンサＣ_５の電荷の放電時間、すなわち、コンデンサＣ_５及び抵抗Ｒ_１２の時定数によって決定される。
従って、漏電検出信号の常時発生時に引外しコイル１１２をオフとしておく時間Ｔ_ｏｆｆは、オフ時間設定コンデンサＣ_５及びオフ時間設定抵抗Ｒ_１２による時定数に応じて適切な値に設定することが可能である。

１００：漏電遮断器
１０１：電源側端子
１０２：負荷側端子
１０３：給電回路
１０４：開閉接点
１０５：零相変流器
１０６：漏電検出回路
１０７：サイリスタ
１０８：瞬断回路
１０９：瞬断スイッチ素子
１１０：電圧検知回路
１１１：時延回路
１１２：引外しコイル
１１３：引外し機構
１１４：引外し装置
１１５：電流制限抵抗
１１６：整流回路
１１７：定電圧回路
１１８：電源コンデンサ
１１９：定電流回路
１２０：ツェナーダイオード
１２１：オフ時間設定回路
Ｆ_１，Ｆ_２：ＦＥＴ
Ｑ_１，Ｑ_２，Ｑ_３，Ｑ_４，Ｑ_５：トランジスタ（バイポーラ型トランジスタ）
ＺＤ_１，ＺＤ_２：ツェナーダイオード
Ｒ_１，Ｒ_２，Ｒ_３，Ｒ_４，Ｒ_５，Ｒ_６，Ｒ_７，Ｒ_８，Ｒ_９，Ｒ_１０，Ｒ_１１，Ｒ_１２：抵抗
Ｃ_１，Ｃ_２，Ｃ_３，Ｃ_４，Ｃ_５：コンデンサ
Ｄ_１，Ｄ_２，Ｄ_３：ダイオード
Ｄ_４：定電流ダイオード

Claims (6)

1. 交流電源に接続された給電回路の漏電を検出する漏電検出回路と、前記給電回路を開閉する開閉接点と、前記漏電検出回路による漏電検出時に出力される駆動信号によってオンする第１のスイッチ素子と、前記第１のスイッチ素子のオン時に前記開閉接点を遮断動作させる引外し装置と、前記漏電検出回路及び前記引外し装置に電源を供給する電源回路と、を備え、
   前記電源回路が、前記給電回路の交流電圧の整流電圧から直流定電圧を生成する定電圧回路と、前記定電圧回路により充電される電源コンデンサと、前記定電圧回路の出力側に接続されて前記漏電検出回路に定電流を供給する定電流回路と、を有する漏電遮断器において、
   前記引外し装置を構成する引外しコイルと前記第１のスイッチ素子とを接続する電路を、前記第１のスイッチ素子がオンしてから一定時間経過後に瞬時遮断する瞬断回路と、
   前記第１のスイッチ素子がオンしてから微小遅延時間後に前記駆動信号を強制的にオフし、前記第１のスイッチ素子が前記瞬断回路の瞬断時間を超える設定時間にわたってオフ状態を維持するように前記漏電検出回路の動作を休止させるオフ時間設定回路と、
   を備えたことを特徴とする漏電遮断器。
2. 請求項１に記載した漏電遮断器において、
   前記瞬断回路は、
   前記引外しコイルと前記第１のスイッチ素子との間に接続される第２のスイッチ素子と、
   前記引外しコイルと前記第２のスイッチ素子との接続点の電圧を検知する電圧検知回路と、
   前記第１のスイッチ素子のオンにより前記電圧検知回路が電圧低下を検知した時点から前記一定時間経過後に、前記第２のスイッチ素子をオフさせる時延回路と、
   を備えたことを特徴とする漏電遮断器。
3. 請求項２に記載した漏電遮断器において、
   前記第１のスイッチ素子を、前記漏電検出信号がゲートに入力されるサイリスタにより構成すると共に、前記第２のスイッチ素子を常時オン状態にある半導体スイッチング素子により構成し、
   前記時延回路を動作させる前記一定時間を、前記引外しコイルと前記第２のスイッチ素子との接続点の電圧低下に起因して放電するコンデンサ及び抵抗による時定数に基づいて設定したことを特徴とする漏電遮断器。
4. 請求項１〜３の何れか１項に記載した漏電遮断器において、
   前記オフ時間設定回路は、
   前記引外しコイルと前記第１のスイッチ素子との接続点の電圧が所定値まで低下した時にオンする第３のスイッチ素子と、前記第３のスイッチ素子のオンにより充電されるオフ時間設定コンデンサと、前記オフ時間設定コンデンサの電圧がオフ時間設定抵抗を介して制御端子に印加されることによりオンして前記漏電検出回路の動作を休止させる第４のスイッチ素子と、を備え、
   前記オフ時間設定コンデンサ及び前記オフ時間設定抵抗による時定数に基づいて、前記漏電検出回路の動作休止時間を設定することを特徴とする漏電遮断器。
5. 請求項１〜４の何れか１項に記載した漏電遮断器において、
   前記定電圧回路は、
   前記給電回路に接続した整流回路の直流出力端子間に接続されたフィルタ用コンデンサと、
   前記フィルタ用コンデンサの正側端子と前記電源コンデンサの正側端子との間に入出力電極が順次接続された電界効果トランジスタと、
   前記電界効果トランジスタの制御電極と前記フィルタ用コンデンサ及び前記電源コンデンサの共通の負側端子との間に、カソードを前記制御電極側に向けて接続されたツェナーダイオードと、
   を有することを特徴とする漏電遮断器。
6. 請求項５に記載した漏電遮断器において、
   前記給電回路と前記整流回路の入力側との間に接続された電流制限抵抗を備え、
   前記電流制限抵抗と前記フィルタ用コンデンサとにより、サージ電圧吸収用のフィルタ回路を構成したことを特徴とする漏電遮断器。

Images