JP6566261B2 - 漏電遮断器 - Google Patents
漏電遮断器 Download PDFInfo
- Publication number
- JP6566261B2 JP6566261B2 JP2016003996A JP2016003996A JP6566261B2 JP 6566261 B2 JP6566261 B2 JP 6566261B2 JP 2016003996 A JP2016003996 A JP 2016003996A JP 2016003996 A JP2016003996 A JP 2016003996A JP 6566261 B2 JP6566261 B2 JP 6566261B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- time
- switch element
- leakage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims description 96
- 238000001514 detection method Methods 0.000 claims description 76
- 230000000670 limiting effect Effects 0.000 claims description 16
- 230000005669 field effect Effects 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 13
- 230000002441 reversible effect Effects 0.000 description 13
- 238000007796 conventional method Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000002829 reductive effect Effects 0.000 description 3
- 238000004904 shortening Methods 0.000 description 3
- 230000005281 excited state Effects 0.000 description 2
- 241001089723 Metaphycus omega Species 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000000284 resting effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Breakers (AREA)
Description
図6において、漏電遮断器1は、電源側端子2に接続されて交流電源を負荷側に給電する開閉接点8を内蔵し、負荷側端子3に接続される電動機等の負荷回路を含む給電回路の漏電を監視し、漏電検出時に給電回路を遮断して各種の機器や回路を保護する機器である。
そこで、漏電遮断器の使用電圧範囲を広くする方法として、例えば特許文献1に記載された従来技術が知られている。
図7において、9は電源側端子、10は負荷側端子、11は給電回路、12は開閉接点、13は零相変流器、14は増幅器15を備えた漏電検出回路、16は、引外しコイル17とサイリスタ18との直列回路からなる引外し装置、19は電流制限抵抗、20は整流回路、21は定電流ダイオード、22はツェナーダイオード(定電圧ダイオード)、23は電源コンデンサである。
図8は、この漏電遮断器の構成図であり、24は、交流の給電回路(図示せず)に接続される整流回路、25は、トランジスタ26,27及びツェナーダイオード28等からなる定電流回路、29は、引外しコイル30,サイリスタ31及び引外し機構32からなる引外し装置、33は給電回路に取り付けられる零相変流器、34はツェナーダイオード、35は漏電検出回路である。
この従来技術では、図7における定電流ダイオード21及びツェナーダイオード22の直並列回路の代わりに、給電回路の広範囲の電圧から定電流を安定的に供給可能な定電流回路25を用いることにより、使用電圧範囲を拡大している。
図9は、この漏電遮断器の構成図であり、36は電源側端子、37は負荷側端子、38は給電回路、39は開閉接点、40は零相変流器、41は電流制限抵抗、42は整流回路、43は、トランジスタ44,抵抗44R及びツェナーダイオード45を備えた定電圧回路、46は電源コンデンサ、47は過電圧保護回路、48は増幅器49等を有する漏電検出回路、50は、引外しコイル51とサイリスタ52とが直列接続された引外し装置、53は定電流回路である。
これにより、電源コンデンサ46の充電時間を短縮してトリップ可能に至るまでの時間を短縮しつつ、連続使用時の消費電流を必要最小限に抑制している。
しかしながら、前述したように、特許文献1,2に記載された従来技術では、小さい定電流値に起因して電源コンデンサの充電時間が長期化するため、漏電投入動作時間は100[ms]前後にするのが限界であった。
バイポーラ型トランジスタは電流動作形であるため、使用電圧範囲で常に適正なベース電流が供給されるように、図9における抵抗44Rの抵抗値を設定しておく必要がある。この場合、使用電圧範囲を低くして抵抗値を設定すると、高い電圧範囲ではその電圧値に応じて抵抗44Rを流れる電流値が増大し、その結果、電力損失も増大する。このため、特許文献3の従来技術では、特許文献1,2の従来技術に比べて使用電圧範囲を広くすることが難しいという問題があった。
しかし、漏電遮断器の使用方法として、まれに電源側端子36と負荷側端子37とを逆に接続して使用する状態(電源逆接続状態)がある。このような使用状態では、漏電検出時に開閉接点39が開状態になっても、漏電遮断器の内部回路には電源が印加されたままとなる。
このため、図9に示すように、定電圧回路43を経た電圧が印加される引外しコイル51をサイリスタ52にて駆動する回路では、電源逆接続状態で漏電を検出して一旦、トリップ動作すると、漏電検出信号がなくなっても引外しコイル51は常に励磁された状態となり、リセットできなくなるという問題があった。また、引外しコイル51が常に励磁状態であると、引外しコイル51や回路の焼損を引き起こすという問題もあった。
交流電源に接続された給電回路の漏電を検出する漏電検出回路と、前記給電回路を開閉する開閉接点と、前記漏電検出回路による漏電検出時に出力される駆動信号によってオンする第1のスイッチ素子と、前記第1のスイッチ素子のオン時に前記開閉接点を遮断動作させる引外し装置と、前記漏電検出回路及び前記引外し装置に電源を供給する電源回路と、を備え、
前記電源回路が、前記給電回路の交流電圧の整流電圧から直流定電圧を生成する定電圧回路と、前記定電圧回路により充電される電源コンデンサと、前記定電圧回路の出力側に接続されて前記漏電検出回路に定電流を供給する定電流回路と、を有する漏電遮断器において、
前記引外し装置を構成する引外しコイルと前記第1のスイッチ素子とを接続する電路を、前記第1のスイッチ素子がオンしてから一定時間経過後に瞬時遮断する瞬断回路と、
前記第1のスイッチ素子がオンしてから微小遅延時間後に前記駆動信号を強制的にオフし、前記第1のスイッチ素子が前記瞬断回路の瞬断時間を超える設定時間にわたりオフ状態を維持するように前記漏電検出回路の動作を休止させるオフ時間設定回路と、を備えたものである。
前記瞬断回路は、
前記引外しコイルと前記第1のスイッチ素子との間に接続される第2のスイッチ素子と、前記引外しコイルと前記第2のスイッチ素子との接続点の電圧を検知する電圧検知回路と、前記第1のスイッチ素子のオンにより前記電圧検知回路が電圧低下を検知した時点から前記一定時間経過後に、前記第2のスイッチ素子をオフさせる時延回路と、を備えたものである。
前記第1のスイッチ素子を、前記漏電検出信号がゲートに入力されるサイリスタにより構成すると共に、前記第2のスイッチ素子を常時オン状態にある半導体スイッチング素子により構成し、
前記時延回路を動作させる前記一定時間を、前記引外しコイルと前記第2のスイッチ素子との接続点の電圧低下に起因して放電するコンデンサ及び抵抗による時定数に基づいて設定したものである。
前記オフ時間設定回路は、
前記引外しコイルと前記第1のスイッチ素子との接続点の電圧が所定値まで低下した時にオンする第3のスイッチ素子と、前記第3のスイッチ素子のオンにより充電されるオフ時間設定コンデンサと、前記オフ時間設定コンデンサの電圧がオフ時間設定抵抗を介して制御端子に印加されることによりオンして前記漏電検出回路の動作を休止させる第4のスイッチ素子と、を備え、前記オフ時間設定コンデンサ及び前記オフ時間設定抵抗による時定数に基づいて、前記漏電検出回路の動作休止時間を設定するものである。
前記定電圧回路は、
前記給電回路に接続した整流回路の直流出力端子間に接続されたフィルタ用コンデンサと、前記フィルタ用コンデンサの正側端子と前記電源コンデンサの正側端子との間に入出力電極が順次接続された電界効果トランジスタと、前記電界効果トランジスタの制御電極と前記フィルタ用コンデンサ及び前記電源コンデンサの共通の負側端子との間に、カソードを前記制御電極側に向けて接続されたツェナーダイオードと、を有するものである。
前記給電回路と前記整流回路の入力側との間に接続された電流制限抵抗を備え、
前記電流制限抵抗と前記フィルタ用コンデンサとにより、サージ電圧吸収用のフィルタ回路を構成したものである。
すなわち、後述する図3に示すように、トランジスタQ3(請求項における第2のスイッチ素子)のベース・エミッタ間に抵抗R9を接続し、トランジスタQ3のエミッタをサイリスタ107(請求項における第1のスイッチ素子)のアノードに接続すると共にそのカソードを電源コンデンサ118の負側端子に接続する。また、トランジスタQ3のコレクタを引外しコイル112の一端とダイオードD2のアノードとに接続し、引外しコイル112の他端を電源コンデンサ118の正側端子に接続する。更に、ダイオードD2のカソードを抵抗R7,R8の直列回路を介して前記負側端子に接続し、抵抗R8の両端にコンデンサC3を接続する。
抵抗R7,R8同士の接続点にFET F2のゲートを接続し、そのドレインを、一端が前記正側端子に接続された抵抗R3の他端に接続し、この抵抗R3と前記負側端子との間に抵抗R4,R5を直列に接続すると共に、抵抗R5に並列にコンデンサC2を接続する。また、FET F2のソースを前記負側端子に接続する。
更に、抵抗R4,R5同士の接続点をトランジスタQ2のベースに接続し、そのコレクタを、抵抗R6を介して前記正側端子に接続すると共にトランジスタQ3のベースに接続し、トランジスタQ2のエミッタを前記負側端子に接続するものである。
すなわち、図3に示すように、整流回路116の正側出力端子と負側出力端子との間にフィルタ用のコンデンサC1を接続し、前記正側出力端子にFET F1のドレインを接続すると共に、ドレイン・ゲート間に抵抗R1を接続する。また、FET F1のゲートをツェナーダイオードZD1のカソードに接続し、そのアノードを前記負側出力端子に接続する。
更に、FET F1のソースを、抵抗R2を介して電源コンデンサ118の正側端子に接続し、かつ、FET F1のソースをトランジスタQ1のゲートに接続する。また、トランジスタQ1のコレクタをFET F1のゲートに接続し、トランジスタQ1のエミッタを電源コンデンサ118の正側端子に接続する。
すなわち、図3に示すように、引外しコイル112の両端に抵抗R10,R11を直列接続し、抵抗R10に並列にコンデンサC4を接続する。また、トランジスタQ4(請求項における第3のスイッチ素子)のベース・エミッタを抵抗R10の両端にそれぞれ接続し、トランジスタQ4のコレクタと電源コンデンサ118の負側端子との間に、ダイオードD3とオフ時間設定コンデンサC5とを直列に接続する。更に、ダイオードD3とオフ時間設定コンデンサC5との接続点を、オフ時間設定抵抗R12を介してトランジスタQ5(請求項における第4のスイッチ素子)のベースに接続し、そのコレクタを、ツェナーダイオード120を介して漏電検出回路106の電源入力端子に接続すると共に、トランジスタQ5のエミッタを電源コンデンサ118の負側端子に接続する。
また、定電圧制御素子として電界効果トランジスタを使用すれば、給電回路の電圧範囲を広くして汎用性を高めることができる。更に、整流回路の両端に接続されたフィルタ用コンデンサと電流制限抵抗とによってフィルタ回路を構成することにより、給電回路に侵入するスパイク状のサージ電圧を吸収することも可能である。
加えて、引外し装置を構成する引外しコイルと漏電検出信号によりオンする第1のスイッチ素子との間に瞬断回路を設けると共に、引外しコイルと瞬断スイッチ素子との接続点の電圧を監視して、所定の設定時間だけ第1のスイッチ素子を強制的にオフ状態とするように漏電検出回路106の動作を休止させるオフ時間設定回路を設けることにより、電源逆接続状態で使用した場合でも、引外しコイルが励磁され続けるのを防止して安全性を高めることができる。
図1において、電源側端子101と負荷側端子102との間の給電回路103には、開閉接点104及び零相変流器105が設けられている。零相変流器105の二次側は漏電検出回路106に接続され、この漏電検出回路106は、給電回路103に発生する零相電圧(零相電流)に基づいて負荷側の漏電を検出すると漏電検出信号を生成し、この漏電検出信号に基づいて第1のスイッチ素子としてのサイリスタ107のゲート信号を生成する。
すなわち、サイリスタ107のアノードと引外しコイル112との間には、通常時はオン状態である第2のスイッチ素子としての瞬断スイッチ素子109が接続されている。また、電源コンデンサ118の両端には電圧検知回路110が接続されており、引外しコイル112と瞬断スイッチ素子109との接続点の電圧が所定値以下になると電圧検知回路110が検知信号を出力し、この検知信号が時延回路111に入力される。時延回路111は、検知信号が入力されてから一定時間経過後に瞬断スイッチ素子109を瞬時、オフさせるように動作する。
引外しコイル112は、電源コンデンサ118に蓄積されたエネルギーにより動作するものであり、例えば、特開平10−255638号公報や特開2008−112691号公報等に記載されているような磁気保持形引外しコイルを使用することが望ましい。
オフ時間設定回路121は、サイリスタ107がオン状態になったことを検出すると、時刻t1から微小遅延時間Δt後にサイリスタ107のゲート信号を強制的にオフするための信号を漏電検出回路106に向けて出力する。サイリスタ107は、一旦オンすると保持電流以下にならないとオフしないため、ゲート信号がオフになってもオン状態を維持する。なお、Δtは、サイリスタ107が完全にオンになってからサイリスタ107のゲート信号をオフにするための微小遅延時間であり、数百[μsec]程度の時間である。
オフ時間設定回路121の出力は、設定時間Tsを経過した後にオフとなり、漏電検出回路106によるサイリスタ107のゲート信号をオフさせる信号を解除する。
ここで、時点t3以降は瞬断スイッチ素子109がオン状態に復帰するが、その時点ではサイリスタ107は既にオフしているため、引外しコイル112が励磁され続けることはない。
この場合、サイリスタ107は、瞬断スイッチ素子109の動作に伴って一定時間Tdだけオンした後に、時間Toffにわたってオフ状態を維持する。これにより、引外しコイル112の励磁は停止する。
すなわち、この実施形態によれば、電源逆接続状態で使用している時に漏電を検出した場合には、「一旦、トリップ動作した後に漏電検出信号がなくなっても引外しコイル112が励磁され続ける」状態になるのを防止することができる。
すなわち、サイリスタ107は、時延回路111により設定された時間Tdだけオンし、オフ時間設定回路121の設定時間Tsによって決まる時間Toffだけオフする動作を繰り返すことになる。ここで、引外しコイル112を励磁するデューティは、Td/(Td+Toff)であり、オフ時間設定回路121による設定時間Tsを長くすれば時間Toffも長くなって上記のデューティを小さい値にすることができるため、引外しコイル112の平均的な電力損失を小さく抑えることができる。
例えば、電源逆接続状態で漏電テストを行う場合には、漏電検出信号が図2(b)のように長時間、出力されることになるが、本実施形態によれば、このような場合にも電力損失を低減して回路や引外しコイル112の焼損を防止することができる。
以下、この回路の構成を説明する。
FETは電圧制御形であるため、ドレイン・ゲート間の抵抗R1には、数百[kΩ]〜数[MΩ]というように極めて大きな抵抗値の素子を使用することができる。これにより、特許文献3のように定電圧制御素子にバイポーラ型トランジスタを用いた従来技術と比較すると、広い電圧範囲にわたり消費電流を低減することができる。
すなわち、この例では、Is=Vbe/R2以上の電流が以降の回路に流れないように制限し、漏電検出回路106等をサージ電流から保護している。FET F1と抵抗R2との直列回路に並列接続されたダイオードD1は、サージ電圧からFET F1を保護するものであり、FETによってはドレイン・ソース間に内蔵されているものもある。
図4に示すように、交流電源を投入すると、電流制限抵抗115により制限された比較的大きな電流Iinが流れ、電源コンデンサ118が充電される。電源コンデンサ118の充電が完了して電圧Vcが所定値に達すると、電流Iinは、定電流ダイオードD4により規定された電流値にほぼ等しくなる。このため、電源投入時における電源コンデンサ118の充電時間を短くして漏電投入動作時間を短縮することができる。
なお、図3において、図1の時延回路111に相当する部分は、ダイオードD2、抵抗R7,R8、コンデンサC3及びFET F2からなる第一次時延回路と、抵抗R3,R4,R5、コンデンサC2及びトランジスタQ2からなる第二次時延回路と、から構成されている。また、図1の電圧検知回路110に相当する部分は、上記の第一次時延回路を構成する素子によって兼用している。
ここで、トランジスタQ4は請求項における第3のスイッチ素子、トランジスタQ5は第4のスイッチ素子に相当し、また、C5はオフ時間設定コンデンサ、R12はオフ時間設定抵抗に相当する。
通常の使用状態で漏電が発生していない場合、サイリスタ107はオフしている。このため、引外しコイル112とトランジスタQ3のコレクタとの接続点の電圧V1は、定電圧回路117から出力される定電圧Vcにほぼ等しくなっている。よって、FET F2のゲート電圧V2は、V2=(Vc−Vf)×R8/(R7+R8)である。ここで、VfはダイオードD2の順方向電圧降下である。
従って、コンデンサC3の電荷が抵抗R8を通して放電するため、FET F2のゲート電圧V2は時定数R8×C3に従って低下する。ダイオードD2は、コンデンサC3の電荷がトランジスタQ3を通って放電するのを防止するためのものである。
コンデンサC2の電圧V4がトランジスタQ2のベース・エミッタ間電圧に到達すると、トランジスタQ2がオンし、トランジスタQ3のベースバイアス電圧を0[V]にするので、トランジスタQ3がオフする。
トランジスタQ3がオフになった時には漏電検出回路106は休止状態にあり、サイリスタ107へのゲート信号は出力されない状態となっている。このため、トランジスタQ3がオフすると、サイリスタ107に流れる電流Ioは保持電流以下になり、自己保持が解けてサイリスタ107がオフする。
トランジスタQ4がオンすると、ダイオードD3を介して電流が流れ、コンデンサC5は電圧がほぼVcになるまで急速に充電される。これにより、トランジスタQ5のベースには抵抗R12を介して電流が流れるため、トランジスタQ5がオンする。
この電圧Vpが、漏電検出回路106の動作可能な電圧に達すると、漏電が発生しているか否かを再度検出し、漏電が発生している場合にはサイリスタ107のゲート信号を再度、オンにする。以後、漏電が引き続き発生している場合には、同様の動作を繰り返す。
すなわち、電源逆接続状態で漏電を検出すると、サイリスタ107はオン,オフを繰り返すこととなり、漏電が解消すればサイリスタ107は必ずオフとなるので、引外しコイル112が励磁され続ける状態になることはない。
従って、漏電検出信号の常時発生時に引外しコイル112をオフとしておく時間Toffは、オフ時間設定コンデンサC5及びオフ時間設定抵抗R12による時定数に応じて適切な値に設定することが可能である。
101:電源側端子
102:負荷側端子
103:給電回路
104:開閉接点
105:零相変流器
106:漏電検出回路
107:サイリスタ
108:瞬断回路
109:瞬断スイッチ素子
110:電圧検知回路
111:時延回路
112:引外しコイル
113:引外し機構
114:引外し装置
115:電流制限抵抗
116:整流回路
117:定電圧回路
118:電源コンデンサ
119:定電流回路
120:ツェナーダイオード
121:オフ時間設定回路
F1,F2:FET
Q1,Q2,Q3,Q4,Q5:トランジスタ(バイポーラ型トランジスタ)
ZD1,ZD2:ツェナーダイオード
R1,R2,R3,R4,R5,R6,R7,R8,R9,R10,R11,R12:抵抗
C1,C2,C3,C4,C5:コンデンサ
D1,D2,D3:ダイオード
D4:定電流ダイオード
Claims (6)
- 交流電源に接続された給電回路の漏電を検出する漏電検出回路と、前記給電回路を開閉する開閉接点と、前記漏電検出回路による漏電検出時に出力される駆動信号によってオンする第1のスイッチ素子と、前記第1のスイッチ素子のオン時に前記開閉接点を遮断動作させる引外し装置と、前記漏電検出回路及び前記引外し装置に電源を供給する電源回路と、を備え、
前記電源回路が、前記給電回路の交流電圧の整流電圧から直流定電圧を生成する定電圧回路と、前記定電圧回路により充電される電源コンデンサと、前記定電圧回路の出力側に接続されて前記漏電検出回路に定電流を供給する定電流回路と、を有する漏電遮断器において、
前記引外し装置を構成する引外しコイルと前記第1のスイッチ素子とを接続する電路を、前記第1のスイッチ素子がオンしてから一定時間経過後に瞬時遮断する瞬断回路と、
前記第1のスイッチ素子がオンしてから微小遅延時間後に前記駆動信号を強制的にオフし、前記第1のスイッチ素子が前記瞬断回路の瞬断時間を超える設定時間にわたってオフ状態を維持するように前記漏電検出回路の動作を休止させるオフ時間設定回路と、
を備えたことを特徴とする漏電遮断器。 - 請求項1に記載した漏電遮断器において、
前記瞬断回路は、
前記引外しコイルと前記第1のスイッチ素子との間に接続される第2のスイッチ素子と、
前記引外しコイルと前記第2のスイッチ素子との接続点の電圧を検知する電圧検知回路と、
前記第1のスイッチ素子のオンにより前記電圧検知回路が電圧低下を検知した時点から前記一定時間経過後に、前記第2のスイッチ素子をオフさせる時延回路と、
を備えたことを特徴とする漏電遮断器。 - 請求項2に記載した漏電遮断器において、
前記第1のスイッチ素子を、前記漏電検出信号がゲートに入力されるサイリスタにより構成すると共に、前記第2のスイッチ素子を常時オン状態にある半導体スイッチング素子により構成し、
前記時延回路を動作させる前記一定時間を、前記引外しコイルと前記第2のスイッチ素子との接続点の電圧低下に起因して放電するコンデンサ及び抵抗による時定数に基づいて設定したことを特徴とする漏電遮断器。 - 請求項1〜3の何れか1項に記載した漏電遮断器において、
前記オフ時間設定回路は、
前記引外しコイルと前記第1のスイッチ素子との接続点の電圧が所定値まで低下した時にオンする第3のスイッチ素子と、前記第3のスイッチ素子のオンにより充電されるオフ時間設定コンデンサと、前記オフ時間設定コンデンサの電圧がオフ時間設定抵抗を介して制御端子に印加されることによりオンして前記漏電検出回路の動作を休止させる第4のスイッチ素子と、を備え、
前記オフ時間設定コンデンサ及び前記オフ時間設定抵抗による時定数に基づいて、前記漏電検出回路の動作休止時間を設定することを特徴とする漏電遮断器。 - 請求項1〜4の何れか1項に記載した漏電遮断器において、
前記定電圧回路は、
前記給電回路に接続した整流回路の直流出力端子間に接続されたフィルタ用コンデンサと、
前記フィルタ用コンデンサの正側端子と前記電源コンデンサの正側端子との間に入出力電極が順次接続された電界効果トランジスタと、
前記電界効果トランジスタの制御電極と前記フィルタ用コンデンサ及び前記電源コンデンサの共通の負側端子との間に、カソードを前記制御電極側に向けて接続されたツェナーダイオードと、
を有することを特徴とする漏電遮断器。 - 請求項5に記載した漏電遮断器において、
前記給電回路と前記整流回路の入力側との間に接続された電流制限抵抗を備え、
前記電流制限抵抗と前記フィルタ用コンデンサとにより、サージ電圧吸収用のフィルタ回路を構成したことを特徴とする漏電遮断器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016003996A JP6566261B2 (ja) | 2016-01-13 | 2016-01-13 | 漏電遮断器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016003996A JP6566261B2 (ja) | 2016-01-13 | 2016-01-13 | 漏電遮断器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017126438A JP2017126438A (ja) | 2017-07-20 |
JP6566261B2 true JP6566261B2 (ja) | 2019-08-28 |
Family
ID=59364351
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016003996A Active JP6566261B2 (ja) | 2016-01-13 | 2016-01-13 | 漏電遮断器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6566261B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110047701A (zh) * | 2019-04-12 | 2019-07-23 | 贵州天义技术有限公司 | 一种磁保持接触器线圈智能换向装置 |
-
2016
- 2016-01-13 JP JP2016003996A patent/JP6566261B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017126438A (ja) | 2017-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10756634B2 (en) | Systems and methods for protecting power conversion systems under open and/or short circuit conditions | |
US7420355B2 (en) | DC-DC converter with over-voltage protection | |
US7924536B2 (en) | Short protection device for alternator | |
US9698654B2 (en) | Soft shutdown for isolated drivers | |
JP6268485B2 (ja) | 漏電遮断器 | |
JP5742681B2 (ja) | 半導体素子の試験装置及びその試験方法 | |
US10205313B2 (en) | Two-transistor devices for protecting circuits from sustained overcurrent | |
US7199589B2 (en) | Method for controlling a switching converter and control device for a switching converter | |
US7548402B2 (en) | High voltage pulse generating circuit | |
JP5163473B2 (ja) | 漏電遮断器 | |
CN112534668B (zh) | 升压转换器短路保护 | |
CN214900648U (zh) | 一种电源管理芯片及开关电源管理系统 | |
JP2011135665A (ja) | 保護装置 | |
CN105098705B (zh) | 一种漏电保护器 | |
JP6685465B2 (ja) | 電子式回路遮断器 | |
JP6566261B2 (ja) | 漏電遮断器 | |
JP3453718B2 (ja) | 電流の遮断装置 | |
WO2012082106A1 (en) | Method of forming a low power dissipation regulator and structure therefor | |
JP2000037073A (ja) | Dc/dcコンバータ装置 | |
JP2010074928A (ja) | インバータ装置 | |
JP2014048223A (ja) | 半導体素子試験装置 | |
JPH1014246A (ja) | 突入電流防止回路 | |
EP3993264A1 (en) | Switch controller, device and method with overcurrent protection | |
US20230361676A1 (en) | Detecting failure for multi-rail supply protection | |
JP2687068B2 (ja) | ビーム電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20180914 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190624 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190704 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190717 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6566261 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |