JP2693566B2 - パルス発生装置 - Google Patents
パルス発生装置Info
- Publication number
- JP2693566B2 JP2693566B2 JP1091728A JP9172889A JP2693566B2 JP 2693566 B2 JP2693566 B2 JP 2693566B2 JP 1091728 A JP1091728 A JP 1091728A JP 9172889 A JP9172889 A JP 9172889A JP 2693566 B2 JP2693566 B2 JP 2693566B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- voltage
- pulse generator
- capacitor
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Generation Of Surge Voltage And Current (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は高電圧のパルス発生装置に係り、特にパルス
の幅狭化が可能で、かつ高繰り返し化、大電力化、長寿
命化、高信頼化が可能なパルス発生装置に関する。
の幅狭化が可能で、かつ高繰り返し化、大電力化、長寿
命化、高信頼化が可能なパルス発生装置に関する。
パルスレーザ等の電源として、パルス幅の狭い高電圧
のパルスを発生するパルス発生装置が用いられる。この
種のパルス発生装置としては、高電圧に充電されたコン
デンサの電荷をスイッチの導通動作によって放電するこ
とが行われ、この時に発生するパルスをパルスレーザ等
の負荷に供給する。スイッチとしては主にサイラトロン
が用いられているが、パルスの高繰り返し化の要求に伴
うスイッチの寿命および信頼性の問題からサイリスタま
たはゲートターンオフサイリスタを用いていることも行
われる。
のパルスを発生するパルス発生装置が用いられる。この
種のパルス発生装置としては、高電圧に充電されたコン
デンサの電荷をスイッチの導通動作によって放電するこ
とが行われ、この時に発生するパルスをパルスレーザ等
の負荷に供給する。スイッチとしては主にサイラトロン
が用いられているが、パルスの高繰り返し化の要求に伴
うスイッチの寿命および信頼性の問題からサイリスタま
たはゲートターンオフサイリスタを用いていることも行
われる。
第５図は、サイリスタを用いた従来のパルス発生装置
の要部構成の一例を示すものであり、１は直流電源、２
はサイリスタによるスイッチ12,ダイオード13,昇圧トラ
ンス5,およびコンデンサ４−5,4−６から成るパルス発
生装置、６は例えばパルスレーザ等の放電負荷である。
の要部構成の一例を示すものであり、１は直流電源、２
はサイリスタによるスイッチ12,ダイオード13,昇圧トラ
ンス5,およびコンデンサ４−5,4−６から成るパルス発
生装置、６は例えばパルスレーザ等の放電負荷である。
すなわち、直流電源１によって所定電圧に充電された
コンデンサ４−５の電荷は、サイリスタスイッチ12の導
通動作によって形成される。コンデンサ４−5,パルス昇
圧トランス５の一次二次間のもれインダクタンスと回路
インダクタンスを合わせたインダクタンス，およびコン
デンサ４−６から成るＬ−Ｃ共振回路によって放電する
とともに、コンデンサ４−６を充電し、放電負荷６にパ
ルス電圧を印加する。昇圧トランス５の巻数比は、放電
負荷６に加えられるパルス電圧が一般には数十kVとなる
よう決定される。
コンデンサ４−５の電荷は、サイリスタスイッチ12の導
通動作によって形成される。コンデンサ４−5,パルス昇
圧トランス５の一次二次間のもれインダクタンスと回路
インダクタンスを合わせたインダクタンス，およびコン
デンサ４−６から成るＬ−Ｃ共振回路によって放電する
とともに、コンデンサ４−６を充電し、放電負荷６にパ
ルス電圧を印加する。昇圧トランス５の巻数比は、放電
負荷６に加えられるパルス電圧が一般には数十kVとなる
よう決定される。
しかしながら、放電負荷６で必要とするパルス電圧の
立上り時間は、長いものでも数μｓであるのに対し、サ
イリスタをスイッチとして用いた従来のパルス発生装置
で発生可能な立上り時間としては、数十μｓが実用的な
限界であった。これは、サイリスタの導通がゲート近傍
のごく小さい面積で開始され、時間の経過とともに横方
向（素子のペレット厚み方向に対して直角方向）に導通
領域が拡大していくという本質的な動作形態のために、
導通初期のゲート近傍での損失集中のために破壊が生じ
やすく、これを防止するために電流の上昇率を制限する
必要があるためである。
立上り時間は、長いものでも数μｓであるのに対し、サ
イリスタをスイッチとして用いた従来のパルス発生装置
で発生可能な立上り時間としては、数十μｓが実用的な
限界であった。これは、サイリスタの導通がゲート近傍
のごく小さい面積で開始され、時間の経過とともに横方
向（素子のペレット厚み方向に対して直角方向）に導通
領域が拡大していくという本質的な動作形態のために、
導通初期のゲート近傍での損失集中のために破壊が生じ
やすく、これを防止するために電流の上昇率を制限する
必要があるためである。
一般にサイリスタの臨界電流上昇率は100A〜200A/μ
ｓ程度で規格化されているが、連続使用においては、当
然のことながらディレーティングが必要である。特に数
kHzの繰り返し使用においては上記規格値の数分の一に
する必要がある。例えばサイリスタスイッチ12の電流上
昇率の設計値をｒ＝50A/μｓ、直流電源１の電圧Ｅ＝20
00Vとして、サイリスタスイッチ12の導通直前には４−
５はこの値に充電されているものとすると、パルス昇圧
トランス５の一次二次間のもれインダクタンスと回路イ
ンダクタンスを合わせたインダクタンスLC＝E/r＝40μ
Ｈが必要となる。一方繰り返し周波数を1000Hz、放電負
荷６に加える電力を1kWとすると、パルスあたりのエネ
ルギーＪ＝1J（ジュール）である。サイリスタスイッチ
12の導通によって生じるＬ−Ｃ振動動作が理想的で当初
コンデンサ４−５に蓄えられていたエネルギーのすべて
がコンデンサ４−６に移行し、さらに放電負荷６に加え
られたものと仮定すると、コンデンサ４−５の容量およ
びコンデンサ４−６の一次換算容量Ｃ＝2J/E2＝0.5μＦ
となり、 したがって、第５図による従来のパルス発生装置で
は、放電負荷６に出力するパルスエネルギーは1J以下が
実用的な限界であり、サイリスタの電流上昇率を確保し
たまま出力エネルギーを増加させようとするとコンデン
サ４−５および４−６の容量が増大し、これにともなっ
てパルス電圧の立上り時間も増大してしまうという欠点
があった。
ｓ程度で規格化されているが、連続使用においては、当
然のことながらディレーティングが必要である。特に数
kHzの繰り返し使用においては上記規格値の数分の一に
する必要がある。例えばサイリスタスイッチ12の電流上
昇率の設計値をｒ＝50A/μｓ、直流電源１の電圧Ｅ＝20
00Vとして、サイリスタスイッチ12の導通直前には４−
５はこの値に充電されているものとすると、パルス昇圧
トランス５の一次二次間のもれインダクタンスと回路イ
ンダクタンスを合わせたインダクタンスLC＝E/r＝40μ
Ｈが必要となる。一方繰り返し周波数を1000Hz、放電負
荷６に加える電力を1kWとすると、パルスあたりのエネ
ルギーＪ＝1J（ジュール）である。サイリスタスイッチ
12の導通によって生じるＬ−Ｃ振動動作が理想的で当初
コンデンサ４−５に蓄えられていたエネルギーのすべて
がコンデンサ４−６に移行し、さらに放電負荷６に加え
られたものと仮定すると、コンデンサ４−５の容量およ
びコンデンサ４−６の一次換算容量Ｃ＝2J/E2＝0.5μＦ
となり、 したがって、第５図による従来のパルス発生装置で
は、放電負荷６に出力するパルスエネルギーは1J以下が
実用的な限界であり、サイリスタの電流上昇率を確保し
たまま出力エネルギーを増加させようとするとコンデン
サ４−５および４−６の容量が増大し、これにともなっ
てパルス電圧の立上り時間も増大してしまうという欠点
があった。
また、パルス電圧の立上り時間が極めて短い必要性の
あるパルスレーザ（例えば、エキシマレーザ、銅蒸気レ
ーザ等）負荷の場合、パルス発生装置の後段に磁気パル
ス圧縮回路がよく用いられる。磁気パルス圧縮回路は可
飽和リアクトルとコンデンサで構成され、可飽和リアク
トルの不飽和から飽和のインダクタンス変化とＬ−Ｃ共
振を用いてパルス圧縮するものである。前述した短パル
スレーザ負荷の場合、パルス電圧の立上り時間は100ns
以下が必要となる。従来技術では、10μｓの電圧立上り
時間を100nsに圧縮する必要があり、この場合磁気圧縮
回路の圧縮率は1/100となる。この程度の圧縮率を実現
する場合、可飽和リアクトルとコンデンサよりなる磁気
パルス圧縮回路を数段構成とする必要がある。１段目の
磁気パルス圧縮回路では、圧縮後のパルス幅を比較的広
くとることを前提とすれば圧縮率1/10程度が実現できる
が、２段目以後の磁気パルス圧縮回路については可飽和
リアクトルの不飽和時のインダクタンスは可能な限り大
きくし飽和時のインダクタンスは小さくするという相反
した条件が必要なため、実用的には圧縮率を1/5程度に
しか実現できない。このようなことから、1/100の圧縮
率を実現するためには磁気パルス圧縮回路を３段構成以
上にする必要がある。
あるパルスレーザ（例えば、エキシマレーザ、銅蒸気レ
ーザ等）負荷の場合、パルス発生装置の後段に磁気パル
ス圧縮回路がよく用いられる。磁気パルス圧縮回路は可
飽和リアクトルとコンデンサで構成され、可飽和リアク
トルの不飽和から飽和のインダクタンス変化とＬ−Ｃ共
振を用いてパルス圧縮するものである。前述した短パル
スレーザ負荷の場合、パルス電圧の立上り時間は100ns
以下が必要となる。従来技術では、10μｓの電圧立上り
時間を100nsに圧縮する必要があり、この場合磁気圧縮
回路の圧縮率は1/100となる。この程度の圧縮率を実現
する場合、可飽和リアクトルとコンデンサよりなる磁気
パルス圧縮回路を数段構成とする必要がある。１段目の
磁気パルス圧縮回路では、圧縮後のパルス幅を比較的広
くとることを前提とすれば圧縮率1/10程度が実現できる
が、２段目以後の磁気パルス圧縮回路については可飽和
リアクトルの不飽和時のインダクタンスは可能な限り大
きくし飽和時のインダクタンスは小さくするという相反
した条件が必要なため、実用的には圧縮率を1/5程度に
しか実現できない。このようなことから、1/100の圧縮
率を実現するためには磁気パルス圧縮回路を３段構成以
上にする必要がある。
この際、パルス電力の周波数成分が高いことから可飽
和リアクトルの損失がかなり大きくなり、仮に１段構成
での磁気パルス圧縮回路で効率80％程度としても、３段
構成では全体効率50％程度と極端に低いものとなる。ま
た、この用途の可飽和リアクトルは、高価なコバルト系
非晶質金属が用いられることが一般的であり、磁気パル
ス圧縮回路段数が多いほど不経済となる。そして、実動
作においても各段の可飽和リアクトルの飽和タイミング
で回路動作や効率が大きく変化し、その調整は圧縮回路
段数が多いほど複雑となる。
和リアクトルの損失がかなり大きくなり、仮に１段構成
での磁気パルス圧縮回路で効率80％程度としても、３段
構成では全体効率50％程度と極端に低いものとなる。ま
た、この用途の可飽和リアクトルは、高価なコバルト系
非晶質金属が用いられることが一般的であり、磁気パル
ス圧縮回路段数が多いほど不経済となる。そして、実動
作においても各段の可飽和リアクトルの飽和タイミング
で回路動作や効率が大きく変化し、その調整は圧縮回路
段数が多いほど複雑となる。
出力を増加するための周知の方法としては、サイリス
タの直並列接続法が考えられるが、これらは当然のこと
ながら不経済であり複雑となる。加えて、サイリスタに
は５〜10μｓのターンオンのための時間を要し、特に直
列接続においては、この過渡的な期間内にも各サイリス
タの電圧の平衡を十分に保つために数百nFの、いわゆる
スナバコンデンサを必要とするため、これに基づく損失
が大きくなって効率が低下する結果となる。
タの直並列接続法が考えられるが、これらは当然のこと
ながら不経済であり複雑となる。加えて、サイリスタに
は５〜10μｓのターンオンのための時間を要し、特に直
列接続においては、この過渡的な期間内にも各サイリス
タの電圧の平衡を十分に保つために数百nFの、いわゆる
スナバコンデンサを必要とするため、これに基づく損失
が大きくなって効率が低下する結果となる。
本発明は、このような従来のパルス発生装置の欠点を
改善すべくなされたもので、高繰り返し動作が可能で、
長寿命、高信頼性を有し、パルス電圧の立上りが数μｓ
以下で、低損失かつ大容量のパルス発生装置を提供する
ことを目的としている。
改善すべくなされたもので、高繰り返し動作が可能で、
長寿命、高信頼性を有し、パルス電圧の立上りが数μｓ
以下で、低損失かつ大容量のパルス発生装置を提供する
ことを目的としている。
本発明に係るパルス発生装置においては、コンデンサ
電荷放電スイッチとして複数の埋め込みゲート形静電誘
導サイリスタを直列接続した直列接続体、または該直列
接続体を複数並列にした、直並列接続体を使用し、各々
同時にゲートオン信号を入れ一斉に導通状態にすること
が行われる。
電荷放電スイッチとして複数の埋め込みゲート形静電誘
導サイリスタを直列接続した直列接続体、または該直列
接続体を複数並列にした、直並列接続体を使用し、各々
同時にゲートオン信号を入れ一斉に導通状態にすること
が行われる。
埋め込みゲート形静電誘導サイリスタを直並列接続体
にして構成したパルス発生回路においては、その素子特
性により立上りの早い、幅狭なパルス電流を低損失で通
流でき、結果的に立上りの速いパルス電圧を出力するこ
とが可能となる。また、従来サイリスタ等では極めて難
しい技術だった直並列接続についても、埋め込みゲート
形静電誘導サイリスタの動作が極めて速く、耐量も高い
ことから、スナバ回路等を使用することなく容易にで
き、大容量なパルス発生装置を構成することが可能とな
る。
にして構成したパルス発生回路においては、その素子特
性により立上りの早い、幅狭なパルス電流を低損失で通
流でき、結果的に立上りの速いパルス電圧を出力するこ
とが可能となる。また、従来サイリスタ等では極めて難
しい技術だった直並列接続についても、埋め込みゲート
形静電誘導サイリスタの動作が極めて速く、耐量も高い
ことから、スナバ回路等を使用することなく容易にで
き、大容量なパルス発生装置を構成することが可能とな
る。
結果として、高繰り返し、大電力、高信頼性な長寿命
パルス発生装置を構成することが可能となる。
パルス発生装置を構成することが可能となる。
さらに、数十nsの電圧立上り時間が必要なエキシマレ
ーザや銅蒸気レーザ等の負荷にパルスを供給する際、パ
ルス発生装置の後段によく利用される磁気パルス圧縮回
路についても、パルス発生装置の出力パルス幅が短いが
故に圧縮段数の縮小、可飽和リアクトル設計に際しての
利点等が得られる。
ーザや銅蒸気レーザ等の負荷にパルスを供給する際、パ
ルス発生装置の後段によく利用される磁気パルス圧縮回
路についても、パルス発生装置の出力パルス幅が短いが
故に圧縮段数の縮小、可飽和リアクトル設計に際しての
利点等が得られる。
以下図面により本発明の実施例について説明する。第
１図は本発明に係わるパルス発生装置の電気回路図であ
る。第１図の装置構成は、所定の電圧にコンデンサを充
電するための直流電源１、２は埋め込みゲート形静電誘
導サイリスタの直並列接続体３（ここでは、４直列２並
列の例を示す）、エネルギー充放電用コンデンサ４−
１、パルス昇圧用トランス５、および該パルス昇圧トラ
ンスの二次側に接続されたコンデンサ４−２から成るパ
ルス発生装置であり、出力には負荷として例えばパルス
レーザ等の放電負荷６が接続されている。また、埋め込
みゲート形静電誘導サイリスタの直並列接続体３につい
ては、埋め込みゲート形静電誘導サイリスタ７−１〜
８、電流バランス用リアクトル８−1,8−２、定常バラ
ンス用分圧抵抗９−１〜８、逆電圧阻止用の直列ダイオ
ード10−1,10−２から構成され、一般に利用される抵抗
とコンデンサによるスナバ回路等は用いていない。
１図は本発明に係わるパルス発生装置の電気回路図であ
る。第１図の装置構成は、所定の電圧にコンデンサを充
電するための直流電源１、２は埋め込みゲート形静電誘
導サイリスタの直並列接続体３（ここでは、４直列２並
列の例を示す）、エネルギー充放電用コンデンサ４−
１、パルス昇圧用トランス５、および該パルス昇圧トラ
ンスの二次側に接続されたコンデンサ４−２から成るパ
ルス発生装置であり、出力には負荷として例えばパルス
レーザ等の放電負荷６が接続されている。また、埋め込
みゲート形静電誘導サイリスタの直並列接続体３につい
ては、埋め込みゲート形静電誘導サイリスタ７−１〜
８、電流バランス用リアクトル８−1,8−２、定常バラ
ンス用分圧抵抗９−１〜８、逆電圧阻止用の直列ダイオ
ード10−1,10−２から構成され、一般に利用される抵抗
とコンデンサによるスナバ回路等は用いていない。
ここで、まず埋め込みゲート形静電誘導体サイリスタ
について第２図および第３図を参照して説明する。第２
図は、埋め込みゲート形静電誘導サイリスタの基本構造
断面図である。同図の通り、P+nn+ダイオード中ｎ層内
にｐ形半導体（ゲート）を多数埋め込んだ構造となって
おり、各ｐゲート間にはさまれた、ｎ厚部分をチャネル
といい、このチャネルが多数形成されていて、これが主
電流通路となる。基本的には、ゲートカソード間にゲー
ト側が負となるようなバイアスを印加すると不導通状態
となり、それを取り去ると導通状態となるいわゆるノー
マリオンの半導体素子である。
について第２図および第３図を参照して説明する。第２
図は、埋め込みゲート形静電誘導サイリスタの基本構造
断面図である。同図の通り、P+nn+ダイオード中ｎ層内
にｐ形半導体（ゲート）を多数埋め込んだ構造となって
おり、各ｐゲート間にはさまれた、ｎ厚部分をチャネル
といい、このチャネルが多数形成されていて、これが主
電流通路となる。基本的には、ゲートカソード間にゲー
ト側が負となるようなバイアスを印加すると不導通状態
となり、それを取り去ると導通状態となるいわゆるノー
マリオンの半導体素子である。
一般に静電誘導サイリスタにおいては、チャネル幅
（ｐゲート間の領域）を大きくすると電圧利得が下がる
がターンオン速度が速くなることが知られている。他構
造の静電誘導サイリスタでは、ゲート−カソード間の耐
圧を高くできないため、チャネル幅を大きくすると耐電
圧が下がってしまう。しかし、埋め込みゲート形静電誘
導サイリスタは本質的にゲート−カソード間の耐圧を高
くできるので、ゲート−カソード間の電圧を大きくする
ことで耐電圧を保ち、チャネル幅を広げてターンオン特
性を改善することが可能である。第３図にターンオン時
の電圧電流波形を示すが、ターンオン過渡電圧は同図の
ようになり点弧初期の電圧瞬時低下ΔＶは、チャネル幅
を広げるとともに大きくなることがわかった。また、こ
のΔＶ部分の時間は数十ns〜数nsと短く、特に直列接続
体を構成した際には外部にバランス用コンデンサ等が必
要なく、素子の接合容量のみで極めて良好なターンオン
バランスが得られることがわかった。
（ｐゲート間の領域）を大きくすると電圧利得が下がる
がターンオン速度が速くなることが知られている。他構
造の静電誘導サイリスタでは、ゲート−カソード間の耐
圧を高くできないため、チャネル幅を大きくすると耐電
圧が下がってしまう。しかし、埋め込みゲート形静電誘
導サイリスタは本質的にゲート−カソード間の耐圧を高
くできるので、ゲート−カソード間の電圧を大きくする
ことで耐電圧を保ち、チャネル幅を広げてターンオン特
性を改善することが可能である。第３図にターンオン時
の電圧電流波形を示すが、ターンオン過渡電圧は同図の
ようになり点弧初期の電圧瞬時低下ΔＶは、チャネル幅
を広げるとともに大きくなることがわかった。また、こ
のΔＶ部分の時間は数十ns〜数nsと短く、特に直列接続
体を構成した際には外部にバランス用コンデンサ等が必
要なく、素子の接合容量のみで極めて良好なターンオン
バランスが得られることがわかった。
さらに、ターンオン時には、このチャネル領域が一斉
に導通し、通常のサイリスタ等のような横方向ヘ導通領
域の広がりが本質的にないため、電流集中による熱集中
がなく、電流上昇率を大きくできる素子である。そし
て、導通状態においては本質的にダイオードとなるの
で、電流通流時のオン電圧が低く低損失なため、高周波
動作が可能となる。埋め込みゲート形静電誘導サイリス
タの特性としては、耐圧1600V、実効電流300Aの素子で
ターンオン時間1.65μｓ、規格値として臨界電流上昇率
900A/μｓ以上、サージ電流（1ms正弦半波）1500Aが報
告されているる。（例えば、CHARACTERISTICS OF 1600V
300A SI THYRISTORS;NISHIZAWA et.al.,PCIM′88（TOK
YO）） つぎに、かかる埋め込みゲート形静電誘導サイリスタ
を用いてなる第１図の如く構成されたパルス発生装置の
動作を説明する。
に導通し、通常のサイリスタ等のような横方向ヘ導通領
域の広がりが本質的にないため、電流集中による熱集中
がなく、電流上昇率を大きくできる素子である。そし
て、導通状態においては本質的にダイオードとなるの
で、電流通流時のオン電圧が低く低損失なため、高周波
動作が可能となる。埋め込みゲート形静電誘導サイリス
タの特性としては、耐圧1600V、実効電流300Aの素子で
ターンオン時間1.65μｓ、規格値として臨界電流上昇率
900A/μｓ以上、サージ電流（1ms正弦半波）1500Aが報
告されているる。（例えば、CHARACTERISTICS OF 1600V
300A SI THYRISTORS;NISHIZAWA et.al.,PCIM′88（TOK
YO）） つぎに、かかる埋め込みゲート形静電誘導サイリスタ
を用いてなる第１図の如く構成されたパルス発生装置の
動作を説明する。
埋め込みゲート形静電誘導サイリスタの直並列接続体
３の導通により、あらかじめ所定の電圧に充電されたエ
ネルギー充放電用コンデンサ４−１と、パルス昇圧トラ
ンス５の一次二次間のもれインダクタンスと回路インダ
クタンスを合わせたインダクタンス、およびパルス昇圧
トランスの二次巻線間に接続されたコンデンサ４−２に
よって形成されるＬ−Ｃ共振回路によって振動電流が流
れる。この際、等価的にコンデンサ４−１とコンデンサ
４−２の容量を等しくしておけば、Ｌ−Ｃ共振による振
動半周期の時点でコンデンサ４−１に蓄積されていたエ
ネルギーは全てコンデンサ４−２に移行する。エネルギ
ーが完全にコンデンサ４−２に移行した時点で放電負荷
６が放電し低インダクタンスになれば、当初コンデンサ
４−１に蓄積したエネルギーは放電負荷６に投入された
ことになる。
３の導通により、あらかじめ所定の電圧に充電されたエ
ネルギー充放電用コンデンサ４−１と、パルス昇圧トラ
ンス５の一次二次間のもれインダクタンスと回路インダ
クタンスを合わせたインダクタンス、およびパルス昇圧
トランスの二次巻線間に接続されたコンデンサ４−２に
よって形成されるＬ−Ｃ共振回路によって振動電流が流
れる。この際、等価的にコンデンサ４−１とコンデンサ
４−２の容量を等しくしておけば、Ｌ−Ｃ共振による振
動半周期の時点でコンデンサ４−１に蓄積されていたエ
ネルギーは全てコンデンサ４−２に移行する。エネルギ
ーが完全にコンデンサ４−２に移行した時点で放電負荷
６が放電し低インダクタンスになれば、当初コンデンサ
４−１に蓄積したエネルギーは放電負荷６に投入された
ことになる。
本構成において、埋め込みゲート形静電誘導サイリス
タ直並列接続体は、４直列２並列構成としているので、
電流上昇率については十分にマージンを見て300A/μｓ
程度で利用するとしても２並列で600A/μｓとなる。こ
の点に鑑み、本パルス発生装置の定数を、直流電圧4000
V、コンデンサ４−１の容量0.2μＦ、パルス昇圧トラン
ス５の昇圧比1:5、コンデンサ４−２の容量を8nF、パル
ス昇圧トランス５の一次二次間のもれインダクタンスと
回路インダクタンスを合わせたインダクタンスを10μＨ
に設定し回路を構成した。この場合、パルス電圧立上り
時間3.14μｓ、パルス電流ピーク400A、電流上昇率400A
/μｓ、パルス当りエネルギー1.6J繰り返し5kHzとして
パルスパワー8kWである。埋め込みゲート形静電誘導サ
イリスタの耐量から考えるに十分余裕のある設計となっ
ているが、負荷として抵抗を用いた実動試験において
も、出力パルス電圧立上り時間3.2μｓ程度で、ピーク
パルス電圧19kV程度が得られ、埋め込みゲート形静電誘
導サイリスタの直並列接続体の作動についても低損失で
良好な電圧電流バランスが確認でき、本発明の有効さが
確認できた。
タ直並列接続体は、４直列２並列構成としているので、
電流上昇率については十分にマージンを見て300A/μｓ
程度で利用するとしても２並列で600A/μｓとなる。こ
の点に鑑み、本パルス発生装置の定数を、直流電圧4000
V、コンデンサ４−１の容量0.2μＦ、パルス昇圧トラン
ス５の昇圧比1:5、コンデンサ４−２の容量を8nF、パル
ス昇圧トランス５の一次二次間のもれインダクタンスと
回路インダクタンスを合わせたインダクタンスを10μＨ
に設定し回路を構成した。この場合、パルス電圧立上り
時間3.14μｓ、パルス電流ピーク400A、電流上昇率400A
/μｓ、パルス当りエネルギー1.6J繰り返し5kHzとして
パルスパワー8kWである。埋め込みゲート形静電誘導サ
イリスタの耐量から考えるに十分余裕のある設計となっ
ているが、負荷として抵抗を用いた実動試験において
も、出力パルス電圧立上り時間3.2μｓ程度で、ピーク
パルス電圧19kV程度が得られ、埋め込みゲート形静電誘
導サイリスタの直並列接続体の作動についても低損失で
良好な電圧電流バランスが確認でき、本発明の有効さが
確認できた。
また、本パルス発生装置の後段に磁気パルス圧縮回路
を接続し、負荷として100ns（1ns＝10-9s）以下の電圧
立上り時間が必要な銅蒸気レーザを接続した試験もあわ
せて行った。回路構成図を第４図に示す。本パルス発生
装置を用いることにより圧縮率を1/30程度にできたので
磁気パルス圧縮回路は２段構成とした。図示のごとく各
磁気パルス圧縮回路をそれぞれ可飽和リアクトル11−１
とコンデンサ４−３及び可飽和リアクトル11−２とコン
デンサ４−４によって構成している。その結果最終出力
が、パルス電圧立上り時間100ns、14kVピークとなり、5
kHzの連続運転においてレーザ発振し当初の目的であっ
た銅蒸気レーザ出力20Wが得られ、本パルス発生装置の
有利性も確認できた。
を接続し、負荷として100ns（1ns＝10-9s）以下の電圧
立上り時間が必要な銅蒸気レーザを接続した試験もあわ
せて行った。回路構成図を第４図に示す。本パルス発生
装置を用いることにより圧縮率を1/30程度にできたので
磁気パルス圧縮回路は２段構成とした。図示のごとく各
磁気パルス圧縮回路をそれぞれ可飽和リアクトル11−１
とコンデンサ４−３及び可飽和リアクトル11−２とコン
デンサ４−４によって構成している。その結果最終出力
が、パルス電圧立上り時間100ns、14kVピークとなり、5
kHzの連続運転においてレーザ発振し当初の目的であっ
た銅蒸気レーザ出力20Wが得られ、本パルス発生装置の
有利性も確認できた。
以上のように本発明によれば、従来方式に比べ数分の
一程度幅狭のパルス電圧発生が可能で高繰り返し、大電
力、長寿命なパルス電圧発生回路が実現可能となる。
一程度幅狭のパルス電圧発生が可能で高繰り返し、大電
力、長寿命なパルス電圧発生回路が実現可能となる。
また、100ns程度の電圧立上り時間が必要な短パルス
レーザ等にパルスを供給するため、磁気圧縮回路を後段
に用いる場合、圧縮回路段数を２段にすることが可能
で、効率や経済性などの点で有利となる。
レーザ等にパルスを供給するため、磁気圧縮回路を後段
に用いる場合、圧縮回路段数を２段にすることが可能
で、効率や経済性などの点で有利となる。
そして、容易に直並列接続体を構成することが可能な
ため、発生パルス電力の増大も簡単に行うことができ、
パルス昇圧トランスを用いずに長寿命で高信頼なパルス
発生装置を構成できる。
ため、発生パルス電力の増大も簡単に行うことができ、
パルス昇圧トランスを用いずに長寿命で高信頼なパルス
発生装置を構成できる。
第１図は本発明に係わるパルス発生装置の電機回路図、 第２図は埋め込みゲート形静電誘導サイリスタの基本構
造横断面図、 第３図はターンオン時の電圧電流波形、 第４図は第１図の回路構成によく用いられる磁気パルス
圧縮回路の回路図、 第５図はスイッチとしてサイリスタを用いた従来のパル
ス発生装置の一例である。 １…直流電源、２…パルス発生装置、３…埋め込みゲー
ト形静電誘導サイリスタ直並列接続体、４−１〜４−６
…コンデンサ、５…パルス昇圧トランス、６…放電負
荷、７−１〜７−８…埋め込みゲート形静電誘導サイリ
スタ、８−1,8−２…リアクトル、９−１〜９−８…抵
抗、10−1,10−２…ダイオード、11−1,11−２…可飽和
リアクトル、12…サイリスタ、13…ダイオード、ΔＶ…
電圧瞬時低下
造横断面図、 第３図はターンオン時の電圧電流波形、 第４図は第１図の回路構成によく用いられる磁気パルス
圧縮回路の回路図、 第５図はスイッチとしてサイリスタを用いた従来のパル
ス発生装置の一例である。 １…直流電源、２…パルス発生装置、３…埋め込みゲー
ト形静電誘導サイリスタ直並列接続体、４−１〜４−６
…コンデンサ、５…パルス昇圧トランス、６…放電負
荷、７−１〜７−８…埋め込みゲート形静電誘導サイリ
スタ、８−1,8−２…リアクトル、９−１〜９−８…抵
抗、10−1,10−２…ダイオード、11−1,11−２…可飽和
リアクトル、12…サイリスタ、13…ダイオード、ΔＶ…
電圧瞬時低下
───────────────────────────────────────────────────── フロントページの続き (72)発明者 村田 瑛二 大阪府豊中市千里園３丁目14―14 (72)発明者 藤原 閲夫 大阪府吹田市津雲台５―11 (72)発明者 出口 博史 兵庫県川西市清和台東４丁目１―40 (72)発明者 菅原 章吾 神奈川県綾瀬市綾西１―７―18 (72)発明者 畠山 卓也 神奈川県横須賀市東逸見町２―48 (56)参考文献 特開 平１−291521（ＪＰ，Ａ) 特開 昭62−101114（ＪＰ，Ａ)
Claims (1)
- 【請求項１】所定の値の高電圧に充電されたコンデンサ
電荷をスイッチの導通動作により放電し、この時に発生
する高電圧パルスを負荷に供給するパルス発生装置にお
いて、上記スイッチとして、複数の埋め込みゲート形静
電誘導サイリスタを直列接続した直列体、または該直列
体を複数組並列接続した直並列接続体とすることを特徴
とするパルス発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1091728A JP2693566B2 (ja) | 1989-04-13 | 1989-04-13 | パルス発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1091728A JP2693566B2 (ja) | 1989-04-13 | 1989-04-13 | パルス発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02271708A JPH02271708A (ja) | 1990-11-06 |
| JP2693566B2 true JP2693566B2 (ja) | 1997-12-24 |
Family
ID=14034570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1091728A Expired - Fee Related JP2693566B2 (ja) | 1989-04-13 | 1989-04-13 | パルス発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2693566B2 (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57141958A (en) * | 1981-02-27 | 1982-09-02 | Oki Electric Ind Co Ltd | Manufacture of lateral type transistor |
| JPS6139578A (ja) * | 1984-07-31 | 1986-02-25 | Toyo Electric Mfg Co Ltd | 静電誘導サイリスタ |
| JPS62101114A (ja) * | 1985-10-28 | 1987-05-11 | Mitsubishi Electric Corp | パルス電源 |
| JPS6384066A (ja) * | 1986-09-26 | 1988-04-14 | Semiconductor Res Found | 集積化光トリガ・光クエンチ静電誘導サイリスタ及びその製造方法 |
| JP2736069B2 (ja) * | 1988-05-19 | 1998-04-02 | 株式会社東芝 | 半導体スイッチング回路 |
-
1989
- 1989-04-13 JP JP1091728A patent/JP2693566B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02271708A (ja) | 1990-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7084528B2 (en) | High-voltage pulse generating circuit | |
| Baek et al. | Solid state Marx generator using series-connected IGBTs | |
| US5623171A (en) | High-voltage pulse generating circuit and electrostatic recipitator containing it | |
| Cook | Review of solid-state modulators | |
| US4203047A (en) | Gate circuit of gate turn-off thyristor | |
| JP2693566B2 (ja) | パルス発生装置 | |
| Roche | Solid state pulsed power systems | |
| US7489052B2 (en) | High voltage pulse generating circuit | |
| Jiang et al. | MHz pulsed power generator using MOSFET | |
| Baek et al. | High voltage pulse generator using boost converter array | |
| US20140111284A1 (en) | Compensation schemes for the voltage droop of solid-state marx modulators | |
| US6633093B1 (en) | High voltage pulse generator using a non-linear capacitor | |
| Sack et al. | Auxiliary Power Supply for a Semiconductor-based Marx Generator | |
| Ren et al. | Solid-state Marx generator with sharpening capacitor | |
| JP2000323772A (ja) | パルス電源装置 | |
| US3546488A (en) | Pulse amplifier circuit for controlling a gate controlled switch | |
| US20110215791A1 (en) | Compensation schemes for the voltage droop of solid-state Marx modulators | |
| Baek et al. | A 2 kV-40 A pulse generator using boost converter array | |
| KR100326758B1 (ko) | 펄스전압 승압회로 | |
| Okamura et al. | High-speed, high-power switching of semiconductor devices | |
| JP3328331B2 (ja) | 昇圧チョッパ装置 | |
| JP2800029B2 (ja) | 高電圧パルス発生回路 | |
| Redondo et al. | Modular pulsed generator for kV and kHz applications based on forward converters association | |
| RU2024187C1 (ru) | Электронный ключ | |
| JP3451753B2 (ja) | パルス電源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070905 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |