JPS63111716A - フリツプフロツプ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野〕 本発明は半導体集積回路に設けられるフリッププロップ
回路に関し、特にＭＯＳトランジスタにより構成される
Ｔフリップ・フロップに関するものである。

〔従来の技術〕

従来技術例として第３図の回路を示す。第４図にその各
部の波形を示す。

第３図において、１．２は同相で作動するトランスミッ
ションゲート、３はこれらゲート１．２と逆相で作動す
るトランスミッションゲートである。４，５．６は、イ
ンバータ、７．８は寄生容量である。

同相で作動する２つのトランスミッションゲート１，２
およびインバータ４．５によって、いわゆるスタティッ
ク回路を構成し、トランスミッションゲート３、インバ
ータ６、容量７，８によって、いわゆるダイナミック回
路を構成する。

ａ、ｂは互いに逆相の入力パルスであって、パルスａが
オフ、パルスｂがオンすることによって、トランスミッ
ションゲート１，２がオフ（ＯＦＦ）すると同時にトラ
ンスミッションゲート３はオン（ＯＮ）Ｌ、て、Ｃの電
位は反転する。

その後パルスａがオンし、パルスｂがオフすることによ
フて、トランスミッションゲート１．２がオンし、トラ
ンスミッションゲート３がオフす上記回路においては、
容量７はハイレベル、容量８はローレベルの状態からト
ランスミッションゲート１，２がオンし、トランスミッ
ションゲート３がオフするので、ｄの電位を確実に反転
（オフ−オン）させるためには、容量８の電荷がゲート
２を介して容量７を充電しても、インバータ５の入力レ
ベルをハイレベルに保って、その出力、すなわちＣの電
位をローレベルに保たなければならない。そのため容量
８よも容量７の容量を大きくしなければならない。した
がって、この回路では、容量７に容量を意図的につけた
り、出力ラインの負荷に注意しなければならず、パター
ンレイアウトに制約を受けやすいという欠点があった。

本発明の目的は、以上のような問題を解消し、安定に動
作するフリップフロップ回路を提供することにある。

〔問題点を解決するための手段〕

本発明は、同相で作動する２つのスイッチ手段を持つス
タティック回路と、スタティック回路に関連して作動す
るダイナミック回路と、２つのスイッチ手段のうちの１
つのオンする時期を、当該スイッチ手段の他の１つがオ
ンする時期より遅らせる手段とを具える。

〔作用〕

本発明によれば、同相で作動する２つのスイッチ手段を
持つスタティック回路と、該スタティッ′り回路に関連
して作動するダイナミック回路と、前記２つのスイッチ
手段のうちの１つのオンする時期を、当該スイッチ手段
の他の１つがオンする時期より遅らせることによフて、
寄生容量によらずに安定して回路を反転動作させる。

〔実施例〕

第１図に本発明の一実施例を示す。その各部の波形を第
２図に示す。

１．２．３はトランスミッションゲート（以下ゲートと
いう）、４，５．６はインバータ、７゜８は寄生容量、
ａ、ｂ、ａ’、ｂ’は人力パルス、ｃ、ｄは各部の電圧
波形である。

本実施例においては、適当な回路手段（図示せず）によ
って、人力パルスａとａ′の立上りエツジ間およびｂと
ｂ′の立下りエツジ間に各々ｔだけ時間差を持たせる。

ついで以上の構成による動作について説明する。

最初に、入力パルスａ、ａ′はオン、人力パルスｂ、ｂ
′はオフしており、このときゲート１．２はオンし、ゲ
ート３はオフしている。

ついで入力バルスａ、ａ′がオフし、入力パルスｂ、ｂ
’がオンすると、ゲート１．２はターンオフし、ゲート
３はターンオンする。これによって、Ｃの電位は反転し
、一方、ゲート１がオフであるから、インバータ４はＣ
の反転に応答しない。したがってｄの電位は保持された
ままである。

ついで入力パルスａがオンしく立上り）、入力パルスｂ
がオフする（立下る）が、人力パルスａ’、ｂ’は以前
の状態のままである。これによって、ゲート１はターン
オンし、ゲート３はターンオフし、一方、ゲート２はオ
フしたままである。したがって、インバータ４にゲート
１を介してＣの電位のパルスが人力され、その出力電位
（すなわちｄの電位）が反転する。ついでｔ時間後、入
力パルスａ′がオンし、入力パルスｂ′がオフして、ゲ
ート２がオンし、安定した状態となる。

以上のように、トランスミッションゲート１゜２の反転
するタイミングを寄生容量によらずに論理的に（強制的
に）決定することができ、そのため、パターン・レイア
ウトの自由度を増すことができる。

出力を取り出すノードめ（例えば前記ｃ、ｄの）勿位置
や、プリセットするための入力ノードの（例えば前記ａ
、ｂの）位置を自由に選ぶことができる。つまり寄生容
量を考慮に入れなくて良いので、レイアウトを簡略化す
ることができる。また、意図的に付加していた配線容量
を削除することができ１、さらに各シンボル（構成要素
）の相対的な位置関係を自由に決められているので集積
化に適した回路が得られる。

〔発明の効果〕 本発明によれば、パターン・レイアウトの自由度を増す
ことができ、集積化に適したフリップフロップ回路を得
ることができる。

４、発明の詳細な説明 第１図は本発明の一実施例を示す回路図、第２図は第１
図の各部の電圧波形を示す図、第３図は従来例の回路図
、 第４図は第３図の各部の電圧波形を示す図である。

１．２．３・・・トタンスミッションゲート、４．５．
６・・・インバータ、 ７．８・・・寄生容量。

Claims (1)

【特許請求の範囲】
1. 同相で作動する２つのスイッチ手段を持つスタティック
   回路と、該スタティック回路に関連して作動するダイナ
   ミック回路と、前記２つのスイッチ手段のうちの１つの
   オンする時期を、当該スイッチ手段の他の１つがオンす
   る時期より遅らせる手段とを具えたことを特徴とするフ
   リップフロップ回路。