JP3088151B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP3088151B2 JP3088151B2 JP03285794A JP28579491A JP3088151B2 JP 3088151 B2 JP3088151 B2 JP 3088151B2 JP 03285794 A JP03285794 A JP 03285794A JP 28579491 A JP28579491 A JP 28579491A JP 3088151 B2 JP3088151 B2 JP 3088151B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- level
- frequency
- phase detector
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Dram (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路に関し、
特に２つの半導体集積回路間で、一方の半導体集積回路
から直流を出力し、他方の半導体集積回路から低周波信
号を出力する半導体集積回路に関する。
特に２つの半導体集積回路間で、一方の半導体集積回路
から直流を出力し、他方の半導体集積回路から低周波信
号を出力する半導体集積回路に関する。
【０００２】
【従来の技術】従来の半導体集積回路は、図２のよう
に、マスター側のデバイス５の内部クロック信号（水晶
発振器１で発振させた信号）をスレーブ側のデバイス８
へ伝える場合、マスター側デバイス５の水晶発振器１の
出力Ａをまずインバータ９，１０へ入力する。インバー
タ９の出力は、Ｐチャンネルトランジスタ１１のゲート
へ接続されている。又、インバータ１０の出力は、Ｎチ
ャンネルトランジスタ１２のゲートへ接続され、Ｐチャ
ンネルトランジスタ１１とＮチャンネルトランジスタ１
２とインバータ９，１０で出力バッファ１４を構成す
る。この出力バッファ１４の出力Ｇは、マスター側のデ
バイス５の端子を介してスレーブ側のデバイス８へ入力
され、スレーブ側のクロック信号として使用される。
又、マスター側デバイス５からスレーブ側デバイス８へ
接続するＧの配線には寄生容量１３が存在する。
に、マスター側のデバイス５の内部クロック信号（水晶
発振器１で発振させた信号）をスレーブ側のデバイス８
へ伝える場合、マスター側デバイス５の水晶発振器１の
出力Ａをまずインバータ９，１０へ入力する。インバー
タ９の出力は、Ｐチャンネルトランジスタ１１のゲート
へ接続されている。又、インバータ１０の出力は、Ｎチ
ャンネルトランジスタ１２のゲートへ接続され、Ｐチャ
ンネルトランジスタ１１とＮチャンネルトランジスタ１
２とインバータ９，１０で出力バッファ１４を構成す
る。この出力バッファ１４の出力Ｇは、マスター側のデ
バイス５の端子を介してスレーブ側のデバイス８へ入力
され、スレーブ側のクロック信号として使用される。
又、マスター側デバイス５からスレーブ側デバイス８へ
接続するＧの配線には寄生容量１３が存在する。
【０００３】今、水晶発振器１が発振し、出力Ａが“Ｌ
ｏｗ”（低）レベルから“Ｈｉ”（高）レベルへ変化す
る時、インバータ９，１０の出力が“Ｈｉ”レベルから
“Ｌｏｗ”レベルへ変化する。この時、出力バッファ１
４のＰチャンネルトランジスタ１１，Ｎチャンネルトラ
ンジスタ１２が共にＯＮ状態となり、貫通電流Ｉが電源
端子からＧＮＤ端子へ流れる。又、出力バッファ１４の
出力Ｇが“Ｌｏｗ”レベルから“Ｈｉ”レベルへ変化す
るため、Ｐチャンネルトランジスタ１１を通して電源端
子から寄生容量１３へ充電電流Ｉ１が流れる。
ｏｗ”（低）レベルから“Ｈｉ”（高）レベルへ変化す
る時、インバータ９，１０の出力が“Ｈｉ”レベルから
“Ｌｏｗ”レベルへ変化する。この時、出力バッファ１
４のＰチャンネルトランジスタ１１，Ｎチャンネルトラ
ンジスタ１２が共にＯＮ状態となり、貫通電流Ｉが電源
端子からＧＮＤ端子へ流れる。又、出力バッファ１４の
出力Ｇが“Ｌｏｗ”レベルから“Ｈｉ”レベルへ変化す
るため、Ｐチャンネルトランジスタ１１を通して電源端
子から寄生容量１３へ充電電流Ｉ１が流れる。
【０００４】水晶発振器１の出力Ａが、“Ｈｉ”レベル
から“Ｌｏｗ”レベルへ変化する時、インバータ９，１
０の出力が“Ｌｏｗ”レベルから“Ｈｉ”レベルへ変化
する。この時、出力バッファ１４のＰチャンネルトラン
ジスタ１１，Ｎチャンネルトランジスタ１２が共にＯＮ
状態となり、貫通電流Ｉが電源端子からＧＮＤ端子へ流
れる。
から“Ｌｏｗ”レベルへ変化する時、インバータ９，１
０の出力が“Ｌｏｗ”レベルから“Ｈｉ”レベルへ変化
する。この時、出力バッファ１４のＰチャンネルトラン
ジスタ１１，Ｎチャンネルトランジスタ１２が共にＯＮ
状態となり、貫通電流Ｉが電源端子からＧＮＤ端子へ流
れる。
【０００５】又、出力バッファ１４の出力Ｇが“Ｈｉ”
レベルから“Ｌｏｗ”レベルへ変化するため、Ｎチャン
ネルトランジスタ１２を通して寄生容量１３からＧＮＤ
端子へ放電電流Ｉ２が流れる。
レベルから“Ｌｏｗ”レベルへ変化するため、Ｎチャン
ネルトランジスタ１２を通して寄生容量１３からＧＮＤ
端子へ放電電流Ｉ２が流れる。
【０００６】
【発明が解決しようとする課題】このような従来の半導
体集積回路は、マスター側デバイス５の出力バッファ１
４は、内部クロック信号を出力するため高周波を取り扱
うと同時に、外部のスレーブ側をドライブしたり、マス
ター側デバイス５とスレーブ側デバイス８の配線の寄生
容量１３をドライブするため、出力バッファ１４のＰチ
ャネルトランジスタ１１，Ｎチャンネルトランジスタ１
２のトランジスタチャンネル幅を大きくしている。
体集積回路は、マスター側デバイス５の出力バッファ１
４は、内部クロック信号を出力するため高周波を取り扱
うと同時に、外部のスレーブ側をドライブしたり、マス
ター側デバイス５とスレーブ側デバイス８の配線の寄生
容量１３をドライブするため、出力バッファ１４のＰチ
ャネルトランジスタ１１，Ｎチャンネルトランジスタ１
２のトランジスタチャンネル幅を大きくしている。
【０００７】出力バッファ１４のＰチャンネルトランジ
スタ１１，Ｎチャンネルトランジスタ１２のトランジス
タチャンネル幅が大きいため、出力バッファ１４の出力
が“Ｈｉ”レベルから“Ｌｏｗ”レベルへ変化する時
に、出力バッファ１４のＰチャンネルトランジスタ１
１，Ｎチャンネルトランジスタ１２が共にＯＮ状態とな
り、過大な貫通電流が流れ、一瞬電源端子のレベルが低
くなり、ＧＮＤ端子のレベルは高くなる。又、マスター
側デバイス５とスレーブ側デバイス８の配線（クロック
信号が伝わるライン）の寄生容量１３からＧＮＤ端子へ
Ｎチャンネルトランジスタ１２を通して過大な放電電流
Ｉ２が一瞬流れるため、ＧＮＤ端子のレベルが高くな
る。
スタ１１，Ｎチャンネルトランジスタ１２のトランジス
タチャンネル幅が大きいため、出力バッファ１４の出力
が“Ｈｉ”レベルから“Ｌｏｗ”レベルへ変化する時
に、出力バッファ１４のＰチャンネルトランジスタ１
１，Ｎチャンネルトランジスタ１２が共にＯＮ状態とな
り、過大な貫通電流が流れ、一瞬電源端子のレベルが低
くなり、ＧＮＤ端子のレベルは高くなる。又、マスター
側デバイス５とスレーブ側デバイス８の配線（クロック
信号が伝わるライン）の寄生容量１３からＧＮＤ端子へ
Ｎチャンネルトランジスタ１２を通して過大な放電電流
Ｉ２が一瞬流れるため、ＧＮＤ端子のレベルが高くな
る。
【０００８】出力バッファ１４の出力が“Ｌｏｗ”レベ
ルから“Ｈｉ”レベルへ変化する時も、出力バッファ１
４のＰチャンネルトランジスタ１１，Ｎチャンネルトラ
ンジスタ１２が共にＯＮ状態となり、過大な貫通電流が
流れ、一瞬電源端子のレベルが低くなり、ＧＮＤ端子の
レベルは高くなる。又、マスター側デバイス５とスレー
ブ側デバイス８の配線（クロック信号が伝わるライン）
の寄生容量１３を充電するため、電源端子から寄生容量
１３へＰチャンネルトランジスタ１１を通して過大な充
電電流Ｉ１が一瞬流れるため、電源端子のレベルが低く
なる。
ルから“Ｈｉ”レベルへ変化する時も、出力バッファ１
４のＰチャンネルトランジスタ１１，Ｎチャンネルトラ
ンジスタ１２が共にＯＮ状態となり、過大な貫通電流が
流れ、一瞬電源端子のレベルが低くなり、ＧＮＤ端子の
レベルは高くなる。又、マスター側デバイス５とスレー
ブ側デバイス８の配線（クロック信号が伝わるライン）
の寄生容量１３を充電するため、電源端子から寄生容量
１３へＰチャンネルトランジスタ１１を通して過大な充
電電流Ｉ１が一瞬流れるため、電源端子のレベルが低く
なる。
【０００９】このように、マスター側デバイス５の出力
バッファ１４の出力が変化するときに、一瞬電源端子の
レベルが低くなったり、ＧＮＤ端子のレベルが高くなっ
たりするため、マスター側デバイス５の誤動作が発生す
る。又、マスター側デバイス５の出力バッファ１４の出
力が変化するときに、出力バッファ１４の出力レベルに
より、電源端子が低いレベルとなった時や、出力バッフ
ァ１４の出力レベルより、ＧＮＤ端子が高いレベルとな
った時、ラッチアップを発生する原因となるという問題
点がある。
バッファ１４の出力が変化するときに、一瞬電源端子の
レベルが低くなったり、ＧＮＤ端子のレベルが高くなっ
たりするため、マスター側デバイス５の誤動作が発生す
る。又、マスター側デバイス５の出力バッファ１４の出
力が変化するときに、出力バッファ１４の出力レベルに
より、電源端子が低いレベルとなった時や、出力バッフ
ァ１４の出力レベルより、ＧＮＤ端子が高いレベルとな
った時、ラッチアップを発生する原因となるという問題
点がある。
【００１０】本発明の目的は、前記問題点を解決し、課
題の貫通電流が流れず、ラッチアップが発生しないよう
にした半導体集積回路を提供することにある。
題の貫通電流が流れず、ラッチアップが発生しないよう
にした半導体集積回路を提供することにある。
【００１１】
【課題を解決するための手段】本発明の半導体集積回路
の構成は、基準周波数を入力し直流電圧を発生する位相
検出器と前記位相検出器の出力を入力とするローパスフ
ィルタとを備えたマスター側のデバイスと、前記ローパ
スフィルタの出力を入力とする電圧制御発振器と前記電
圧制御発振器の出力を入力し分周する分周器とを備えた
スレーブ側のデバイスとを設け、前記スレーブ側のデバ
イスの前記分周器の出力を前記マスター側の前記位相検
出器へ直接入力することを特徴とする。
の構成は、基準周波数を入力し直流電圧を発生する位相
検出器と前記位相検出器の出力を入力とするローパスフ
ィルタとを備えたマスター側のデバイスと、前記ローパ
スフィルタの出力を入力とする電圧制御発振器と前記電
圧制御発振器の出力を入力し分周する分周器とを備えた
スレーブ側のデバイスとを設け、前記スレーブ側のデバ
イスの前記分周器の出力を前記マスター側の前記位相検
出器へ直接入力することを特徴とする。
【００１２】
【実施例】図１は本発明の半導体集積回路を示すブロッ
ク図である。
ク図である。
【００１３】図１において、本実施例は、マスター側の
デバイス５が水晶発振器１，分周器２，位相検出器３，
ローパスフィルタ４を有し、またスレーブ側のデバイス
８が電圧制御発振器６，分周器７を有する。
デバイス５が水晶発振器１，分周器２，位相検出器３，
ローパスフィルタ４を有し、またスレーブ側のデバイス
８が電圧制御発振器６，分周器７を有する。
【００１４】マスター側のデバイス５の中は、水晶発振
器１の出力Ａを分周器２によって低い周波数へ変換す
る。この分周器２の出力Ｂは、位相検出器３へ入力され
る。２つの入力信号の位相差と周波数差を識別できる位
相検出器３は、分周器２で作られた低い周波数の信号Ｂ
とスレーブ側のデバイス８から送られてくる信号Ｆとの
周波数の比較を行なう。
器１の出力Ａを分周器２によって低い周波数へ変換す
る。この分周器２の出力Ｂは、位相検出器３へ入力され
る。２つの入力信号の位相差と周波数差を識別できる位
相検出器３は、分周器２で作られた低い周波数の信号Ｂ
とスレーブ側のデバイス８から送られてくる信号Ｆとの
周波数の比較を行なう。
【００１５】周波数差がない場合、位相検出器３は、電
源レベルとＧＮＤレベルの中間レベル（直流）を出力Ｃ
へ出力する。
源レベルとＧＮＤレベルの中間レベル（直流）を出力Ｃ
へ出力する。
【００１６】又、信号Ｂに比べ信号Ｆの周波数が低い場
合、位相検出器３の出力Ｃは、周波数差がない時の出力
レベル（中間レベル）より高いレベルを出力する。又、
周波数差がない時の出力レベルと高いレベルとの差は、
周波数差に対応している。
合、位相検出器３の出力Ｃは、周波数差がない時の出力
レベル（中間レベル）より高いレベルを出力する。又、
周波数差がない時の出力レベルと高いレベルとの差は、
周波数差に対応している。
【００１７】信号Ｂに比べ信号Ｆの周波数が高い場合、
位相検出器３の出力Ｃは、周波数差がない時の出力レベ
ル（中間レベル）より低いレベルを出力する。
位相検出器３の出力Ｃは、周波数差がない時の出力レベ
ル（中間レベル）より低いレベルを出力する。
【００１８】又、周波数差がない時の出力レベルと低い
レベルとの差は、周波数差に対応している。位相検出器
３の出力Ｃは直流であるが、高周波成分が混じっている
ので、この高周波成分を除くため、ローパスフィルタ４
を通して、直流成分だけを出力Ｄへ出力する。
レベルとの差は、周波数差に対応している。位相検出器
３の出力Ｃは直流であるが、高周波成分が混じっている
ので、この高周波成分を除くため、ローパスフィルタ４
を通して、直流成分だけを出力Ｄへ出力する。
【００１９】スレーブ側のデバイス８の中は、マスター
側のデバイス５のローパスフィルタ４の出力Ｄが電圧制
御発振器６へ入力される。電圧制御発振器６は、電圧制
御発振器の入力レベルが低い時、発振周波数が低くな
り、入力レベルが高い時、発振周波数が高くなる構成と
する。電圧制御発振器６の出力は、分周器７へ入力され
分周された出力信号Ｆは、マスター側のデバイス５の位
相検出器３へ入力される構成である。
側のデバイス５のローパスフィルタ４の出力Ｄが電圧制
御発振器６へ入力される。電圧制御発振器６は、電圧制
御発振器の入力レベルが低い時、発振周波数が低くな
り、入力レベルが高い時、発振周波数が高くなる構成と
する。電圧制御発振器６の出力は、分周器７へ入力され
分周された出力信号Ｆは、マスター側のデバイス５の位
相検出器３へ入力される構成である。
【００２０】又、本実施例（図１）の水晶発振器１の発
振周波数を１ＭＨｚとする。又、分周器２，７の分周は
１／１００とする。位相検出器３の出力は、信号Ｂと信
号Ｆの周波数差がない場合、（電源レベル／２）とす
る。電圧制御発振器の発振周波数は入力Ｄが（電源レベ
ル／２）の時、１ＭＨｚとする。
振周波数を１ＭＨｚとする。又、分周器２，７の分周は
１／１００とする。位相検出器３の出力は、信号Ｂと信
号Ｆの周波数差がない場合、（電源レベル／２）とす
る。電圧制御発振器の発振周波数は入力Ｄが（電源レベ
ル／２）の時、１ＭＨｚとする。
【００２１】次に本実施例の動作を説明する。マスター
側のデバイス５の水晶発振器１の発振周波数が１ＭＨｚ
であるため、分周器２により１／１００へ分周された周
波数１０ＫＨｚが出力Ｂへ出力される。スレーブ側のデ
バイス８の分周器７から出力された信号Ｆの周波数が１
０ＫＨｚより低い場合、信号Ｂに比べ信号Ｆの周波数が
低いため位相検出器３の出力Ｃは（電源レベル／２）よ
り高いレベルの直流電圧を出力する。位相検出器３の出
力信号から高周波成分を除くため、ローパスフィルタ４
を通して直流成分のみをマスター側のデバイス５より出
力する。
側のデバイス５の水晶発振器１の発振周波数が１ＭＨｚ
であるため、分周器２により１／１００へ分周された周
波数１０ＫＨｚが出力Ｂへ出力される。スレーブ側のデ
バイス８の分周器７から出力された信号Ｆの周波数が１
０ＫＨｚより低い場合、信号Ｂに比べ信号Ｆの周波数が
低いため位相検出器３の出力Ｃは（電源レベル／２）よ
り高いレベルの直流電圧を出力する。位相検出器３の出
力信号から高周波成分を除くため、ローパスフィルタ４
を通して直流成分のみをマスター側のデバイス５より出
力する。
【００２２】スレーブ側のデバイス８の電圧制御発振器
６の入力Ｄのレベルが（電源レベル／２）より高いレベ
ルのため、電圧制御発振器６の発振周波数は１ＭＨｚよ
り高い周波数となる。電圧制御発振器６の出力Ｅが分周
器７へ入力され、１／１００へ分周された周波数は１０
ＫＨｚより高い周波数が信号Ｆへ出力される。スレーブ
側のデバイス８から出力された信号Ｆがマスター側のデ
バイス５の位相検出器３へ入力される。信号Ｂに比べ信
号Ｆの周波数が高いため、位相検出器３の出力Ｃは（電
源レベル／２）より低いレベルの直流電圧を出力する。
６の入力Ｄのレベルが（電源レベル／２）より高いレベ
ルのため、電圧制御発振器６の発振周波数は１ＭＨｚよ
り高い周波数となる。電圧制御発振器６の出力Ｅが分周
器７へ入力され、１／１００へ分周された周波数は１０
ＫＨｚより高い周波数が信号Ｆへ出力される。スレーブ
側のデバイス８から出力された信号Ｆがマスター側のデ
バイス５の位相検出器３へ入力される。信号Ｂに比べ信
号Ｆの周波数が高いため、位相検出器３の出力Ｃは（電
源レベル／２）より低いレベルの直流電圧を出力する。
【００２３】位相検出器３の出力Ｃは、ローパスフィル
タ４を通り、出力Ｄがマスター側のデバイス５より出力
される。スレーブ側のデバイス８の電圧制御発振器６の
入力Ｄのレベルが（電源レベル／２）より低いレベルの
ため、電圧制御発振器６の発振周波数は１ＭＨｚより低
い周波数となる。電圧制御発振器６の出力Ｅが分周器７
へ入力され、１／１００へ分周された周波数は１０ＫＨ
ｚより低い周波数が信号Ｆへ出力される。スレーブ側の
デバイス８から出力された信号Ｆがマスター側のデバイ
ス５の位相検出器３へ入力される。
タ４を通り、出力Ｄがマスター側のデバイス５より出力
される。スレーブ側のデバイス８の電圧制御発振器６の
入力Ｄのレベルが（電源レベル／２）より低いレベルの
ため、電圧制御発振器６の発振周波数は１ＭＨｚより低
い周波数となる。電圧制御発振器６の出力Ｅが分周器７
へ入力され、１／１００へ分周された周波数は１０ＫＨ
ｚより低い周波数が信号Ｆへ出力される。スレーブ側の
デバイス８から出力された信号Ｆがマスター側のデバイ
ス５の位相検出器３へ入力される。
【００２４】以上の動作をくり返しながら、スレーブ側
のデバイス８の電圧制御発振器６の発振周波数が１ＭＨ
ｚとなる。
のデバイス８の電圧制御発振器６の発振周波数が１ＭＨ
ｚとなる。
【００２５】マスター側のデバイス５のクロック信号と
して水晶発振器１の出力Ａを使用する。又、スレーブ側
のデバイス８のクロック信号として電圧制御発振器６の
出力Ｅを使用することによって、マスター側のデバイス
５とスレーブ側のデバイス８のクロック信号は共に１Ｍ
Ｈｚとして動作する。
して水晶発振器１の出力Ａを使用する。又、スレーブ側
のデバイス８のクロック信号として電圧制御発振器６の
出力Ｅを使用することによって、マスター側のデバイス
５とスレーブ側のデバイス８のクロック信号は共に１Ｍ
Ｈｚとして動作する。
【００２６】
【発明の効果】以上説明したように、本発明は、マスタ
ー側のデバイスとスレーブ側のデバイスで特にＰＬＬ回
路を構成することにより、マスター側のデバイスからは
直流の電圧を出力するのみであり、スレーブ側のデバイ
スからは低い周場数の信号を出力するだけなので、両方
のデバイスの出力部にトランジスタチャンネル幅の大き
いトランジスタは必要でなくなり、貫通電流や充放電に
おける電流が少なくなるという効果があり、故にデバイ
ス内の電源レベルやＧＮＤレベル等の変化が少なくな
り、マスター側のデバイスの誤動作がなくなると同時に
スレーブ側のデバイスも誤動作しないという効果があ
り、出力部のトランジスタチャンネル幅が小さいため、
出力部に過大な電流が流れなくなり、このためラッチア
ップを起こす原因にもならないという効果もある。
ー側のデバイスとスレーブ側のデバイスで特にＰＬＬ回
路を構成することにより、マスター側のデバイスからは
直流の電圧を出力するのみであり、スレーブ側のデバイ
スからは低い周場数の信号を出力するだけなので、両方
のデバイスの出力部にトランジスタチャンネル幅の大き
いトランジスタは必要でなくなり、貫通電流や充放電に
おける電流が少なくなるという効果があり、故にデバイ
ス内の電源レベルやＧＮＤレベル等の変化が少なくな
り、マスター側のデバイスの誤動作がなくなると同時に
スレーブ側のデバイスも誤動作しないという効果があ
り、出力部のトランジスタチャンネル幅が小さいため、
出力部に過大な電流が流れなくなり、このためラッチア
ップを起こす原因にもならないという効果もある。
【００２７】また、本発明は、二次的な効果として、ス
レーブ側のデバイスの分周器の分周を変えることによっ
て電圧制御発振器の発振周波数を簡単に変更でき、たと
えば分周器の分周を１／２００にすれば電圧制御発振器
の発振器周波数を２ＭＨｚに変更できるという効果があ
る。
レーブ側のデバイスの分周器の分周を変えることによっ
て電圧制御発振器の発振周波数を簡単に変更でき、たと
えば分周器の分周を１／２００にすれば電圧制御発振器
の発振器周波数を２ＭＨｚに変更できるという効果があ
る。
【図１】本発明の一実施例の半導体集積回路を示すブロ
ック図である。
ック図である。
【図２】従来の半導体集積回路を示すブロック図であ
る。
る。
１ 水晶発振器 ２ 分周器 ３ ２つの入力信号の位相差と周波数差を識別できる
位相検出器 ４ ローパルフィルタ ５ マスター側のデバイス ６ 電圧制御発振器 ７ 分周器 ８ スレーブ側のデバイス ９，１０ インバータ １１ Ｐチャンネルトランジスタ １２ Ｎチャンネルトランジスタ １３ マスター側のデバイスとスレーブ側のデバイス
間のクロック信号ラインの寄生容量 １４ 出力バッファ Ｉ 貫通電流 Ｉ１ 充電電流 Ｉ２ 放電電流 Ａ，Ｂ，Ｃ，Ｅ 出力 Ｄ 入力 Ｆ 信号
位相検出器 ４ ローパルフィルタ ５ マスター側のデバイス ６ 電圧制御発振器 ７ 分周器 ８ スレーブ側のデバイス ９，１０ インバータ １１ Ｐチャンネルトランジスタ １２ Ｎチャンネルトランジスタ １３ マスター側のデバイスとスレーブ側のデバイス
間のクロック信号ラインの寄生容量 １４ 出力バッファ Ｉ 貫通電流 Ｉ１ 充電電流 Ｉ２ 放電電流 Ａ，Ｂ，Ｃ，Ｅ 出力 Ｄ 入力 Ｆ 信号
Claims (2)
- 【請求項１】 基準周波数を入力し直流電圧を発生する
位相検出器と前記位相検出器の出力を入力とするローパ
スフィルタとを備えたマスター側のデバイスと、前記ロ
ーパスフィルタの出力を入力とする電圧制御発振器と前
記電圧制御発振器の出力を入力し分周する分周器とを備
えたスレーブ側のデバイスとを設け、前記スレーブ側の
デバイスの前記分周器の出力を前記マスター側の前記位
相検出器へ直接入力することを特徴とする半導体集積回
路。 - 【請求項２】 前記分周器は１００分の１の分周機能を
有することを特徴とする請求項１記載の半導体集積回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03285794A JP3088151B2 (ja) | 1991-10-31 | 1991-10-31 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03285794A JP3088151B2 (ja) | 1991-10-31 | 1991-10-31 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05129949A JPH05129949A (ja) | 1993-05-25 |
| JP3088151B2 true JP3088151B2 (ja) | 2000-09-18 |
Family
ID=17696166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03285794A Expired - Fee Related JP3088151B2 (ja) | 1991-10-31 | 1991-10-31 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3088151B2 (ja) |
-
1991
- 1991-10-31 JP JP03285794A patent/JP3088151B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05129949A (ja) | 1993-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5359727A (en) | Clock generator using PLL and information processing system using the clock generator | |
| US5126695A (en) | Semiconductor integrated circuit device operated with an applied voltage lower than required by its clock oscillator | |
| JPH0318122A (ja) | 位相差検出回路 | |
| JPH11510664A (ja) | 高速及び高精度の位相ロックループ | |
| JP2001257567A (ja) | 電圧制御発振器およびｐｌｌ回路および半導体集積回路装置 | |
| JPH1065530A (ja) | チャージポンプ回路及びそれを用いたｐｌｌ回路 | |
| JPH02177725A (ja) | Ｐｌｌシンセサイザ回路 | |
| JP2003533115A (ja) | 発振器回路 | |
| JP3088151B2 (ja) | 半導体集積回路 | |
| KR100460813B1 (ko) | 멀티수정제어발진기 | |
| KR100510504B1 (ko) | 차동 전하펌프 및 이를 구비하는 위상 동기 루프 | |
| JPH06303134A (ja) | Ｐｌｌ回路 | |
| JP2553692B2 (ja) | クロック発生装置及び周波数ー電流変換回路 | |
| JP2001024485A (ja) | Ｐｌｌ回路 | |
| JPH06112810A (ja) | ディジタルｉｃ装置 | |
| JPH11299227A (ja) | チャージポンプ回路 | |
| JPH07231223A (ja) | 周波数逓倍回路 | |
| JP3185773B2 (ja) | クロック信号生成システム | |
| JPWO2006129396A1 (ja) | 周波数シンセサイザおよびこれに用いるチャージポンプ回路 | |
| JP3080389B2 (ja) | クロツク発生回路及び本回路を用いた情報処理装置 | |
| JPS62107A (ja) | 半導体装置 | |
| JP3627423B2 (ja) | 低電圧型ｐｌｌ半導体装置 | |
| JP2001144608A (ja) | 位相同期回路 | |
| JPS62274913A (ja) | 電圧制御型発振回路 | |
| JP2000049571A (ja) | 電圧制御発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000627 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070714 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080714 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |