JPH0519023A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPH0519023A JPH0519023A JP3170939A JP17093991A JPH0519023A JP H0519023 A JPH0519023 A JP H0519023A JP 3170939 A JP3170939 A JP 3170939A JP 17093991 A JP17093991 A JP 17093991A JP H0519023 A JPH0519023 A JP H0519023A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- oscillation
- logic
- test
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 発振子あるいは発振時定数までも内蔵した集
積回路装置の動作テストを適切かつ効率良く行なえるよ
うにする。 【構成】 発振子または発振時定数を自蔵する発振回路
と、この発振回路が出力する内部クロックによって動作
する論理回路とともに、上記発振回路と上記論理回路の
間に割り込んで上記内部クロックの制御および外部クロ
ックの導入を行なうテスト回路を集積回路装置に内蔵さ
せるとともに、上記テスト回路を外部に接続するための
端子を設ける。 【効果】 内部の論理回路を外部からのクロックでテス
ト動作させることができるとともに、論理回路に入力さ
れるクロックの状態を外部から直接観測することができ
ることにより、上記目的が達成される。
積回路装置の動作テストを適切かつ効率良く行なえるよ
うにする。 【構成】 発振子または発振時定数を自蔵する発振回路
と、この発振回路が出力する内部クロックによって動作
する論理回路とともに、上記発振回路と上記論理回路の
間に割り込んで上記内部クロックの制御および外部クロ
ックの導入を行なうテスト回路を集積回路装置に内蔵さ
せるとともに、上記テスト回路を外部に接続するための
端子を設ける。 【効果】 内部の論理回路を外部からのクロックでテス
ト動作させることができるとともに、論理回路に入力さ
れるクロックの状態を外部から直接観測することができ
ることにより、上記目的が達成される。
Description
【０００１】
【産業上の利用分野】本発明は、集積回路装置、さらに
はクロック信号によって動作する論理回路を内蔵した混
成集積回路装置に適用して有効な技術に関するものであ
って、たとえばデジタル信号処理装置などに利用して有
効な技術に関するものである。
はクロック信号によって動作する論理回路を内蔵した混
成集積回路装置に適用して有効な技術に関するものであ
って、たとえばデジタル信号処理装置などに利用して有
効な技術に関するものである。
【０００２】
【従来の技術】たとえばモデムなどのデジタル信号処理
装置を構成する論理回路は、その動作にクロックを必要
とするものが多い（たとえば、ＣＱ出版社刊行「トラン
ジスタ技術 １９８７年１０月号」３５２〜４１９頁：
高周波通信技術の徹底研究などを参照）。上述した論理
回路を混成集積回路装置などに集積形成する場合、その
動作に必要なクロックを発生する発振回路も一緒に内蔵
させることが行なわれる。ただし、従来のこの種の集積
回路装置に内蔵される発振回路は、端子を介して外付け
される水晶発振子によって発振動作を行なうものであっ
た。
装置を構成する論理回路は、その動作にクロックを必要
とするものが多い（たとえば、ＣＱ出版社刊行「トラン
ジスタ技術 １９８７年１０月号」３５２〜４１９頁：
高周波通信技術の徹底研究などを参照）。上述した論理
回路を混成集積回路装置などに集積形成する場合、その
動作に必要なクロックを発生する発振回路も一緒に内蔵
させることが行なわれる。ただし、従来のこの種の集積
回路装置に内蔵される発振回路は、端子を介して外付け
される水晶発振子によって発振動作を行なうものであっ
た。
【０００３】そこで、本発明者らは、図２に示すよう
に、発振子あるいは発振時定数までも内蔵した集積回路
装置を開発した。同図において、１は発振子１１を内蔵
する発振回路、２はこの発振回路１が発生する内部クロ
ックＣＬＫ１によって動作する論理回路、３は論理回路
２の入出力信号端子、３１および３２は電源端子（Ｖｃ
ｃ−ＧＮＤ）である。上述した集積回路装置は、発振子
または発振時定数を外部に接続せずに使用することがで
きるため、実装効率の向上および組込装置の部品点数削
減などの利点が得られる。
に、発振子あるいは発振時定数までも内蔵した集積回路
装置を開発した。同図において、１は発振子１１を内蔵
する発振回路、２はこの発振回路１が発生する内部クロ
ックＣＬＫ１によって動作する論理回路、３は論理回路
２の入出力信号端子、３１および３２は電源端子（Ｖｃ
ｃ−ＧＮＤ）である。上述した集積回路装置は、発振子
または発振時定数を外部に接続せずに使用することがで
きるため、実装効率の向上および組込装置の部品点数削
減などの利点が得られる。
【０００４】
【発明が解決しようとする課題】しかしながら、上述し
た技術には、次のような問題のあることが本発明者らに
よってあきらかとされた。すなわち、水晶発振子が外付
けされる従前の集積回路装置では、その発振子を外付け
するための端子から外部クロックを注入することによっ
て内部の論理回路の動作をテストすることができた。と
ころが、発振子までも内蔵させた集積回路装置では、た
とえば出荷時の製品検査などにおいて、外部クロックに
よる動作テストを行なうことができなくなってしまう、
という問題が生じる。
た技術には、次のような問題のあることが本発明者らに
よってあきらかとされた。すなわち、水晶発振子が外付
けされる従前の集積回路装置では、その発振子を外付け
するための端子から外部クロックを注入することによっ
て内部の論理回路の動作をテストすることができた。と
ころが、発振子までも内蔵させた集積回路装置では、た
とえば出荷時の製品検査などにおいて、外部クロックに
よる動作テストを行なうことができなくなってしまう、
という問題が生じる。
【０００５】本発明の目的は、発振子あるいは発振時定
数までも内蔵した集積回路装置の動作テストを適切かつ
効率良く行なえるようにする、という技術を提供するこ
とにある。本発明の前記ならびにそのほかの目的と特徴
は、本明細書の記述および添付図面からあきらかになる
であろう。
数までも内蔵した集積回路装置の動作テストを適切かつ
効率良く行なえるようにする、という技術を提供するこ
とにある。本発明の前記ならびにそのほかの目的と特徴
は、本明細書の記述および添付図面からあきらかになる
であろう。
【０００６】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。すなわち、発振子または発振時定
数を自蔵する発振回路と、この発振回路が出力する内部
クロックによって動作する論理回路とともに、上記発振
回路と上記論理回路の間に割り込んで上記内部クロック
の制御および外部クロックの導入を行なうテスト回路を
集積回路装置に内蔵させ、さらに上記テスト回路を介し
て上記内部クロックを無効にする操作を外部から行なう
ための制御端子、上記テスト回路を介して上記論理回路
に外部クロックを入力させるための入力端子、および上
記発振回路の出力を外部に取り出すためのモニター端子
を設ける、というものである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。すなわち、発振子または発振時定
数を自蔵する発振回路と、この発振回路が出力する内部
クロックによって動作する論理回路とともに、上記発振
回路と上記論理回路の間に割り込んで上記内部クロック
の制御および外部クロックの導入を行なうテスト回路を
集積回路装置に内蔵させ、さらに上記テスト回路を介し
て上記内部クロックを無効にする操作を外部から行なう
ための制御端子、上記テスト回路を介して上記論理回路
に外部クロックを入力させるための入力端子、および上
記発振回路の出力を外部に取り出すためのモニター端子
を設ける、というものである。
【０００７】
【作用】上述した手段によれば、内蔵の発振回路からの
クロックを無効にして、外部からのクロックで論理回路
をテスト動作させることができるとともに、論理回路に
入力されるクロックの状態を外部から直接観測すること
ができる。これにより、発振子あるいは発振時定数まで
も内蔵した集積回路装置の動作テストを適切かつ効率良
く行なえるようにする、という目的が達成される。
クロックを無効にして、外部からのクロックで論理回路
をテスト動作させることができるとともに、論理回路に
入力されるクロックの状態を外部から直接観測すること
ができる。これにより、発振子あるいは発振時定数まで
も内蔵した集積回路装置の動作テストを適切かつ効率良
く行なえるようにする、という目的が達成される。
【０００８】
【実施例】以下、本発明の好適な実施例を図面を参照し
ながら説明する。なお、図において、同一符号は同一あ
るいは相当部分を示すものとする。
ながら説明する。なお、図において、同一符号は同一あ
るいは相当部分を示すものとする。
【０００９】図１は本発明の一実施例による集積回路装
置の一実施例を示す。同図に示す集積回路装置は混成集
積回路装置いわゆるハイブリッドＩＣとして構成された
ものであって、発振子（または発振時定数）１１を自蔵
する発振回路１と、この発振回路１が出力する内部クロ
ックＣＬＫ１によって動作する論理回路２と、上記発振
回路１と上記論理回路２の間に割り込んで上記内部クロ
ックＣＬＫ１の伝達制御および外部クロックＣＬＫ２の
導入を行なうテスト回路４とが一緒に内蔵されている。
置の一実施例を示す。同図に示す集積回路装置は混成集
積回路装置いわゆるハイブリッドＩＣとして構成された
ものであって、発振子（または発振時定数）１１を自蔵
する発振回路１と、この発振回路１が出力する内部クロ
ックＣＬＫ１によって動作する論理回路２と、上記発振
回路１と上記論理回路２の間に割り込んで上記内部クロ
ックＣＬＫ１の伝達制御および外部クロックＣＬＫ２の
導入を行なうテスト回路４とが一緒に内蔵されている。
【００１０】また、外部接続端子としては、論理回路２
の入出力信号端子３および電源電子（Ｖｃｃ−ＧＮＤ）
３１，３２に加えて、上記テスト回路４を介して上記内
部クロックＣＬＫ１を無効にする論理操作を外部から行
なうための制御端子３３、上記テスト回路４を介して上
記論理回路２に外部クロックＣＬＫ２を入力させるため
の入力端子３４、および上記発振回路１の出力を外部に
取り出すためのモニター端子３５が設けられている。テ
スト回路４は、発振回路１から論理回路２へのクロック
ＣＬＫ１の伝達を外部からの電気的操作によって制御す
る第１の論理ゲートＧ１と、上記論理回路２に外部クロ
ックＣＬＫ２を入力させる第２の論理ゲートＧ２によっ
て構成されている。論理ゲートＧ１，Ｇ２は２入力ＮＡ
ＮＤゲートが使用され、端子３３，３４に接続される側
の論理入力は抵抗Ｒ１，Ｒ２によってプルアップされて
いる。
の入出力信号端子３および電源電子（Ｖｃｃ−ＧＮＤ）
３１，３２に加えて、上記テスト回路４を介して上記内
部クロックＣＬＫ１を無効にする論理操作を外部から行
なうための制御端子３３、上記テスト回路４を介して上
記論理回路２に外部クロックＣＬＫ２を入力させるため
の入力端子３４、および上記発振回路１の出力を外部に
取り出すためのモニター端子３５が設けられている。テ
スト回路４は、発振回路１から論理回路２へのクロック
ＣＬＫ１の伝達を外部からの電気的操作によって制御す
る第１の論理ゲートＧ１と、上記論理回路２に外部クロ
ックＣＬＫ２を入力させる第２の論理ゲートＧ２によっ
て構成されている。論理ゲートＧ１，Ｇ２は２入力ＮＡ
ＮＤゲートが使用され、端子３３，３４に接続される側
の論理入力は抵抗Ｒ１，Ｒ２によってプルアップされて
いる。
【００１１】モニター端子３５は、テスト回路４と論理
回路２の間に接続されることにより、論理回路２に入力
されるクロックＣＫＬ１またはＣＫＬ２を取り出すよう
になっている。上述したような発振回路１、論理回路
２、テスト回路４が、混成集積回路として単一のパッケ
ージ内に封止されている。以上のように構成された集積
回路装置は、発振回路１が自蔵の発振子１１で発振する
ことにより、外部に発振子を外付けすることなく、かつ
外部のクロックを使用することなく、論理回路２を動作
させることができる。これにより、実装効率の向上およ
び組込装置の部品点数削減などの利点が得られるように
なっている。
回路２の間に接続されることにより、論理回路２に入力
されるクロックＣＫＬ１またはＣＫＬ２を取り出すよう
になっている。上述したような発振回路１、論理回路
２、テスト回路４が、混成集積回路として単一のパッケ
ージ内に封止されている。以上のように構成された集積
回路装置は、発振回路１が自蔵の発振子１１で発振する
ことにより、外部に発振子を外付けすることなく、かつ
外部のクロックを使用することなく、論理回路２を動作
させることができる。これにより、実装効率の向上およ
び組込装置の部品点数削減などの利点が得られるように
なっている。
【００１２】一方、テスト時には、テスト端子３３を基
準電位（ＧＮＤ）側に接続してＬ（低レベル）すること
により、発振回路１から出力される内部クロックＣＬＫ
１がゲートＧ１によって無効化される。この状態で、入
力端子３４に外部クロックＣＬＫ２を与えると、この外
部クロックＣＬＫ２がゲートＧ２を経て論理回路２に入
力される。これにより、論理回路２を外部クロックＣＬ
Ｋ２によってテスト動作させることができる。また、論
理回路１に入力されるクロックＣＬＫ１／ＣＬＫ２は、
モニター端子３５から外部へ取り出して直接観測するこ
とができる。これにより、発振回路１の動作を外部から
評価することができる。
準電位（ＧＮＤ）側に接続してＬ（低レベル）すること
により、発振回路１から出力される内部クロックＣＬＫ
１がゲートＧ１によって無効化される。この状態で、入
力端子３４に外部クロックＣＬＫ２を与えると、この外
部クロックＣＬＫ２がゲートＧ２を経て論理回路２に入
力される。これにより、論理回路２を外部クロックＣＬ
Ｋ２によってテスト動作させることができる。また、論
理回路１に入力されるクロックＣＬＫ１／ＣＬＫ２は、
モニター端子３５から外部へ取り出して直接観測するこ
とができる。これにより、発振回路１の動作を外部から
評価することができる。
【００１３】さらに、この実施例では、モニター端子３
５がテスト回路４と論理回路２の間に接続されているた
め、論理回路２に入力されるクロックＣＫＬ１またはＣ
ＫＬ２の有無または状態を外部から観測することによ
り、テスト回路４そのもののテストも行なうことができ
る。テストを行なわないときの端子３３，３４は、なに
も接続しない開放状態にしておけば、抵抗Ｒ１，Ｒ２に
よって自動的にＨ（高レベル）にプルアップされる。こ
のときには、発振回路１からの内部クロックＣＬＫ１が
そのまま論理回路２に入力される。以上のようにして、
発振子あるいは発振時定数までも内蔵した集積回路装置
の動作テストを適切かつ効率良く行なうことができる。
５がテスト回路４と論理回路２の間に接続されているた
め、論理回路２に入力されるクロックＣＫＬ１またはＣ
ＫＬ２の有無または状態を外部から観測することによ
り、テスト回路４そのもののテストも行なうことができ
る。テストを行なわないときの端子３３，３４は、なに
も接続しない開放状態にしておけば、抵抗Ｒ１，Ｒ２に
よって自動的にＨ（高レベル）にプルアップされる。こ
のときには、発振回路１からの内部クロックＣＬＫ１が
そのまま論理回路２に入力される。以上のようにして、
発振子あるいは発振時定数までも内蔵した集積回路装置
の動作テストを適切かつ効率良く行なうことができる。
【００１４】以上、本発明者によってなされた発明を実
施例にもとづき具体的に説明したが、本発明は上記実施
例に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。たとえ
ば、論理回路２はアナログ回路を含む回路であってもよ
い。以上の説明では主として、本発明者によってなされ
た発明をその背景となった利用分野である混成集積回路
装置に適用した場合について説明したが、それに限定さ
れるものではなく、たとえばモノリシック型の半導体集
積回路装置にも適用できる。
施例にもとづき具体的に説明したが、本発明は上記実施
例に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。たとえ
ば、論理回路２はアナログ回路を含む回路であってもよ
い。以上の説明では主として、本発明者によってなされ
た発明をその背景となった利用分野である混成集積回路
装置に適用した場合について説明したが、それに限定さ
れるものではなく、たとえばモノリシック型の半導体集
積回路装置にも適用できる。
【００１５】
【発明の効果】本願において開示される発明のうち、代
表的なものの概要を簡単に説明すれば、下記のとおりで
ある。すなわち、発振子あるいは発振時定数までも内蔵
した集積回路装置の動作テストを適切かつ効率良く行な
うことができる、という効果が得られる。
表的なものの概要を簡単に説明すれば、下記のとおりで
ある。すなわち、発振子あるいは発振時定数までも内蔵
した集積回路装置の動作テストを適切かつ効率良く行な
うことができる、という効果が得られる。
【図１】本発明による集積回路装置の一実施例を示すブ
ロック回路図
ロック回路図
【図２】従来の集積回路装置の一実施例を示すブロック
回路図
回路図
１ 発振回路
１１ 発振子
２ 論理回路
３，３１〜３５ 端子
４ テスト回路
ＣＬＫ１ 内部クロック
ＣＬＫ２ 外部クロック
Ｇ１，Ｇ２ 論理ゲート
Claims (4)
- 【請求項１】 発振子または発振時定数を自蔵する発振
回路と、この発振回路が出力する内部クロックによって
動作する論理回路と、上記発振回路と上記論理回路の間
に割り込んで上記内部クロックの制御および外部クロッ
クの導入を行なうテスト回路とを内蔵するとともに、上
記テスト回路を介して上記内部クロックを無効にする操
作を外部から行なうための制御端子と、上記テスト回路
を介して上記論理回路に外部クロックを入力させるため
の入力端子と、上記発振回路の出力を外部に取り出すた
めのモニター端子とを備えた集積回路装置。 - 【請求項２】 テスト回路は、発振回路から論理回路へ
のクロックの伝達を外部からの電気的操作によって制御
する第１の論理ゲートと、上記論理回路に外部クロック
を入力させる第２の論理ゲートによって構成されている
ことを特徴とする請求項１に記載の集積回路装置。 - 【請求項３】 発振回路の出力を外部に取り出すための
モニター端子は、テスト回路と論理回路の間に接続され
ていることを特徴とする請求項１または２に記載の集積
回路装置。 - 【請求項４】 発振回路、論理回路、テスト回路が混成
集積回路として単一のパッケージ内に封止されているこ
とを特徴とする請求項１から３までのいずれかに記載の
集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3170939A JPH0519023A (ja) | 1991-07-11 | 1991-07-11 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3170939A JPH0519023A (ja) | 1991-07-11 | 1991-07-11 | 集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0519023A true JPH0519023A (ja) | 1993-01-26 |
Family
ID=15914175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3170939A Pending JPH0519023A (ja) | 1991-07-11 | 1991-07-11 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0519023A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1494105A1 (en) * | 2003-07-04 | 2005-01-05 | Alps Electric Co., Ltd. | Signal processing circuit module in which selection of clock signal is switched by simple means |
| JP2010136471A (ja) * | 2008-12-02 | 2010-06-17 | Mitsumi Electric Co Ltd | 二次電池保護用集積回路装置及び二次電池保護用集積回路装置の検査方法 |
| US9675593B2 (en) | 2012-10-02 | 2017-06-13 | Intermune, Inc. | Anti-fibrotic pyridinones |
-
1991
- 1991-07-11 JP JP3170939A patent/JPH0519023A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1494105A1 (en) * | 2003-07-04 | 2005-01-05 | Alps Electric Co., Ltd. | Signal processing circuit module in which selection of clock signal is switched by simple means |
| JP2010136471A (ja) * | 2008-12-02 | 2010-06-17 | Mitsumi Electric Co Ltd | 二次電池保護用集積回路装置及び二次電池保護用集積回路装置の検査方法 |
| US9675593B2 (en) | 2012-10-02 | 2017-06-13 | Intermune, Inc. | Anti-fibrotic pyridinones |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61191973A (ja) | 試験回路をそなえた半導体集積回路 | |
| JPH0519023A (ja) | 集積回路装置 | |
| JPH05120457A (ja) | 発振回路を備えるｉｃ回路 | |
| US5696469A (en) | Clock oscillator | |
| JP2890991B2 (ja) | 発振回路 | |
| JPS6148726B2 (ja) | ||
| JP3843720B2 (ja) | 定電圧出力装置 | |
| JP3185773B2 (ja) | クロック信号生成システム | |
| JP3122113B2 (ja) | 半導体回路 | |
| JP2712746B2 (ja) | 発振回路 | |
| JP4127375B2 (ja) | マイクロコンピュータ | |
| JPH0426221A (ja) | 発振回路 | |
| JPS63299161A (ja) | Ｃｍｏｓインバ−タ回路装置 | |
| JPH0722245B2 (ja) | 発振回路 | |
| JPS59168704A (ja) | 半導体集積回路 | |
| JPS62186617A (ja) | 発振制御回路 | |
| JPS6238671B2 (ja) | ||
| JPH06202755A (ja) | 半導体集積回路 | |
| JPH01250120A (ja) | クロック制御方式 | |
| JPH05304418A (ja) | Ｃｍｏｓ型水晶発振回路 | |
| JPH01125114A (ja) | 半導体集積回路 | |
| JPH06161594A (ja) | 電子回路装置 | |
| JPH0553402B2 (ja) | ||
| JPH05136630A (ja) | Ｃｍｏｓ水晶発振回路用増幅回路及びその使用方法 | |
| JPH0495785A (ja) | 半導体集積回路装置 |