JP4127375B2 - マイクロコンピュータ - Google Patents
マイクロコンピュータ Download PDFInfo
- Publication number
- JP4127375B2 JP4127375B2 JP2002278388A JP2002278388A JP4127375B2 JP 4127375 B2 JP4127375 B2 JP 4127375B2 JP 2002278388 A JP2002278388 A JP 2002278388A JP 2002278388 A JP2002278388 A JP 2002278388A JP 4127375 B2 JP4127375 B2 JP 4127375B2
- Authority
- JP
- Japan
- Prior art keywords
- pad
- output
- terminal
- input
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Description
【０００１】
【発明の属する技術分野】
本発明はマイクロコンピュータに関し、特にサブクロックの内部出力を製造時に選択するマイクロコンピュータに関する。
【０００２】
【従来の技術】
マイクロコンピュータには、メインクロックの１系統のクロックで動作するものと、メインクロックとサブクロックの２系統のクロックで動作するものがある。２系統のクロックで動作するマイクロコンピュータは、通常動作においては、高速のメインクロック（例えば４〜８ＭＨｚ）で動作し、待機時（スリープモード）においては、低速のサブクロック（例えば３２〜１００ｋＨｚ）で動作する。
【０００３】
ところで、半導体記憶装置においては、一部機能が異なる２種類の製品を製造する場合、１つの半導体チップに２種類の機能を持つように設計し、どちらか一方の機能を、製造時のボンディング接続によって選択する（例えば、特許文献１）。
【０００４】
また、半導体装置には、外部端子に入力される電圧によって、機能を使い分けるものがある（例えば、特許文献２）。
これに対し、動作するクロックが１系統、２系統と異なるだけで、他の全ての機能が同一である２種類のマイクロコンピュータを製造する場合は、以下の２つの方法によって行われていた。
【０００５】
第１の方法では、メインクロックのみを内部出力する回路を搭載したマイクロコンピュータとメインクロック及びサブクロックを内部出力する回路を搭載したマイクロコンピュータを別々に製造するため、２種類のメタルマスクを作成する。そして、メタルオプションによって、仕様にあわせて、メインクロックのみで動作するマイクロコンピュータ、又はメインクロック、サブクロックで動作するマイクロコンピュータを製造する。
【０００６】
第２の方法では、メインクロックを内部出力する回路、サブクロックを内部出力する回路、及びサブクロックの内部出力を電圧によって選択する回路を搭載したマイクロコンピュータを製造する。そして、サブクロックの内部出力を選択するための外部端子を設ける。外部端子に入力する電圧を指定することによって、メインクロックのみで動作をするマイクロコンピュータ、又はメインクロックとサブクロックで動作をするマイクロコンピュータを製造する。
【０００７】
【特許文献１】
特許第３３１９１０５号明細書（第３−４貢、第１図）
【特許文献２】
特開昭６１−０１６０９５号公報（第２−３貢、第１図）
【０００８】
【発明が解決しようとする課題】
しかしながら、メインクロックのみで動作するマイクロコンピュータとメインクロック、サブクロックで動作するマイクロコンピュータを製造するために、２種類のメタルマスクを作成することは、コストが増大し、また、レジスト工程等からそれぞれを製造しなければならず製造期間が長くなってしまうという問題点があった。
【０００９】
また、メインクロック、サブクロックで動作するマイクロコンピュータを製造し、サブクロックの内部出力を指定する外部端子を設けることは、端子数を浪費し、チップサイズが増大してしまうという問題点があった。
【００１０】
本発明はこのような点に鑑みてなされたものであり、メインクロック及びサブクロックを出力する回路を共通のマスクで形成し、ボンディング接続によって、サブクロックの内部出力を選択することによって、製造コスト、製造期間を低減し、さらに、チップサイズの増大を抑制したマイクロコンピュータを提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明では上記課題を解決するために、サブクロックの内部出力を製造時に選択し、メインクロックの１系統、または、前記メインクロックと前記サブクロックの２系統で動作させるか選択するマイクロコンピュータにおいて、外部に接続される第１の端子及び第２の端子と、前記メインクロックを内部出力するメインクロック出力回路と、前記メインクロック出力回路と共通のマスクで形成され、第１のパッド及び第２のパッドを有するサブクロック出力回路と、第１の入出力パッドを有する第１の入出力回路と、第２の入出力パッドを有する第２の入出力回路と、を有し、前記第１の端子及び前記第２の端子は、前記第１のパッド及び前記第２のパッドにボンディング接続されるか、或いは前記第１の入出力パッド及び前記第２の入出力パッドのそれぞれにボンディング接続される、ことを特徴とするマイクロコンピュータが提供される。
【００１２】
このようなマイクロコンピュータによると、メインクロック出力回路とサブクロック出力回路を共通のマスクで形成し、ボンディング接続によって、サブクロックの内部出力を選択するので、製造コスト、製造期間を低減し、また、サブクロックの内部出力を選択する外部端子を不要とする。
また、第１の端子及び第２の端子を、サブクロック出力回路の第１のパッド及び第２のパッドにボンディング接続し、或いは第１の入出力回路の第１の入出力パッド又は第２の入出力回路の第２の入出力パッドのそれぞれにボンディング接続することにより、第１の端子及び第２の端子をサブクロック生成のための機能、または、入出力端子としての機能として使用できる。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
図１は、本発明のマイクロコンピュータの原理図である。図に示すマイクロコンピュータは、パッケージの上部を除いた状態で示してある。マイクロコンピュータは、端子１、パッド２、メインクロック出力回路３ａ、サブクロック出力回路３ｂ、パッケージ４、及び半導体チップ５を有している。
【００１４】
マイクロコンピュータは、１種類のマスクで、メインクロック出力回路３ａ、サブクロック出力回路３ｂが形成される。そして、ボンディング接続によって、サブクロックの内部出力が選択される。
【００１５】
端子１は、パッケージ４に固定されている。端子１の第１の端子１ａ及び第２の端子１ｂには、外部に設けられた発振素子、例えば水晶発振子が接続される。半導体チップ５は、パッケージ４上に固定され、パッド２が形成されている。また、半導体チップ５は、メインクロック出力回路３ａ、サブクロック出力回路３ｂ、及びマイクロコンピュータとして機能するための内部回路が形成されている。パッド２の第１のパッド２ａ及び第２のパッド２ｂは、マイクロコンピュータの内部でサブクロックを出力させる場合に、第１の端子１ａ及び第２の端子１ｂと接続される。
【００１６】
メインクロック出力回路３ａは、端子１（第１の端子及び第２の端子を除く）に接続される外部発振素子、例えば水晶発振子の振動周波数に基づいて、メインクロックＭＣＬＫを半導体チップ５の内部回路に出力する。
【００１７】
サブクロック出力回路３ｂは、第１の端子１ａ及び第２の端子１ｂに接続される外部発振素子、例えば水晶発振子の振動周波数に基づいて、サブクロックＳＣＬＫを半導体チップ５の内部回路に出力する。サブクロック出力回路３ｂは、メインクロック出力回路３ａと共通のマスクによって形成される。
【００１８】
メインクロックとサブクロックの２系統のクロックで動作するマイクロコンピュータを製造する場合、第１の端子１ａと第１のパッド２ａ及び第２の端子１ｂと第２のパッド２ｂをボンディング接続する。これにより、第１の端子１ａ及び第２の端子１ｂに水晶発振子を接続することによって、サブクロック出力回路３ｂは、サブクロックＳＣＬＫを出力する。マイクロコンピュータは、メインクロックＭＣＬＫとサブクロックＳＣＬＫの２系統のクロックで動作することとなる。
【００１９】
また、メインクロックＭＣＬＫのみで動作するマイクロコンピュータを製造する場合には、ボンディング接続時に第１の端子１ａと第１のパッド２ａ及び第２の端子１ｂと第２のパッド２ｂをボンディング接続しないようにする。
【００２０】
このように、共通のマスクでサブクロック出力回路３ｂとメインクロック出力回路３ａを形成し、製造時のボンディング接続によって、サブクロックの出力選択を行うので、サブクロック出力回路３ｂとメインクロック出力回路３ａの別々のマスクを作成する必要がなく、製造コスト、製造期間を低減することができる。また、サブクロックの内部出力を選択するための端子が不要であり、チップサイズの増大を抑制することができる。
【００２１】
図２は、本発明の実施の形態に係るマイクロコンピュータのボンディング接続前の構成図である。マイクロコンピュータは、パッケージ１１、パッケージ１１上に搭載された半導体チップ１２、半導体チップ１２上に形成されたメインクロック出力回路１３、入出力回路１４，１６、サブクロック出力回路１５、及び抵抗Ｒ２を有している。なお、メインクロック出力回路１３、入出力回路１４，１６、サブクロック出力回路１５は、共通のメタルマスクによって、半導体チップ１２上に形成される。パッケージ１１は、上部パッケージを除いた状態で示してある。
【００２２】
パッケージ１１は、メインクロックを発振するための水晶発振子が接続される端子Ｘ０，Ｘ１、サブクロックを発振するための水晶発振子が接続され、又は信号が入出力される端子Ｐ０／ＸＡ０，Ｐ１／ＸＡ１、及び電源電圧が入力される端子ＶｃｃＸ，ＶｓｓＸを有している。
【００２３】
半導体チップ１２は、端子Ｘ０とボンディング接続されるパッドＰＤＸ０、端子Ｘ１とボンディング接続されるパッドＰＤＸ１、端子Ｐ０／ＸＡ０とボンディング接続されるパッドＰＤＰ０、端子Ｐ０／ＸＡ０とボンディング接続されるパッドＰＤＸＡ０、端子Ｐ１／ＸＡ１とボンディング接続されるパッドＰＤＸＡ１、端子Ｐ１／ＸＡ１とボンディング接続されるパッドＰＤＰ１、端子ＶｃｃＸとボンディング接続されるパッドＰＤＶｃｃ、端子ＶｓｓＸとボンディング接続されるパッドＰＤＶｓｓ、及び端子ＶｃｃＸ又は端子ＶｓｓＸと接続されるパッドＰＤＳＥＬを有している。なお、パッドＰＤＰ０，ＰＤＸＡ０は、一方が端子Ｐ０／ＸＡ０とボンディング接続されると他方は、ボンディング接続されない。パッドＰＤＰ１，ＰＤＸＡ１は、一方が端子Ｐ１／ＸＡ１とボンディング接続されると他方は、ボンディング接続されない。なお、半導体チップ１２には、図示しないが、マイクロコンピュータとして機能するための内部回路が形成されている。
【００２４】
メインクロック出力回路１３は、端子Ｘ０，Ｘ１に接続される水晶発振子の振動周波数に応じた周波数のメインクロックＭＣＬＫを半導体チップ１２の内部回路に出力する。また、メインクロック出力回路１３は、クロック停止信号ＭＣＳＴが半導体チップ１２の内部回路から入力されると、メインクロックＭＣＬＫの出力を停止する。メインクロック出力回路１３は、インバータ回路Ｚ１，Ｚ２、ＮＯＲ回路Ｚ３，Ｚ４から構成される。
【００２５】
ＮＯＲ回路Ｚ３の一方の入力は、パッドＰＤＸ０と接続されている。ＮＯＲ回路Ｚ３の他方の入力は、インバータ回路Ｚ１を介して、パッドＰＤＸ１と接続されている。ＮＯＲ回路Ｚ３の出力は、ＮＯＲ回路Ｚ４の入力に接続されている。ＮＯＲ回路Ｚ４は、クロック停止信号ＭＣＳＴが入力される。ＮＯＲ回路Ｚ４の出力は、インバータ回路Ｚ２を介して、インバータ回路Ｚ１の入力と接続されている。メインクロック出力回路１３は、クロック停止信号ＭＣＳＴが‘Ｌ’状態のとき、メインクロックＭＣＬＫを出力する。
【００２６】
図３は、水晶発振子が接続された場合の端子におけるクロック波形、メインクロック出力回路から出力されるメインクロック波形、及びクロック停止信号を示す図である。図に示すように、端子Ｘ０，Ｘ１には、‘Ｈ’状態と‘Ｌ’状態が反転されたクロックが生じる。メインクロック出力回路１３は、クロック停止信号ＭＣＳＴが‘Ｌ’状態のとき、メインクロックＭＣＬＫを出力する。メインクロック出力回路１３は、クロック停止信号ＭＣＳＴが‘Ｈ’状態になると、端子Ｘ０に生じるクロックを‘Ｌ’状態に固定し、端子Ｘ１に生じるクロックを‘Ｈ’状態に固定し、メインクロックＭＣＬＫの出力を停止する（‘Ｌ’状態にする）。
【００２７】
入出力回路１４は、パッドＰＤＰ０，ＰＤＳＥＬと接続されている。入出力回路１４は、パッドＰＤＳＥＬに生じる電圧に応じて、パッドＰＤＰ０に入力される信号（端子Ｐ０／ＸＡ０とボンディング接続された場合の端子Ｐ０／ＸＡ０から）を入力信号ＰＩ０として、半導体チップ１２の内部回路に出力する。また、入出力回路１４は、半導体チップ１２の内部回路から出力される出力信号ＰＯＡ０，ＰＯＢ０に基づく状態の信号を、パッドＰＤＳＥＬに生じる電圧に応じて、パッドＰＤＰ０に出力する。入出力回路１４は、トランジスタＱ１，Ｑ２、ＮＯＲ回路Ｚ５、ＡＮＤ回路Ｚ６，Ｚ７、及び抵抗Ｒ１から構成される。
【００２８】
トランジスタＱ１は、ＰチャネルＭＯＳトランジスタである。トランジスタＱ２は、ＮチャネルＭＯＳトランジスタである。トランジスタＱ１のゲートは、ＮＯＲ回路Ｚ５の出力と接続されている。トランジスタＱ１のソースは、電源Ｖｃｃと接続されている。トランジスタＱ１のドレインは、トランジスタＱ２のドレインと接続されている。トランジスタＱ２のソースは、グランドに接続されている。トランジスタＱ２のゲートは、ＡＮＤ回路Ｚ６の出力と接続されている。トランジスタＱ１，Ｑ２のドレインは、パッドＰＤＰ０と接続されている。
【００２９】
ＮＯＲ回路Ｚ５には、出力信号ＰＯＡ０とパッドＰＤＳＥＬに生じる電圧が入力される。ＮＯＲ回路Ｚ５は、パッドＰＤＳＥＬに生じる電圧が‘Ｈ’状態のとき（端子ＶｃｃＸとパッドＰＤＳＥＬがボンディング接続された場合）、半導体チップ１２の内部回路から出力される出力信号ＰＯＡ０をトランジスタＱ１のゲートに出力する。
【００３０】
ＡＮＤ回路Ｚ６には、出力信号ＰＯＢ０とパッドＰＤＳＥＬに生じる電圧が入力される。ＡＮＤ回路Ｚ６は、パッドＰＤＳＥＬに生じる電圧が‘Ｈ’状態のとき、半導体チップ１２の内部回路から出力される出力信号ＰＯＢ０をトランジスタＱ２のゲートに出力する。
【００３１】
ＡＮＤ回路Ｚ７には、抵抗Ｒ１を介して、パッドＰＤＰ０に入力される信号（端子Ｐ０／ＸＡ０とボンディング接続された場合の端子Ｐ０／ＸＡ０から）とパッドＰＤＳＥＬに生じる電圧が入力される。ＡＮＤ回路Ｚ７は、パッドＰＤＳＥＬに生じる電圧が‘Ｈ’状態のとき、パッドＰＤＰ０に生じる電圧を入力信号ＰＩ０として内部回路に出力する。
【００３２】
サブクロック出力回路１５は、パッドＰＤＸＡ０，ＰＤＸＡ１と接続され、端子Ｐ０／ＸＡ０，Ｐ１／ＸＡ１に接続される水晶発振子の振動周波数に応じた周波数のサブクロックＳＣＬＫを半導体チップ１２の内部回路に出力する。また、サブクロック出力回路１５は、パッドＰＤＳＥＬと接続され、パッドＰＤＳＥＬに生じる電圧に応じて、サブクロックＳＣＬＫの出力を停止する。サブクロック出力回路１５は、パッドＰＤＳＥＬに生じる電圧が‘Ｌ’状態のとき（端子ＶｓｓＸとパッドＰＤＳＥＬが接続された場合）、サブクロックＳＣＬＫを出力する。サブクロック出力回路１５は、出力するサブクロックＳＣＬＫの周波数が、メインクロック出力回路１３が出力するメインクロックＭＣＬＫの周波数と異なるだけで、回路構成は同じであり、その説明は省略する。
【００３３】
入出力回路１６は、パッドＰＤＰ１，ＰＤＳＥＬと接続されている。入出力回路１６は、パッドＰＤＳＥＬに生じる電圧に応じて、パッドＰＤＰ１に入力される信号（端子Ｐ１／ＸＡ１とボンディング接続された場合の端子Ｐ１／ＸＡ１から）を入力信号ＰＩ１として、半導体チップ１２の内部回路に出力する。また、入出力回路１６は、半導体チップ１２の内部回路から出力される出力信号ＰＯＡ１，ＰＯＢ１に基づく状態の信号を、パッドＰＤＳＥＬに生じる電圧に応じて、パッドＰＤＰ１に出力する。入出力回路１６の回路構成は、入出力回路１４の回路構成と同様であり、その説明は省略する。
【００３４】
パッドＰＤＶｃｃは、端子ＶｃｃＸと接続される。パッドＰＤＶｓｓは、端子ＶｓｓＸと接続される。端子ＶｃｃＸ，ＶｓｓＸには、外部からの電源Ｖｃｃの電圧が供給され、パッドＰＤＶｃｃ，ＰＤＶｓｓは、供給された電源Ｖｃｃの電圧をメインクロック出力回路１３、入出力回路１４，１６、サブクロック出力回路１５、及び半導体チップ１２の内部回路に供給する。具体的には、端子ＶｃｃＸには、電源Ｖｃｃの正の電圧が入力され、端子ＶｓｓＸには、電源Ｖｃｃのグランドの電圧が入力される。
【００３５】
パッドＰＤＳＥＬは、端子ＶｃｃＸ又は端子ＶｓｓＸとボンディング接続され、端子ＶｃｃＸ，ＶｓｓＸに供給される電源電圧を選択信号ＳＥＬとして、入出力回路１４，１６、サブクロック出力回路１５に出力する。パッドＰＤＳＥＬは、パッドＰＤＶｃｃとパッドＰＤＶｓｓの間に設けられる。
【００３６】
次に、マイクロコンピュータをメインクロックとサブクロックの２系統で動作するようにボンディング接続する場合について説明する。
図４は、図２のマイクロコンピュータをメインクロックとサブクロックの２系統のクロックで動作させる場合のボンディング接続を示した図である。図５は、図２のマイクロコンピュータをメインクロックとサブクロックの２系統のクロックで動作させる場合のパッドと端子の接続関係を示した図である。
【００３７】
マイクロコンピュータを２系統のクロックで動作させるには、図５の接続一覧２１に示すように、パッドＰＤＳＥＬは、端子ＶｓｓＸとボンディング接続する。パッドＰＤＰ０は、非接続にする（ＮＣ：ノンコネクション）。パッドＰＤＰ１は、非接続にする。パッドＰＤＸＡ０は、端子Ｐ０／ＸＡ０とボンディング接続する。パッドＰＤＸＡ１は、端子Ｐ１／ＸＡ１とボンディング接続する。また、端子Ｘ０，Ｘ１とパッドＰＤＸ０，ＰＤＸ１をボンディング接続する。端子ＶｃｃＸ，ＶｓｓＸとパッドＰＤＶｃｃ，ＰＤＶｓｓをボンディング接続する。これにより、各端子とパッドは、図４に示すように接続される。
【００３８】
このように、パッドＰＤＸＡ０と端子Ｐ０／ＸＡ０、パッドＰＤＸＡ１と端子Ｐ１／ＸＡ１をボンディング接続することによって、端子Ｐ０／ＸＡ０，Ｐ１／ＸＡ１は、サブクロック出力回路１５が、サブクロックＳＣＬＫを出力するための水晶発振子が接続される端子となる。パッドＰＤＳＥＬと端子ＶｓｓＸを接続することによって、選択信号ＳＥＬは、‘Ｌ’状態となり、サブクロック出力回路１５は、サブクロックＳＣＬＫの出力が可能となる。
【００３９】
なお、入出力回路１４は、‘Ｌ’状態の選択信号ＳＥＬが入力されることによって、出力信号ＰＯＡ０，ＰＯＢ０に基づく信号をパッドＰＤＰ０に出力しない。また、入出力回路１４は、入力信号ＰＩ０を半導体チップ１２の内部回路に出力しない。入出力回路１６は、‘Ｌ’状態の選択信号が入力されることによって、出力信号ＰＯＡ１，ＰＯＢ１をパッドＰＤＰ１に出力しない。また、入出力回路１６は、入力信号ＰＩ０を半導体チップ１２の内部回路に出力しない。
【００４０】
さらに、パッドＰＤＰ０と端子Ｐ０／ＸＡ０は、ボンディング接続されておらず、出力信号ＰＯＡ０，ＰＯＢ０に基づく信号は、端子Ｐ０／ＸＡ０に出力されない。また、外部から端子Ｐ０／ＸＡ０に入力される信号は、半導体チップ１２の入出力回路１４に入力されない。
【００４１】
次に、マイクロコンピュータをメインクロックのみで動作するようにボンディング接続する場合について説明する。
図６は、図２のマイクロコンピュータをメインクロックの１系統のクロックで動作させる場合のボンディング接続を示した図である。図７は、図２のマイクロコンピュータをメインクロックの１系統のクロックで動作させる場合のパッドと端子の接続関係を示した図である。
【００４２】
マイクロコンピュータを１系統のクロックで動作させるには、図７の接続一覧２２に示すように、パッドＰＤＳＥＬは、端子ＶｃｃＸとボンディング接続する。パッドＰＤＰ０は、端子Ｐ０／ＸＡ０と接続する。パッドＰＤＰ１は、端子Ｐ１／ＸＡ１と接続する。パッドＰＤＸＡ０は、非接続（ＮＣ：ノンコネクション）である。パッドＰＤＸＡ１は、非接続である。また、端子Ｘ０，Ｘ１とパッドＰＤＸ０，ＰＤＸ１をボンディング接続する。端子ＶｃｃＸ，ＶｓｓＸとパッドＰＤＶｃｃ，ＰＤＶｓｓをボンディング接続する。これにより、各端子とパッドは、図６に示すように接続される。
【００４３】
このように、パッドＰＤＰ０と端子Ｐ０／ＸＡ０、パッドＰＤＰ１と端子Ｐ１／ＸＡ１をボンディング接続することによって、端子Ｐ０／ＸＡ０，Ｐ１／ＸＡ１は、外部から信号を入力し、半導体チップ１２の内部回路の信号を出力する入出力端子となる。そして、入出力回路１４は、‘Ｈ’状態の選択信号ＳＥＬが入力されることによって、出力信号ＰＯＡ０，ＰＯＢ０の信号状態に基づいた信号をパッドＰＤＰ０、端子Ｐ０／ＸＡ０に出力する。入出力回路１４は、端子Ｐ０／ＸＡ０に外部から入力される信号を半導体チップ１２の内部回路に入力する。同様に、入出力回路１６は、‘Ｈ’状態の選択信号が入力されることによって、出力信号ＰＯＡ１，ＰＯＢ１の信号状態に基づいた信号をパッドＰＤＰ０、端子Ｐ０／ＸＡ０に出力する。また、入出力回路１６は、端子Ｐ０／ＸＡ０に外部から入力される信号を半導体チップ１２の内部回路に入力する。
【００４４】
なお、サブクロック出力回路１５は、‘Ｈ’状態の選択信号ＳＥＬより、サブクロックＳＣＬＫを出力しない。また、パッドＰＤＸＡ０，ＰＤＸＡ１と端子ＰＤＸＡ０，ＰＤＸＡ１が非接続であることからも、サブクロック出力回路１５は、サブクロックＳＣＬＫを出力しない。
【００４５】
このように、共通のメタルマスクで、半導体チップ１２にメインクロック出力回路１３、サブクロック出力回路１５を形成し、ボンディング接続によって、サブクロックＳＣＬＫの内部出力を選択するので、製造コスト、製造期間を低減することができ、また、サブクロックの内部出力を選択するための端子が不要であり、チップサイズの増大を抑制することができる。
【００４６】
また、サブクロックＳＣＬＫを内部出力させない場合は、パッドＰＤＰ０，ＰＤＸＡ１と端子Ｐ０／ＸＡ０，Ｐ１／ＸＡ１をボンディング接続することにより、水晶発振子が接続される端子Ｐ０／ＸＡ０，Ｐ１／ＸＡ１は、信号の入出力端子として使用することができ、端子数の増加を抑え、チップサイズの増大を抑制することができる。
【００４７】
さらに、電源電圧が入力されるパッドＰＤＶｃｃ，ＰＤＶｓｓの間にパッドＰＤＳＥＬを設けることによって、パッドＰＤＳＥＬとパッドＰＤＶｃｃ又はパッドＰＤＶｓｓのボンディング接続を容易に行うことができる。
【００４８】
【発明の効果】
以上説明したように本発明では、メインクロック出力回路とサブクロック出力回路を共通のマスクで形成し、ボンディング接続によって、サブクロックの内部出力を選択するようにしたので、製造コスト、製造期間を低減することができ、さらに、チップサイズの増大を抑制することができる。
また、第１の端子及び第２の端子を、サブクロック出力回路の第１のパッド及び第２のパッドにボンディング接続し、或いは第１の入出力回路の第１の入出力パッド又は第２の入出力回路の第２の入出力パッドにボンディング接続することにより、第１の端子及び第２の端子をサブクロック生成のための機能、または、入出力端子としての機能として使用することができる。
【図面の簡単な説明】
【図１】本発明のマイクロコンピュータの原理図である。
【図２】本発明の実施の形態に係るマイクロコンピュータのボンディング接続前の構成図である。
【図３】水晶発振子が接続された場合の端子におけるクロック波形、メインクロック出力回路から出力されるメインクロック波形、及びクロック停止信号を示す図である。
【図４】図２のマイクロコンピュータをメインクロックとサブクロックの２系統のクロックで動作させる場合のボンディング接続を示した図である。
【図５】図２のマイクロコンピュータをメインクロックとサブクロックの２系統クロックで動作させる場合のパッドと端子の接続関係を示した図である。
【図６】図２のマイクロコンピュータをメインクロックの１系統のクロックで動作させる場合のボンディング接続を示した図である。
【図７】図２のマイクロコンピュータをメインクロックの１系統のクロックで動作させる場合のパッドと端子の接続関係を示した図である。
【符号の説明】
１ 端子
１ａ 第１の端子
１ｂ 第２の端子
２ パッド
２ａ 第１のパッド
２ｂ 第２のパッド
３ａ，１３ メインクロック出力回路
３ｂ，１５ サブクロック出力回路
４，１１ パッケージ
５，１２ 半導体チップ
１４，１６ 入出力回路
Ｘ０，Ｘ１，Ｐ０／ＸＡ０，Ｐ１／ＸＡ１，ＶｃｃＸ，ＶｓｓＸ 端子
ＰＤＸ，ＰＤＸ１，ＰＤＰ０，ＰＤＰ１，ＰＤＸＡ０，ＰＤＸＡ１，ＰＤｖｃｃ パッド
【発明の属する技術分野】
本発明はマイクロコンピュータに関し、特にサブクロックの内部出力を製造時に選択するマイクロコンピュータに関する。
【０００２】
【従来の技術】
マイクロコンピュータには、メインクロックの１系統のクロックで動作するものと、メインクロックとサブクロックの２系統のクロックで動作するものがある。２系統のクロックで動作するマイクロコンピュータは、通常動作においては、高速のメインクロック（例えば４〜８ＭＨｚ）で動作し、待機時（スリープモード）においては、低速のサブクロック（例えば３２〜１００ｋＨｚ）で動作する。
【０００３】
ところで、半導体記憶装置においては、一部機能が異なる２種類の製品を製造する場合、１つの半導体チップに２種類の機能を持つように設計し、どちらか一方の機能を、製造時のボンディング接続によって選択する（例えば、特許文献１）。
【０００４】
また、半導体装置には、外部端子に入力される電圧によって、機能を使い分けるものがある（例えば、特許文献２）。
これに対し、動作するクロックが１系統、２系統と異なるだけで、他の全ての機能が同一である２種類のマイクロコンピュータを製造する場合は、以下の２つの方法によって行われていた。
【０００５】
第１の方法では、メインクロックのみを内部出力する回路を搭載したマイクロコンピュータとメインクロック及びサブクロックを内部出力する回路を搭載したマイクロコンピュータを別々に製造するため、２種類のメタルマスクを作成する。そして、メタルオプションによって、仕様にあわせて、メインクロックのみで動作するマイクロコンピュータ、又はメインクロック、サブクロックで動作するマイクロコンピュータを製造する。
【０００６】
第２の方法では、メインクロックを内部出力する回路、サブクロックを内部出力する回路、及びサブクロックの内部出力を電圧によって選択する回路を搭載したマイクロコンピュータを製造する。そして、サブクロックの内部出力を選択するための外部端子を設ける。外部端子に入力する電圧を指定することによって、メインクロックのみで動作をするマイクロコンピュータ、又はメインクロックとサブクロックで動作をするマイクロコンピュータを製造する。
【０００７】
【特許文献１】
特許第３３１９１０５号明細書（第３−４貢、第１図）
【特許文献２】
特開昭６１−０１６０９５号公報（第２−３貢、第１図）
【０００８】
【発明が解決しようとする課題】
しかしながら、メインクロックのみで動作するマイクロコンピュータとメインクロック、サブクロックで動作するマイクロコンピュータを製造するために、２種類のメタルマスクを作成することは、コストが増大し、また、レジスト工程等からそれぞれを製造しなければならず製造期間が長くなってしまうという問題点があった。
【０００９】
また、メインクロック、サブクロックで動作するマイクロコンピュータを製造し、サブクロックの内部出力を指定する外部端子を設けることは、端子数を浪費し、チップサイズが増大してしまうという問題点があった。
【００１０】
本発明はこのような点に鑑みてなされたものであり、メインクロック及びサブクロックを出力する回路を共通のマスクで形成し、ボンディング接続によって、サブクロックの内部出力を選択することによって、製造コスト、製造期間を低減し、さらに、チップサイズの増大を抑制したマイクロコンピュータを提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明では上記課題を解決するために、サブクロックの内部出力を製造時に選択し、メインクロックの１系統、または、前記メインクロックと前記サブクロックの２系統で動作させるか選択するマイクロコンピュータにおいて、外部に接続される第１の端子及び第２の端子と、前記メインクロックを内部出力するメインクロック出力回路と、前記メインクロック出力回路と共通のマスクで形成され、第１のパッド及び第２のパッドを有するサブクロック出力回路と、第１の入出力パッドを有する第１の入出力回路と、第２の入出力パッドを有する第２の入出力回路と、を有し、前記第１の端子及び前記第２の端子は、前記第１のパッド及び前記第２のパッドにボンディング接続されるか、或いは前記第１の入出力パッド及び前記第２の入出力パッドのそれぞれにボンディング接続される、ことを特徴とするマイクロコンピュータが提供される。
【００１２】
このようなマイクロコンピュータによると、メインクロック出力回路とサブクロック出力回路を共通のマスクで形成し、ボンディング接続によって、サブクロックの内部出力を選択するので、製造コスト、製造期間を低減し、また、サブクロックの内部出力を選択する外部端子を不要とする。
また、第１の端子及び第２の端子を、サブクロック出力回路の第１のパッド及び第２のパッドにボンディング接続し、或いは第１の入出力回路の第１の入出力パッド又は第２の入出力回路の第２の入出力パッドのそれぞれにボンディング接続することにより、第１の端子及び第２の端子をサブクロック生成のための機能、または、入出力端子としての機能として使用できる。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
図１は、本発明のマイクロコンピュータの原理図である。図に示すマイクロコンピュータは、パッケージの上部を除いた状態で示してある。マイクロコンピュータは、端子１、パッド２、メインクロック出力回路３ａ、サブクロック出力回路３ｂ、パッケージ４、及び半導体チップ５を有している。
【００１４】
マイクロコンピュータは、１種類のマスクで、メインクロック出力回路３ａ、サブクロック出力回路３ｂが形成される。そして、ボンディング接続によって、サブクロックの内部出力が選択される。
【００１５】
端子１は、パッケージ４に固定されている。端子１の第１の端子１ａ及び第２の端子１ｂには、外部に設けられた発振素子、例えば水晶発振子が接続される。半導体チップ５は、パッケージ４上に固定され、パッド２が形成されている。また、半導体チップ５は、メインクロック出力回路３ａ、サブクロック出力回路３ｂ、及びマイクロコンピュータとして機能するための内部回路が形成されている。パッド２の第１のパッド２ａ及び第２のパッド２ｂは、マイクロコンピュータの内部でサブクロックを出力させる場合に、第１の端子１ａ及び第２の端子１ｂと接続される。
【００１６】
メインクロック出力回路３ａは、端子１（第１の端子及び第２の端子を除く）に接続される外部発振素子、例えば水晶発振子の振動周波数に基づいて、メインクロックＭＣＬＫを半導体チップ５の内部回路に出力する。
【００１７】
サブクロック出力回路３ｂは、第１の端子１ａ及び第２の端子１ｂに接続される外部発振素子、例えば水晶発振子の振動周波数に基づいて、サブクロックＳＣＬＫを半導体チップ５の内部回路に出力する。サブクロック出力回路３ｂは、メインクロック出力回路３ａと共通のマスクによって形成される。
【００１８】
メインクロックとサブクロックの２系統のクロックで動作するマイクロコンピュータを製造する場合、第１の端子１ａと第１のパッド２ａ及び第２の端子１ｂと第２のパッド２ｂをボンディング接続する。これにより、第１の端子１ａ及び第２の端子１ｂに水晶発振子を接続することによって、サブクロック出力回路３ｂは、サブクロックＳＣＬＫを出力する。マイクロコンピュータは、メインクロックＭＣＬＫとサブクロックＳＣＬＫの２系統のクロックで動作することとなる。
【００１９】
また、メインクロックＭＣＬＫのみで動作するマイクロコンピュータを製造する場合には、ボンディング接続時に第１の端子１ａと第１のパッド２ａ及び第２の端子１ｂと第２のパッド２ｂをボンディング接続しないようにする。
【００２０】
このように、共通のマスクでサブクロック出力回路３ｂとメインクロック出力回路３ａを形成し、製造時のボンディング接続によって、サブクロックの出力選択を行うので、サブクロック出力回路３ｂとメインクロック出力回路３ａの別々のマスクを作成する必要がなく、製造コスト、製造期間を低減することができる。また、サブクロックの内部出力を選択するための端子が不要であり、チップサイズの増大を抑制することができる。
【００２１】
図２は、本発明の実施の形態に係るマイクロコンピュータのボンディング接続前の構成図である。マイクロコンピュータは、パッケージ１１、パッケージ１１上に搭載された半導体チップ１２、半導体チップ１２上に形成されたメインクロック出力回路１３、入出力回路１４，１６、サブクロック出力回路１５、及び抵抗Ｒ２を有している。なお、メインクロック出力回路１３、入出力回路１４，１６、サブクロック出力回路１５は、共通のメタルマスクによって、半導体チップ１２上に形成される。パッケージ１１は、上部パッケージを除いた状態で示してある。
【００２２】
パッケージ１１は、メインクロックを発振するための水晶発振子が接続される端子Ｘ０，Ｘ１、サブクロックを発振するための水晶発振子が接続され、又は信号が入出力される端子Ｐ０／ＸＡ０，Ｐ１／ＸＡ１、及び電源電圧が入力される端子ＶｃｃＸ，ＶｓｓＸを有している。
【００２３】
半導体チップ１２は、端子Ｘ０とボンディング接続されるパッドＰＤＸ０、端子Ｘ１とボンディング接続されるパッドＰＤＸ１、端子Ｐ０／ＸＡ０とボンディング接続されるパッドＰＤＰ０、端子Ｐ０／ＸＡ０とボンディング接続されるパッドＰＤＸＡ０、端子Ｐ１／ＸＡ１とボンディング接続されるパッドＰＤＸＡ１、端子Ｐ１／ＸＡ１とボンディング接続されるパッドＰＤＰ１、端子ＶｃｃＸとボンディング接続されるパッドＰＤＶｃｃ、端子ＶｓｓＸとボンディング接続されるパッドＰＤＶｓｓ、及び端子ＶｃｃＸ又は端子ＶｓｓＸと接続されるパッドＰＤＳＥＬを有している。なお、パッドＰＤＰ０，ＰＤＸＡ０は、一方が端子Ｐ０／ＸＡ０とボンディング接続されると他方は、ボンディング接続されない。パッドＰＤＰ１，ＰＤＸＡ１は、一方が端子Ｐ１／ＸＡ１とボンディング接続されると他方は、ボンディング接続されない。なお、半導体チップ１２には、図示しないが、マイクロコンピュータとして機能するための内部回路が形成されている。
【００２４】
メインクロック出力回路１３は、端子Ｘ０，Ｘ１に接続される水晶発振子の振動周波数に応じた周波数のメインクロックＭＣＬＫを半導体チップ１２の内部回路に出力する。また、メインクロック出力回路１３は、クロック停止信号ＭＣＳＴが半導体チップ１２の内部回路から入力されると、メインクロックＭＣＬＫの出力を停止する。メインクロック出力回路１３は、インバータ回路Ｚ１，Ｚ２、ＮＯＲ回路Ｚ３，Ｚ４から構成される。
【００２５】
ＮＯＲ回路Ｚ３の一方の入力は、パッドＰＤＸ０と接続されている。ＮＯＲ回路Ｚ３の他方の入力は、インバータ回路Ｚ１を介して、パッドＰＤＸ１と接続されている。ＮＯＲ回路Ｚ３の出力は、ＮＯＲ回路Ｚ４の入力に接続されている。ＮＯＲ回路Ｚ４は、クロック停止信号ＭＣＳＴが入力される。ＮＯＲ回路Ｚ４の出力は、インバータ回路Ｚ２を介して、インバータ回路Ｚ１の入力と接続されている。メインクロック出力回路１３は、クロック停止信号ＭＣＳＴが‘Ｌ’状態のとき、メインクロックＭＣＬＫを出力する。
【００２６】
図３は、水晶発振子が接続された場合の端子におけるクロック波形、メインクロック出力回路から出力されるメインクロック波形、及びクロック停止信号を示す図である。図に示すように、端子Ｘ０，Ｘ１には、‘Ｈ’状態と‘Ｌ’状態が反転されたクロックが生じる。メインクロック出力回路１３は、クロック停止信号ＭＣＳＴが‘Ｌ’状態のとき、メインクロックＭＣＬＫを出力する。メインクロック出力回路１３は、クロック停止信号ＭＣＳＴが‘Ｈ’状態になると、端子Ｘ０に生じるクロックを‘Ｌ’状態に固定し、端子Ｘ１に生じるクロックを‘Ｈ’状態に固定し、メインクロックＭＣＬＫの出力を停止する（‘Ｌ’状態にする）。
【００２７】
入出力回路１４は、パッドＰＤＰ０，ＰＤＳＥＬと接続されている。入出力回路１４は、パッドＰＤＳＥＬに生じる電圧に応じて、パッドＰＤＰ０に入力される信号（端子Ｐ０／ＸＡ０とボンディング接続された場合の端子Ｐ０／ＸＡ０から）を入力信号ＰＩ０として、半導体チップ１２の内部回路に出力する。また、入出力回路１４は、半導体チップ１２の内部回路から出力される出力信号ＰＯＡ０，ＰＯＢ０に基づく状態の信号を、パッドＰＤＳＥＬに生じる電圧に応じて、パッドＰＤＰ０に出力する。入出力回路１４は、トランジスタＱ１，Ｑ２、ＮＯＲ回路Ｚ５、ＡＮＤ回路Ｚ６，Ｚ７、及び抵抗Ｒ１から構成される。
【００２８】
トランジスタＱ１は、ＰチャネルＭＯＳトランジスタである。トランジスタＱ２は、ＮチャネルＭＯＳトランジスタである。トランジスタＱ１のゲートは、ＮＯＲ回路Ｚ５の出力と接続されている。トランジスタＱ１のソースは、電源Ｖｃｃと接続されている。トランジスタＱ１のドレインは、トランジスタＱ２のドレインと接続されている。トランジスタＱ２のソースは、グランドに接続されている。トランジスタＱ２のゲートは、ＡＮＤ回路Ｚ６の出力と接続されている。トランジスタＱ１，Ｑ２のドレインは、パッドＰＤＰ０と接続されている。
【００２９】
ＮＯＲ回路Ｚ５には、出力信号ＰＯＡ０とパッドＰＤＳＥＬに生じる電圧が入力される。ＮＯＲ回路Ｚ５は、パッドＰＤＳＥＬに生じる電圧が‘Ｈ’状態のとき（端子ＶｃｃＸとパッドＰＤＳＥＬがボンディング接続された場合）、半導体チップ１２の内部回路から出力される出力信号ＰＯＡ０をトランジスタＱ１のゲートに出力する。
【００３０】
ＡＮＤ回路Ｚ６には、出力信号ＰＯＢ０とパッドＰＤＳＥＬに生じる電圧が入力される。ＡＮＤ回路Ｚ６は、パッドＰＤＳＥＬに生じる電圧が‘Ｈ’状態のとき、半導体チップ１２の内部回路から出力される出力信号ＰＯＢ０をトランジスタＱ２のゲートに出力する。
【００３１】
ＡＮＤ回路Ｚ７には、抵抗Ｒ１を介して、パッドＰＤＰ０に入力される信号（端子Ｐ０／ＸＡ０とボンディング接続された場合の端子Ｐ０／ＸＡ０から）とパッドＰＤＳＥＬに生じる電圧が入力される。ＡＮＤ回路Ｚ７は、パッドＰＤＳＥＬに生じる電圧が‘Ｈ’状態のとき、パッドＰＤＰ０に生じる電圧を入力信号ＰＩ０として内部回路に出力する。
【００３２】
サブクロック出力回路１５は、パッドＰＤＸＡ０，ＰＤＸＡ１と接続され、端子Ｐ０／ＸＡ０，Ｐ１／ＸＡ１に接続される水晶発振子の振動周波数に応じた周波数のサブクロックＳＣＬＫを半導体チップ１２の内部回路に出力する。また、サブクロック出力回路１５は、パッドＰＤＳＥＬと接続され、パッドＰＤＳＥＬに生じる電圧に応じて、サブクロックＳＣＬＫの出力を停止する。サブクロック出力回路１５は、パッドＰＤＳＥＬに生じる電圧が‘Ｌ’状態のとき（端子ＶｓｓＸとパッドＰＤＳＥＬが接続された場合）、サブクロックＳＣＬＫを出力する。サブクロック出力回路１５は、出力するサブクロックＳＣＬＫの周波数が、メインクロック出力回路１３が出力するメインクロックＭＣＬＫの周波数と異なるだけで、回路構成は同じであり、その説明は省略する。
【００３３】
入出力回路１６は、パッドＰＤＰ１，ＰＤＳＥＬと接続されている。入出力回路１６は、パッドＰＤＳＥＬに生じる電圧に応じて、パッドＰＤＰ１に入力される信号（端子Ｐ１／ＸＡ１とボンディング接続された場合の端子Ｐ１／ＸＡ１から）を入力信号ＰＩ１として、半導体チップ１２の内部回路に出力する。また、入出力回路１６は、半導体チップ１２の内部回路から出力される出力信号ＰＯＡ１，ＰＯＢ１に基づく状態の信号を、パッドＰＤＳＥＬに生じる電圧に応じて、パッドＰＤＰ１に出力する。入出力回路１６の回路構成は、入出力回路１４の回路構成と同様であり、その説明は省略する。
【００３４】
パッドＰＤＶｃｃは、端子ＶｃｃＸと接続される。パッドＰＤＶｓｓは、端子ＶｓｓＸと接続される。端子ＶｃｃＸ，ＶｓｓＸには、外部からの電源Ｖｃｃの電圧が供給され、パッドＰＤＶｃｃ，ＰＤＶｓｓは、供給された電源Ｖｃｃの電圧をメインクロック出力回路１３、入出力回路１４，１６、サブクロック出力回路１５、及び半導体チップ１２の内部回路に供給する。具体的には、端子ＶｃｃＸには、電源Ｖｃｃの正の電圧が入力され、端子ＶｓｓＸには、電源Ｖｃｃのグランドの電圧が入力される。
【００３５】
パッドＰＤＳＥＬは、端子ＶｃｃＸ又は端子ＶｓｓＸとボンディング接続され、端子ＶｃｃＸ，ＶｓｓＸに供給される電源電圧を選択信号ＳＥＬとして、入出力回路１４，１６、サブクロック出力回路１５に出力する。パッドＰＤＳＥＬは、パッドＰＤＶｃｃとパッドＰＤＶｓｓの間に設けられる。
【００３６】
次に、マイクロコンピュータをメインクロックとサブクロックの２系統で動作するようにボンディング接続する場合について説明する。
図４は、図２のマイクロコンピュータをメインクロックとサブクロックの２系統のクロックで動作させる場合のボンディング接続を示した図である。図５は、図２のマイクロコンピュータをメインクロックとサブクロックの２系統のクロックで動作させる場合のパッドと端子の接続関係を示した図である。
【００３７】
マイクロコンピュータを２系統のクロックで動作させるには、図５の接続一覧２１に示すように、パッドＰＤＳＥＬは、端子ＶｓｓＸとボンディング接続する。パッドＰＤＰ０は、非接続にする（ＮＣ：ノンコネクション）。パッドＰＤＰ１は、非接続にする。パッドＰＤＸＡ０は、端子Ｐ０／ＸＡ０とボンディング接続する。パッドＰＤＸＡ１は、端子Ｐ１／ＸＡ１とボンディング接続する。また、端子Ｘ０，Ｘ１とパッドＰＤＸ０，ＰＤＸ１をボンディング接続する。端子ＶｃｃＸ，ＶｓｓＸとパッドＰＤＶｃｃ，ＰＤＶｓｓをボンディング接続する。これにより、各端子とパッドは、図４に示すように接続される。
【００３８】
このように、パッドＰＤＸＡ０と端子Ｐ０／ＸＡ０、パッドＰＤＸＡ１と端子Ｐ１／ＸＡ１をボンディング接続することによって、端子Ｐ０／ＸＡ０，Ｐ１／ＸＡ１は、サブクロック出力回路１５が、サブクロックＳＣＬＫを出力するための水晶発振子が接続される端子となる。パッドＰＤＳＥＬと端子ＶｓｓＸを接続することによって、選択信号ＳＥＬは、‘Ｌ’状態となり、サブクロック出力回路１５は、サブクロックＳＣＬＫの出力が可能となる。
【００３９】
なお、入出力回路１４は、‘Ｌ’状態の選択信号ＳＥＬが入力されることによって、出力信号ＰＯＡ０，ＰＯＢ０に基づく信号をパッドＰＤＰ０に出力しない。また、入出力回路１４は、入力信号ＰＩ０を半導体チップ１２の内部回路に出力しない。入出力回路１６は、‘Ｌ’状態の選択信号が入力されることによって、出力信号ＰＯＡ１，ＰＯＢ１をパッドＰＤＰ１に出力しない。また、入出力回路１６は、入力信号ＰＩ０を半導体チップ１２の内部回路に出力しない。
【００４０】
さらに、パッドＰＤＰ０と端子Ｐ０／ＸＡ０は、ボンディング接続されておらず、出力信号ＰＯＡ０，ＰＯＢ０に基づく信号は、端子Ｐ０／ＸＡ０に出力されない。また、外部から端子Ｐ０／ＸＡ０に入力される信号は、半導体チップ１２の入出力回路１４に入力されない。
【００４１】
次に、マイクロコンピュータをメインクロックのみで動作するようにボンディング接続する場合について説明する。
図６は、図２のマイクロコンピュータをメインクロックの１系統のクロックで動作させる場合のボンディング接続を示した図である。図７は、図２のマイクロコンピュータをメインクロックの１系統のクロックで動作させる場合のパッドと端子の接続関係を示した図である。
【００４２】
マイクロコンピュータを１系統のクロックで動作させるには、図７の接続一覧２２に示すように、パッドＰＤＳＥＬは、端子ＶｃｃＸとボンディング接続する。パッドＰＤＰ０は、端子Ｐ０／ＸＡ０と接続する。パッドＰＤＰ１は、端子Ｐ１／ＸＡ１と接続する。パッドＰＤＸＡ０は、非接続（ＮＣ：ノンコネクション）である。パッドＰＤＸＡ１は、非接続である。また、端子Ｘ０，Ｘ１とパッドＰＤＸ０，ＰＤＸ１をボンディング接続する。端子ＶｃｃＸ，ＶｓｓＸとパッドＰＤＶｃｃ，ＰＤＶｓｓをボンディング接続する。これにより、各端子とパッドは、図６に示すように接続される。
【００４３】
このように、パッドＰＤＰ０と端子Ｐ０／ＸＡ０、パッドＰＤＰ１と端子Ｐ１／ＸＡ１をボンディング接続することによって、端子Ｐ０／ＸＡ０，Ｐ１／ＸＡ１は、外部から信号を入力し、半導体チップ１２の内部回路の信号を出力する入出力端子となる。そして、入出力回路１４は、‘Ｈ’状態の選択信号ＳＥＬが入力されることによって、出力信号ＰＯＡ０，ＰＯＢ０の信号状態に基づいた信号をパッドＰＤＰ０、端子Ｐ０／ＸＡ０に出力する。入出力回路１４は、端子Ｐ０／ＸＡ０に外部から入力される信号を半導体チップ１２の内部回路に入力する。同様に、入出力回路１６は、‘Ｈ’状態の選択信号が入力されることによって、出力信号ＰＯＡ１，ＰＯＢ１の信号状態に基づいた信号をパッドＰＤＰ０、端子Ｐ０／ＸＡ０に出力する。また、入出力回路１６は、端子Ｐ０／ＸＡ０に外部から入力される信号を半導体チップ１２の内部回路に入力する。
【００４４】
なお、サブクロック出力回路１５は、‘Ｈ’状態の選択信号ＳＥＬより、サブクロックＳＣＬＫを出力しない。また、パッドＰＤＸＡ０，ＰＤＸＡ１と端子ＰＤＸＡ０，ＰＤＸＡ１が非接続であることからも、サブクロック出力回路１５は、サブクロックＳＣＬＫを出力しない。
【００４５】
このように、共通のメタルマスクで、半導体チップ１２にメインクロック出力回路１３、サブクロック出力回路１５を形成し、ボンディング接続によって、サブクロックＳＣＬＫの内部出力を選択するので、製造コスト、製造期間を低減することができ、また、サブクロックの内部出力を選択するための端子が不要であり、チップサイズの増大を抑制することができる。
【００４６】
また、サブクロックＳＣＬＫを内部出力させない場合は、パッドＰＤＰ０，ＰＤＸＡ１と端子Ｐ０／ＸＡ０，Ｐ１／ＸＡ１をボンディング接続することにより、水晶発振子が接続される端子Ｐ０／ＸＡ０，Ｐ１／ＸＡ１は、信号の入出力端子として使用することができ、端子数の増加を抑え、チップサイズの増大を抑制することができる。
【００４７】
さらに、電源電圧が入力されるパッドＰＤＶｃｃ，ＰＤＶｓｓの間にパッドＰＤＳＥＬを設けることによって、パッドＰＤＳＥＬとパッドＰＤＶｃｃ又はパッドＰＤＶｓｓのボンディング接続を容易に行うことができる。
【００４８】
【発明の効果】
以上説明したように本発明では、メインクロック出力回路とサブクロック出力回路を共通のマスクで形成し、ボンディング接続によって、サブクロックの内部出力を選択するようにしたので、製造コスト、製造期間を低減することができ、さらに、チップサイズの増大を抑制することができる。
また、第１の端子及び第２の端子を、サブクロック出力回路の第１のパッド及び第２のパッドにボンディング接続し、或いは第１の入出力回路の第１の入出力パッド又は第２の入出力回路の第２の入出力パッドにボンディング接続することにより、第１の端子及び第２の端子をサブクロック生成のための機能、または、入出力端子としての機能として使用することができる。
【図面の簡単な説明】
【図１】本発明のマイクロコンピュータの原理図である。
【図２】本発明の実施の形態に係るマイクロコンピュータのボンディング接続前の構成図である。
【図３】水晶発振子が接続された場合の端子におけるクロック波形、メインクロック出力回路から出力されるメインクロック波形、及びクロック停止信号を示す図である。
【図４】図２のマイクロコンピュータをメインクロックとサブクロックの２系統のクロックで動作させる場合のボンディング接続を示した図である。
【図５】図２のマイクロコンピュータをメインクロックとサブクロックの２系統クロックで動作させる場合のパッドと端子の接続関係を示した図である。
【図６】図２のマイクロコンピュータをメインクロックの１系統のクロックで動作させる場合のボンディング接続を示した図である。
【図７】図２のマイクロコンピュータをメインクロックの１系統のクロックで動作させる場合のパッドと端子の接続関係を示した図である。
【符号の説明】
１ 端子
１ａ 第１の端子
１ｂ 第２の端子
２ パッド
２ａ 第１のパッド
２ｂ 第２のパッド
３ａ，１３ メインクロック出力回路
３ｂ，１５ サブクロック出力回路
４，１１ パッケージ
５，１２ 半導体チップ
１４，１６ 入出力回路
Ｘ０，Ｘ１，Ｐ０／ＸＡ０，Ｐ１／ＸＡ１，ＶｃｃＸ，ＶｓｓＸ 端子
ＰＤＸ，ＰＤＸ１，ＰＤＰ０，ＰＤＰ１，ＰＤＸＡ０，ＰＤＸＡ１，ＰＤｖｃｃ パッド
Claims (5)
- サブクロックの内部出力を製造時に選択し、メインクロックの１系統、または、前記メインクロックと前記サブクロックの２系統で動作させるか選択するマイクロコンピュータにおいて、
外部に接続される第１の端子及び第２の端子と、
前記メインクロックを内部出力するメインクロック出力回路と、
前記メインクロック出力回路と共通のマスクで形成され、第１のパッド及び第２のパッドを有するサブクロック出力回路と、
第１の入出力パッドを有する第１の入出力回路と、
第２の入出力パッドを有する第２の入出力回路と、
を有し、
前記第１の端子及び前記第２の端子は、前記第１のパッド及び前記第２のパッドにボンディング接続されるか、或いは前記第１の入出力パッド及び前記第２の入出力パッドのそれぞれにボンディング接続される、
ことを特徴とするマイクロコンピュータ。 - 前記サブクロック出力回路は、第１の電源端子又は第２の電源端子とボンディング接続される選択パッドと接続され、前記選択パッドに生じる電圧に応じて、前記サブクロックの出力が制御されることを特徴とする請求項１記載のマイクロコンピュータ。
- 前記選択パッドは、前記第１の電源端子とボンディング接続される第１の電源パッドと前記第２の電源端子とボンディング接続される第２の電源パッドとの間に設けられ、前記第１の電源パッド及び前記第２の電源パッドのいずれか一方と接続されることを特徴とする請求項２記載のマイクロコンピュータ。
- 第１の電源端子又は第２の電源端子とボンディング接続される選択パッドと、
をさらに有し、
前記第１の入出力回路及び前記第２の入出力回路は、前記選択パッドに生じる前記第１の電源端子の第１の電圧又は前記第２の電源端子の第２の電圧に応じて、内部回路から出力される信号を前記第１の入出力パッド及び前記第２の入出力パッドに出力し、外部より前記第１の入出力パッド及び前記第２の入出力パッドに入力される信号を前記内部回路に出力することを特徴とする請求項１記載のマイクロコンピュータ。 - 前記選択パッドは、前記第１の電源端子とボンディング接続される第１の電源パッドと前記第２の電源端子とボンディング接続される第２の電源パッドとの間に設けられ、前記第１の電源パッド及び前記第２の電源パッドのいずれか一方と接続されることを特徴とする請求項４記載のマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002278388A JP4127375B2 (ja) | 2002-09-25 | 2002-09-25 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002278388A JP4127375B2 (ja) | 2002-09-25 | 2002-09-25 | マイクロコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004118376A JP2004118376A (ja) | 2004-04-15 |
| JP4127375B2 true JP4127375B2 (ja) | 2008-07-30 |
Family
ID=32273671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002278388A Expired - Fee Related JP4127375B2 (ja) | 2002-09-25 | 2002-09-25 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4127375B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7478272B2 (en) * | 2005-09-30 | 2009-01-13 | International Business Machines Corporation | Replacing a failing physical processor |
-
2002
- 2002-09-25 JP JP2002278388A patent/JP4127375B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004118376A (ja) | 2004-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI409613B (zh) | 微電腦的電子電路 | |
| JP2004061299A (ja) | 半導体装置 | |
| JP4127375B2 (ja) | マイクロコンピュータ | |
| JPH03272166A (ja) | 半導体集積回路 | |
| JPH11154103A (ja) | 半導体集積回路装置 | |
| JP2003142586A (ja) | ノイズ検出装置および半導体集積回路 | |
| JPH05268016A (ja) | 半導体集積回路 | |
| JPS6148726B2 (ja) | ||
| US5675178A (en) | No-bond integrated circuit inputs | |
| JP2890991B2 (ja) | 発振回路 | |
| JP3185773B2 (ja) | クロック信号生成システム | |
| JP3039053B2 (ja) | 半導体集積回路 | |
| JP2013102371A (ja) | 半導体集積回路装置 | |
| JPS62186617A (ja) | 発振制御回路 | |
| JP3007187B2 (ja) | 半導体集積回路 | |
| JPH0519023A (ja) | 集積回路装置 | |
| JP3209648B2 (ja) | 半導体集積回路装置の出力バッファ | |
| JPH0629478A (ja) | 半導体集積回路装置 | |
| JPH04267607A (ja) | 発振用駆動回路 | |
| JPH04169983A (ja) | マイクロコンピュータ | |
| JPH01171241A (ja) | 半導体集積回路 | |
| JPS62249218A (ja) | 半導体集積回路装置 | |
| JPH0541095A (ja) | 半導体集積回路 | |
| JPH04117027A (ja) | 半導体集積回路 | |
| JPH05304418A (ja) | Ｃｍｏｓ型水晶発振回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050902 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070531 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070619 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070817 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080122 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080324 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080507 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080507 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140523 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |