JPS62249218A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体集積回路装置に関するもので、例え
ばクロック発生用の発振回路を内蔵する０ＭＯ３（相補
型ＭＯ３）ゲートアレイに利用して有効な技術に関する
ものである。

〔従来の技術〕

クロック発生用の発振回路を内蔵するＣＭＯＳゲートア
レイがある（例えば、■日立製作所から販売されている
’ＨＧ６１ＨシリーズＪ）＋１この発振回路は、ＣＭＯ
Ｓインバータ回路の入力と出力との間に水晶振動子やキ
ャパシタ及びバイアス抵抗からなる外部回路網を接続し
て発振回路を構成するものである。このような発振回路
の例としては、例えば、■日立製作所１９８５年９月発
行「日立４ビットシングルチッ１　マイクロコンピュー
タ　データブ７２１頁３３４がある。

〔発明が解決しようとする問題点〕

ＣＭＯＳゲートアレイ等においては、基本的には信号が
変化するときにしか電流を消費しない。

したがって、このようなＣＭＯＳゲートアレイの内部回
路が何も動作しないとき、そのクロックの供給を停止す
ることによって低消費電力化を図ることができる。そこ
で、本願発明者は、このようなスタンバイモードのとき
、発振回路そのものの動作を停止させることを考えた。

この発明の目的は、その動作を自由に制御可能とした発
振回路を含む半導体集積回路ｖｔ置を提供することにあ
る。

この発明の前記ならびにそのほかの目的と新規な特徴は
、本明ｗＪ書の記述および添付図面から明らかになるで
あろう。

〔問題点を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を節単に説明すれば、下記の通りである。

すなわち、制御信号に従ってその動作が実質的に制御さ
れる反転増幅回路の入力端子と出力端子がそれぞれ結合
される外部端子に、発振回路を構成する外部回路網を接
続するものである。

〔作　用〕

上記した手段によれば、制御信号に従って反転増幅回路
の動作が制御できるため、発振動作を自由に制御するこ
とが可能とされる。

〔実施例１〕 第１図には、この発明が適用された発振回路の一実施例
の回路図が示されている。同図において、破線で囲まれ
た部分の各回路素子は、公知のＣＭＯ８集積回路の製造
技術によって、特に制限されないが、単結晶シリコンの
ような１つの半導体基板上において形成される。

この実施例では、発振動作を制御するために、発振回路
ＯＳＣを構成する反転増幅回路としては、クロックドイ
ンバータ回路ＣＮが用いされる。このクロックドインバ
ータ回路ＣＮの入力端子と出力端子とは、外部端子Ｘｉ
ｎとＸｏｕｔにそれぞれ接続される。上記外部端子Ｘｉ
ｎとＸｏｕｔとの間には、特に制限されないが、バイア
ス抵抗Ｒと水晶振動子Ｘｔａｌが並列形態に接続される
。また、それぞれの回部端子ＸｉｎとＸｏｕｔと回路の
接地電位との間には、それぞれキャパシタＣ１と０２が
設けられる。上記クロックドインバータ回路ＣＮの出力
信号は、波形整形回路としてのＣＭＯＳインバータ回路
Ｎ２を介して図示しないクロック発生回路ＣＰＧに伝え
られる。

上記クロックドインバータ回路ＣＮと外部回路網からな
る水晶発振回路ＯＳＣの動作を制御するために、外部端
子から供給される制御信号ＲＥＳは、ＣＭＯＳインバー
タ回路Ｎｌに供給される。

このＣＭＯＳインバータ回路Ｎ１の出力信号ＲＥＳは、
上記クロックドインバータ回路ＣＮのクロ７り端子に供
給される。

第２図には、上記クロックドインバータ回路ＣＮの具体
的一実施例の回路図が示されている。同図において、Ｐ
チャンネルＭＯ５ＦＥＴは、そのチャンネル部分に、矢
印が付加されることによってＮチャンネルＭＯ３ＦＥＴ
と区別される。

電源電圧Ｖｃｃと回路の接地電位との間に、Ｐチャンネ
ル部分　Ｓ　Ｆ　ＥＴＱ　１とＱ２及びＮチャンネルＭ
　ＯＳ　Ｆ　Ｅ　Ｔ　Ｑ　４とＱ３とが直列形態に接続
される。上記ＰチャンネルＭＯ３ＦＥＴＱ２とＮチャン
ネルＭＯ５ＦＥＴＱ４とは、ゲート及びドレインがそれ
ぞれ共通化されて、ＣＭＯＳインバータ回路を構成する
。上記ＭＯ３ＦＥＴＱ２とＱ４の共通化されたゲートは
入力端子とされ、上記外部端子Ｘｉｎに結合される。ま
た、上記ＭＯ５ＦＥＴＱ２とＱ４の共通化されたドレイ
ンは出力端子とされ、上記外部端子Ｘｏｕｔに結合され
る。

上記ＰチャンネルＭＯ３ＦＥＴＱ２に電源電圧Ｖｃｃを
供給するＰチャンネルＭＯ３ＦＥＴＱＩのゲート及び上
記ＮチャンネルＭＯ３ＦＢＴＱ４に回路の接地電位を供
給するＮチャンネルＭＯＳＦＥＴＱ３のゲートは、制御
端子とされる。上記ＰチャンネルＭＯ３ＦＥＴＱＩのゲ
ートには、非反転の制御信号ＲＥＳが供給され、Ｎチャ
ンネルＭＯ５ＦＥＴＱ３のゲートには反転の制御信号Ｒ
ＥＳがそれぞれ供給される。したがって、特に制限され
ないが、第１図におけるＣＭＯＳインバータ回路Ｎ１の
入力信号ＲＥＳが、上記ＰチャンネルＭＯ３ＦＥＴＱＩ
のゲートに供給される。また、上記ＣＭＯＳインバータ
回路Ｎ２の出力信号ＲＥＳがＮチャンネルＭＯ３ＦＥＴ
Ｑ３のゲートに供給される。これに代え、上記ＣＭＯＳ
インバータ回路Ｎｌの出力信号を受けるＣＭＯＳインバ
ータ回路を別に設けて、上記ＰチャンネルＭＯ３ＦＥＴ
ＱＩのゲートに供給する非反転の制御信号ＲＥＳを形成
するものであってもよい。

上記クロックドインバータ回路ＣＮを構成する各回路素
子（ＱｌないしＱ４）の相互接続は、マスタースライス
方式によって、上記のような結線とされる。すなわち、
上記ＭＯ５ＦＥＴＣＩないしＱ４を構成する半導体素子
パターンが形成され、その相互接続を行う配線パターン
の設定によって上記のようなり口・ノクドインバータ回
路が構成される。

この実施例回路においては、外部端子から供給される制
ｉＴＪ信号ＲＥＳをロウレベルにすると、上記第２図に
示したＰチャンネルＭＯ３ＦＥＴＱＩとＮ手ヤンネルＭ
Ｏ３ＦＥＴＱ３が共にオン状態になって、上記ＣＭ　Ｏ
Ｓインバータ回路を構成するＰチャンネルＭＯ３ＦＥＴ
Ｑ２とＮチャンネルＭＯ３ＦＥＴＱ４に動作電圧の供給
を行う。これにより、上記クロックドインバータ回路Ｃ
Ｎは、実質的にＣＭＯＳインバータ回路としての動作、
言い換えるならば、反転増幅回路としての動作を行うの
で、上記外部回路網とともに発振動作を行う。一方、外
部端子から供給される制御信号ＲＥＳをハイレベルにす
ると、上記第２図に示したＰチャンネルＭＯ３ＦＥＴＱ
ＩとＮチャンネルＭＯ３Ｆ　ＥＴＱ　３が共にオフ状態
になって、上記ＣＭＯＳインパーク回路を構成するＰチ
ャンネルＭＯ３ＦＥＴＱ２とＮチャンネルＭＯ３ＦＥＴ
Ｑ４に動作電圧の供給を停止する。これにより、上記ク
ロックドインバータ回路ＣＮは、出力ハイインピーダン
ス状態になって、反転増幅回路としての動作が停止され
る。これにより、発振動作の停止させることができる。

〔実施例２〕 第２図には、この発明が通用された発振回路の他の一実
施例の回路図が示されている。

この実施例では、発１１ｉｖＪ作を制御するために、発
振回路ＯＳＣを構成する反転増幅回路としては、ＣＭＯ
Ｓナンド（ＮＡＮＤ）ゲート回路Ｇｌが用いされる。こ
のナントゲート回路Ｇｌの一方の入力端子と出力端子と
は、外部端子ＸｉｎとＸｏｕｔにそれぞれ接続される。

上記外部端子ＸｉｎとＸｏｕｔとの間には、特に制限さ
れないが、上記同様にバイアス抵抗Ｒと水晶振動子Ｘｔ
ａｌが並列形態に接続される。また、それぞれの回部端
子ＸｉｎとＸｏｕｔと回路の接地電位との間には、それ
ぞれキャパシタＣ１と０２が設けられる。上記クロック
ドインバータ回路ＣＮの出力信号は、波形整形回路とし
てのＣＭＯＳインバータ回路Ｎ２を介して図示しないク
ロック発生回路ＣＰＧに伝えられる。

上記ナントゲート回路Ｇｌと外部回路網からなる水晶発
振回路ＯＳＣの動作を制御するために、外部端子から供
給される制御信号ＲＥＳは、ＣＭＯＳインバータ回路Ｎ
１に供給される。このＣＭＯＳインバータ回路Ｎ１の出
力信号ＲＥＳは、上記ナントゲート回路Ｇ１の他方の入
力端子に供給される。

第４図には、上記ナントゲート回路Ｇｌの具体的一実施
例の回路図が示されている。

電源電圧Ｖｃｃと回路の接地電位との間に、並列形態に
接続されたＰチャンネルＭＯ３ＦＥＴＱＩとＱ２と直列
形態に接続されたＮチャンネルＭＯ３Ｆ　ＥＴＱ　４と
Ｑ３とが直列形態に接続される。

上記ＰチャンネルＭＯ３ＦＥＴＱ２とＮチャンネルＭＯ
５ＦＥＴＱ４のゲートは、一方の入力端子とされ上記外
部端子Ｘｉｎに結合される。また、上記ＰチャンネルＭ
Ｏ３ＦＥＴＱＩ、Ｑ２とＮチャンネルＭＯ３ＦＥＴＱ３
の接続点は出力端子とされ、上記外部端子Ｘｏｕｔに結
合される。

上記ＰチャンネルＭＯ３ＦＥＴＱ２とＮチャンネルＭＯ
３ＦＥＴＱ３のゲートは、他方の入力端子とされ上記Ｃ
ＭＯＳインバータ回路Ｎ１の出力信号ＲＥＳが供給され
る。

上記ナントゲート回路Ｇｌを構成する各回路素子（Ｑｌ
ないしＱ４）の相互接続は、マスタースライス方式によ
って、上記のような結線とされる。

すなわち、第２図と同じ回路素子Ｑ１ないしＱ４の結線
を行う配線パターンの変更によって、発振回路ＯＳＣを
構成する反転増幅回路は、クロックドインバータ回路Ｃ
Ｎに代えてナントゲート回路Ｇｌとされる。

この実施例回路においては、外部端子から供給される制
ｍ信号ＲＥＳをロウレベルにすると、ＣＭＯＳインバー
タ回路Ｎ１の出力信号ＲＥＳがハイレベルになるため、
上記第４図に示したＰチャンネルＭＯＳ　Ｆ　ＥＴＱ　
１がオフ状態に、ＮチャンネルＭＯ３ＦＥＴＱ３がオン
状態になる。これにより、ナントゲート回路Ｇｌは、実
π的にＣＭＯＳインバータ回路としての動作、言い換え
るならば、反転増幅回路としての動作を行うので、上記
外部回路網とともに発振動作を行う、一方、外部端子か
ら供給される制御信号ＲＥＳをハイレベルにすると、上
記第４図に示したＰチャンネル間Ｏ３Ｆ　ＥＴＱ　１が
オン状態に、ＮチャンネルＭＯＳＦＥＴＱ３がオフ状態
になるため、その出力信号が上記一方の入力端子からの
信号に無関係にハイレベルに固定される。これにより、
上記ナントゲート回路Ｇｌは、反転増幅回路としての動
作が停止される。これにより、発振動作の停止させるこ
とができる。この実施例では、制御信号ＲＥＳにより、
発振動作を停止させたとき、その出力レベルをハイレベ
ルに固定できるものなる。

なお、第４図において、ＰチャンネルＭＯ３ＦＥＴＱｌ
とＱ２を直列形態に、ＮチャンネルＭＯ３Ｆ　ＥＴＱ　
３とＱ４を並列形態にすることによって、ＣＭＯＳノア
（ＮＯＲ）ゲート回路にすることができる。この場合に
は、制御信号ＲＥＳのレベルを逆にすることによって、
上記同様な発振動作と、その停止を制御することができ
る。この場合には、発振停止状態での出力信号は、ロウ
レベルに固定される。

この実施例のようにマスタースライス方式を採用した場
合には、上記単に発振動作の制御を行うことができるこ
との他、同じ回路素子によって、発振停止状態における
出力状態をハイインピーダンス、ハイレベル、ロウレベ
ルの３つの選択が可能になるものである。

上記の実施例から得られる作用効果は、下記の通りであ
る。すなわち、 （１）発振回路を構成する反転増幅回路として、クロッ
クドインバータ回路又はナンド若しくはノアゲート回路
を用い、そのクロック端子又は制御入力に所定の制御信
号を供給することによって、選択的に反転増幅動作を行
わせるとこができるから、これに応じて発振動作を制御
することができるという効果が得られる。

（２）２つのＮチャンネルＭＯＳ　Ｆ　ＥＴと２つのＰ
チャンネルＭＯ３ＦＥＴを形成しておいて、マスタース
ライス方式によって、その結線を形成することにより、
上記クロックドインバータ回路又はナンド若しくはノア
ゲート回路を得ることができる。

これによって、発振停止状態における出力状態をそれが
内蔵される半導体集積回路装置に応じて任意に選ぶこと
ができるという効果が得られる。

（３）半導体集積回路装置が非動作状態のとき、上記発
振動作を停止させることによって、発振回路及びその発
振出力を受ける０Ｍ０５回路により構成されるクロック
発生回路及びクロック信号が供給されるＣＭＯ３論理回
路の消費電流を実質的に零にすることができる。これに
よって、低消費電力化を実現できるという効果が得られ
る。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではな（、その要舌を逸脱しない範囲で種々変更可能
であることはいうまでもない０例えば、発振回路を構成
する外部回路網としては、水晶振動子に代えて、セラミ
ックフィルタ等を接続することによって発振回路を構成
するものであってもよい、また、バイアス抵抗は、半導
体集積回路に形成するものとしてもよい。

この発明は、ＣＭＯＳゲートアレイ等の他、マイクロコ
ンピュータやマイクロコンピュータ機能を持つ各種半導
体集積回路装置のように発振回路を内蔵する半導体集積
回路装置に広く利用できるものである。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。すなわち、発振回路を構成する反転増幅回路として、
クロックドインバータ回路又はナンド若しくはノアゲー
ト回路を用い、そのクロック端子又は制御入力に所定の
制御信号を供給することによって、選択的に反転増幅動
作を行わせることによって発振動作を制御することがで
きるものとなる。

【図面の簡単な説明】

第１図は、この発明が適用された発振回路の一実施例を
示す回路図、 第２図は、その発振回路を構成するクロックドインバー
タ回路の具体的回路図、 第３図は、この発明が適用された発振回路の他の一実施
例を示す回路図、 第４図は、その発振回路を構成するナントゲート回路の
具体的回路図である。 Ｎｌ、Ｎ２・・ＣＭＯＳインパーク回路、ＣＮ・・クロ
ックドインバータ回路、Ｇｌ・・ナントゲート回路、Ｏ
２０・・発振回路、Ｘｔａｌ　　・・水晶振動子、ＣＩ
、Ｃ２・・キャパシタ、Ｒ・・バイアス抵抗

Claims (1)

1. 【特許請求の範囲】 １、制御信号に従ってその動作が実質的に制御される反
   転増幅回路と、この反転増幅回路の入力端子と出力端子
   がそれぞれ結合される外部端子と、上記外部端子を介し
   て接続され、発振回路を構成する外部回路網とを含むこ
   とを特徴とする半導体集積回路装置。 ２、上記反転増幅回路は、マスタースライス方式により
   クロックドインバータ回路又は論理ゲート回路として選
   択的に構成されるものであることを特徴とする特許請求
   の範囲第１項記載の半導体集積回路装置。 上記反転増幅回路の出力信号は、波形整形回路を介して
   内部のクロック発生回路に供給されるものであることを
   特徴とする特許請求の範囲第１又は第２項記載の半導体
   集積回路装置。