JP5734615B2 - 検査装置及び方法 - Google Patents
検査装置及び方法 Download PDFInfo
- Publication number
- JP5734615B2 JP5734615B2 JP2010231405A JP2010231405A JP5734615B2 JP 5734615 B2 JP5734615 B2 JP 5734615B2 JP 2010231405 A JP2010231405 A JP 2010231405A JP 2010231405 A JP2010231405 A JP 2010231405A JP 5734615 B2 JP5734615 B2 JP 5734615B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- signal
- level
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3177—Testing of logic operation, e.g. by logic analysers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
12 半導体集積回路
14 リセット制御回路
15 Dフリップフロップ
16 トリガ入力端子
18,122 制御装置
102 POR回路
104 内部ロジック回路
106 テスト信号発生回路
110,112 AND回路
114 OR回路
116 セレクタ回路
124 テスタ
Claims (6)
- トリガ信号を出力するトリガ出力手段と、
直流電圧が印加された際に論理回路を初期化するためのレベルを示す初期化レベルが該論理回路の初期化状態を解除するためのレベルを示す初期化解除レベルに該直流電圧の立ち上がりを利用して遷移する第1レベル遷移信号を出力する検査対象回路の出力端子に接続された第1端子、前記トリガ出力手段の出力端子に接続された第2端子、及び前記論理回路の入力端子に接続された第3端子を備え、前記検査対象回路の出力端子から前記第1端子に入力された前記初期化レベルの前記第1レベル遷移信号に応じて前記第3端子から前記初期化レベルと同レベルの初期化実行レベルで出力し、前記トリガ出力手段の出力端子から前記第2端子に入力された前記トリガ信号の立ち上がりタイミングに同期して該初期化実行レベルが前記初期化解除レベルと同レベルの解除実行レベルに遷移する第2レベル遷移信号を出力する信号出力手段と、
前記信号出力手段の第3端子から出力された信号が予め定められたレベルであるか否かを判定することにより前記検査対象回路が正常に機能しているか否かを判定する判定手段と、
前記検査対象回路に印加された前記直流電圧の立ち上がりが終了したときに前記初期化解除レベルと同レベルの制御信号を出力して該制御信号のレベルを保持する出力保持手段と、
前記信号出力手段の第3端子に接続された第1入力端子、前記論理回路の出力端子に接続された第2入力端子、前記出力保持手段の出力端子に接続された制御端子、及び前記判定手段の入力端子に接続されたセレクタ出力端子を備え、前記出力保持手段の出力端子から前記制御端子に前記制御信号が入力されている期間に前記第3端子から前記第1入力端子に前記初期化実行レベルの前記第2レベル遷移信号が入力された場合、該初期化実行レベルと同レベルの信号を前記セレクタ出力端子から出力し、前記出力保持手段の出力端子から前記制御端子に前記制御信号が入力されている期間に前記第3端子から前記第1入力端子に前記初期化解除レベルの前記第1レベル遷移信号が入力された場合、該初期化解除レベルと同レベルの信号を前記セレクタ出力端子から出力するセレクタと、を含み、
前記初期化レベルをローレベルとし、前記初期化解除レベルをハイレベルとし、
前記セレクタを、前記論理回路の出力端子から前記第2入力端子に入力された信号及び前記出力保持手段の出力端子から出力された信号を反転した信号の論理積と前記信号出力手段の前記第3端子から前記第1入力端子に入力された信号及び前記出力保持手段の出力端子から前記制御端子に入力された信号の論理積との論理和を示す論理和信号を前記セレクタ出力端子から出力するマルチプレクサとし、
前記判定手段は、前記セレクタ出力端子から出力された信号が前記予め定められた信号であるか否かを判定することにより前記検査対象回路が正常に機能しているか否かを判定する検査装置。 - 前記トリガ出力手段は、前記直流電圧の立ち上がりが終了し、かつ所定条件を満足したときに前記トリガ信号を出力する請求項1に記載の検査装置。
- 前記信号出力手段を、前記第1端子としてのR端子、前記第2端子としてのC端子、前記第3端子としてのQ端子、及び前記直流電圧が印加されるD端子を備えたDフリップフロップとした請求項1又は請求項2に記載の検査装置。
- 直流電圧が印加された際に論理回路を初期化するためのレベルを示す初期化レベルが該論理回路の初期化状態を解除するためのレベルを示す初期化解除レベルに該直流電圧の立ち上がりを利用して遷移する第1レベル遷移信号を検査対象回路の出力端子から出力する第1ステップと、
検査対象回路の出力端子に接続された第1端子、トリガ信号を出力するトリガ出力手段の出力端子に接続された第2端子、及び前記論理回路の入力端子に接続された第3端子を備えた信号出力手段の該第3端子から、前記第1ステップによって前記検査対象回路の出力端子から前記第1端子に入力された前記初期化レベルの前記第1レベル遷移信号に応じて前記初期化レベルと同レベルの初期化実行レベルで第2レベル遷移信号を出力する第2ステップと、
前記トリガ出力手段の出力端子から前記トリガ信号を出力する第3ステップと、
前記第2ステップによって出力された前記第2レベル遷移信号の前記初期化実行レベルが前記第3ステップによって前記トリガ出力手段の出力端子から前記第2端子に入力された前記トリガ信号の立ち上がりタイミングに同期して前記初期化解除レベルと同レベルの解除実行レベルに遷移する第4ステップと、
判定手段により、前記信号出力手段の第3端子から出力された信号が予め定められたレベルであるか否かを判定することにより前記検査対象回路が正常に機能しているか否かを判定する第5ステップと、
出力保持手段により、前記検査対象回路に印加された前記直流電圧の立ち上がりが終了したときに前記初期化解除レベルと同レベルの制御信号の出力を開始する第6ステップと、
前記出力保持手段により該制御信号のレベルを保持する第7ステップと、
前記信号出力手段の第3端子に接続された第1入力端子、前記論理回路の出力端子に接続された第2入力端子、前記出力保持手段の出力端子に接続された制御端子、及び前記判定手段の入力端子に接続されたセレクタ出力端子を備えたセレクタの該セレクタ出力端子により、前記出力保持手段の出力端子から前記制御端子に前記制御信号が入力されている期間に前記第3端子から前記第1入力端子に前記初期化実行レベルの前記第2レベル遷移信号が入力された場合、該初期化実行レベルと同レベルの信号を前記セレクタ出力端子から出力する第8ステップと、
前記セレクタの前記セレクタ出力端子により、前記出力保持手段の出力端子から前記制御端子に前記制御信号が入力されている期間に前記第3端子から前記第1入力端子に前記初期化解除レベルの前記第1レベル遷移信号が入力された場合、該初期化解除レベルと同レベルの信号を前記セレクタ出力端子から出力する第9ステップと、を含み、
前記初期化レベルをローレベルとし、前記初期化解除レベルをハイレベルとし、
前記セレクタを、前記論理回路の出力端子から前記第2入力端子に入力された信号及び前記出力保持手段の出力端子から出力された信号を反転した信号の論理積と前記信号出力手段の前記第3端子から前記第1入力端子に入力された信号及び前記出力保持手段の出力端子から前記制御端子に入力された信号の論理積との論理和を示す論理和信号を前記セレクタ出力端子から出力するマルチプレクサとし、
前記第5ステップで、前記判定手段により、前記セレクタ出力端子から出力された信号が前記予め定められた信号であるか否かを判定することにより前記検査対象回路が正常に機能しているか否かを判定する検査方法。 - 前記トリガ出力手段は、前記直流電圧の立ち上がりが終了し、かつ所定条件を満足したときに前記トリガ信号を出力する請求項4に記載の検査方法。
- 前記信号出力手段を、前記第1端子としてのR端子、前記第2端子としてのC端子、前記第3端子としてのQ端子、及び前記直流電圧が印加されるD端子を備えたDフリップフロップとした請求項4又は請求項5に記載の検査方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010231405A JP5734615B2 (ja) | 2010-10-14 | 2010-10-14 | 検査装置及び方法 |
US13/271,607 US8786306B2 (en) | 2010-10-14 | 2011-10-12 | Inspection device and inspection method |
CN201110311322.4A CN102565668B (zh) | 2010-10-14 | 2011-10-14 | 检查装置和方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010231405A JP5734615B2 (ja) | 2010-10-14 | 2010-10-14 | 検査装置及び方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015024622A Division JP6010645B2 (ja) | 2015-02-10 | 2015-02-10 | 検査装置及び方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012083296A JP2012083296A (ja) | 2012-04-26 |
JP5734615B2 true JP5734615B2 (ja) | 2015-06-17 |
Family
ID=45933612
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010231405A Active JP5734615B2 (ja) | 2010-10-14 | 2010-10-14 | 検査装置及び方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8786306B2 (ja) |
JP (1) | JP5734615B2 (ja) |
CN (1) | CN102565668B (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10928872B2 (en) * | 2016-07-22 | 2021-02-23 | Hitachi Automotive Systems, Ltd. | Electronic control device |
JP6846225B2 (ja) * | 2017-02-06 | 2021-03-24 | ラピスセミコンダクタ株式会社 | 検査回路、半導体記憶素子、半導体装置、および接続検査方法 |
US11500016B2 (en) * | 2020-12-07 | 2022-11-15 | Taiwan Semiconductor Manufacturing Company Ltd. | Circuit screening system and circuit screening method |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4983857A (en) * | 1989-07-31 | 1991-01-08 | Sgs-Thomson Microelectronics, Inc. | Power-up reset circuit |
JPH04264907A (ja) * | 1991-02-20 | 1992-09-21 | Fujitsu Ltd | リセット信号回路及びリセット信号出力方法 |
KR100421523B1 (ko) * | 1995-08-21 | 2004-07-12 | 마츠시타 덴끼 산교 가부시키가이샤 | 전압검지회로,파워온오프리세트회로및반도체장치 |
JP2003248598A (ja) * | 2002-02-22 | 2003-09-05 | Oki Electric Ind Co Ltd | マイクロコントローラ及びマイクロコントローラの故障検出方法 |
US6650155B1 (en) * | 2002-08-07 | 2003-11-18 | Lsi Logic Corporation | Power-on reset circuit |
JP2004118896A (ja) * | 2002-09-24 | 2004-04-15 | Renesas Technology Corp | 半導体記憶装置 |
JP2004279052A (ja) * | 2003-03-12 | 2004-10-07 | Renesas Technology Corp | 半導体装置 |
JP4783567B2 (ja) * | 2004-12-21 | 2011-09-28 | Okiセミコンダクタ株式会社 | 半導体装置 |
JP4233552B2 (ja) * | 2005-08-30 | 2009-03-04 | 富士通株式会社 | リセット装置 |
JP2008017101A (ja) | 2006-07-05 | 2008-01-24 | Matsushita Electric Ind Co Ltd | パワーオンリセット回路 |
JP2009036591A (ja) * | 2007-07-31 | 2009-02-19 | Sharp Corp | 集積回路装置 |
JP2010109717A (ja) * | 2008-10-30 | 2010-05-13 | Nec Electronics Corp | 半導体集積回路及びその制御方法 |
-
2010
- 2010-10-14 JP JP2010231405A patent/JP5734615B2/ja active Active
-
2011
- 2011-10-12 US US13/271,607 patent/US8786306B2/en active Active
- 2011-10-14 CN CN201110311322.4A patent/CN102565668B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012083296A (ja) | 2012-04-26 |
CN102565668A (zh) | 2012-07-11 |
US20120092038A1 (en) | 2012-04-19 |
CN102565668B (zh) | 2016-03-02 |
US8786306B2 (en) | 2014-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI548886B (zh) | 老化偵測電路及其方法 | |
JP5058503B2 (ja) | スキャンテスト用回路を備える電子回路、集積回路及び該集積回路に用いられる消費電力低減方法 | |
KR102135073B1 (ko) | 에지 트리거 교정 | |
US9520877B2 (en) | Apparatus and method for detecting or repairing minimum delay errors | |
US20130002274A1 (en) | Aging degradation diagnosis circuit and aging degradation diagnosis method for semiconductor integrated circuit | |
US7853844B2 (en) | Semiconductor integrated circuit system, semiconductor integrated circuit, operating system, and control method for semiconductor integrated circuit | |
US7319355B2 (en) | Pulse generator | |
JP2009147221A (ja) | 半導体装置 | |
JP4367225B2 (ja) | 半導体集積回路 | |
JP5037086B2 (ja) | 温度検出装置 | |
JP5734615B2 (ja) | 検査装置及び方法 | |
TWI447740B (zh) | 積體電路之序列儲存電路 | |
KR19990037340A (ko) | 발진신호의 충격계수를 점검하기 위한 테스트 회로를 내장한발진회로 | |
WO2012153516A1 (ja) | 入力回路 | |
JP6010645B2 (ja) | 検査装置及び方法 | |
JP2010109717A (ja) | 半導体集積回路及びその制御方法 | |
JP2007171166A (ja) | デジタル信号を受信するように構成されたプロセッサ、及び、受信したデジタル信号の品質を判別する方法(デジタル・システムにおける信号品質の動的判別) | |
JP2011066317A (ja) | 半導体装置 | |
JP2007171060A (ja) | 動作モード設定回路、動作モード設定回路を有するlsi、及び動作モード設定方法 | |
JP2010002222A (ja) | 遅延測定装置および半導体装置 | |
JP5266173B2 (ja) | 半導体装置 | |
JP5210226B2 (ja) | 信号状態報知装置、変化回路機能判定装置、信号状態報知方法、及び変化回路機能判定方法 | |
JP2007248379A (ja) | 半導体装置及び半導体装置のテスト方法 | |
JP2009200823A (ja) | 記憶素子 | |
US7884635B2 (en) | Integrated circuit, system and method including a performance test mode |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131002 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140306 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140318 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140519 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20141111 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150210 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20150219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150331 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150415 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5734615 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |