CN102565668A

CN102565668A - 检查装置和方法

Info

Publication number: CN102565668A
Application number: CN2011103113224A
Authority: CN
Inventors: 藤本秀一郎
Original assignee: Lapis Semiconductor Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 2010-10-14
Filing date: 2011-10-14
Publication date: 2012-07-11
Anticipated expiration: 2031-10-14
Also published as: JP2012083296A; JP5734615B2; US20120092038A1; CN102565668B; US8786306B2

Abstract

本发明提供一种尽管在电源电压的上升期间也能够对检查对象电路是否正常地发挥功能高精度地进行检查的半导体集成电路、检查装置和方法。将检查装置（10）构成为包含：复位控制电路（14），在从POR电路（102）的输出端子（102C）向第一输入端子（14A）输入复位信号时，从输出端子（14C）开始与复位信号相同电平的复位执行信号的输出，在从控制装置（18）的输出端子向第二输入端子（14B）输入触发信号时，结束复位执行信号的输出，从输出端子（14C）开始输出与复位解除信号相同电平的解除执行信号；以及测试器（124），通过判定从复位控制电路（14）输出的信号是否为预先确定的电平，从而判定POR电路（102）是否正常地发挥功能。

Description

检查装置和方法

技术领域

本发明涉及检查装置和方法，特别是涉及用于检查在施加直流电压时对逻辑电路进行初始化用的上电复位电路的工作状态的检查电路和检查方法。

背景技术

已知具有闩锁电路、触发器（flip-flop）等的半导体集成电路，在作为电源电压施加直流电压时（上电时）输出的信号的逻辑值不固定。因此，为了使作为在施加直流电压时输出的信号的逻辑值总是取得预定值（复位后的值），在半导体集成电路中设置有上电复位电路（以下，称为“POR电路”）（例如，参照专利文献1）。为了提高半导体集成电路的可靠性，检查POR电路是否正常地发挥功能也非常重要。

图5示出了现有的检查装置50的一个例子。如同图所示，检查装置50构成为包含：半导体集成电路100的部分结构要素、控制装置122以及测试器124。半导体集成电路100构成为包含：POR电路102，具备电压施加端子102A、接地端子102B以及输出端子102C；内部逻辑电路104，具备输入端子104A以及输出端子104B；测试信号产生电路106，具备输入端子106A以及输出端子106B；作为多路复用器（multiplexer）的选择器电路116，具备AND电路110、112以及OR电路114；外部输入端子118；以及外部输出端子120。再有，对检查装置50以及半导体集成电路100施加作为电源电压的直流电压VDD。

POR电路102用于在对半导体集成电路100施加直流电压VDD时对内部逻辑电路104进行初始化（以下，称为“复位”），输出端子102C经由信号线A与内部逻辑电路104的输入端子104A连接，分别向电压施加端子102A施加直流电压VDD，向接地端子102B施加接地（GND）电压。POR电路102为了对内部逻辑电路104进行复位，在作为直流电压VDD的上升期间而预先确定的期间输出低电平的复位信号，为了在直流电压VDD的上升结束时，即，在从施加直流电压VDD起经过了预先确定的期间时解除内部逻辑电路104的复位状态，利用直流电压VDD的上升使该复位信号的信号电平从低电平上升到高电平（使其转变）。

在测试信号产生电路106中，输入端子106A与外部输入端子118连接，在直流电压VDD的上升停止时，即，在经过了作为直流电压VDD的上升期间而预先确定的期间时，从输出端子106B输出预定信号电平的测试信号，并且固定该信号电平。

选择器电路116的AND电路110具备：正逻辑输入端子110A、负逻辑输入端子110B以及输出端子110C，正逻辑输入端子110A经由信号线B与内部逻辑电路104的输出端子104B连接，负逻辑输入端子110B经由信号线C与测试信号产生电路106的输出端子106B连接。此外，选择器电路116的AND电路112具备：正逻辑输入端子112A、112B以及输出端子112C，正逻辑输入端子112A与信号线A连接，正逻辑输入端子112B与信号线C连接。进而，选择器电路116的OR电路114具备：正逻辑输入端子114A、114B以及输出端子114C，正逻辑输入端子114A与AND电路110的输出端子110C连接，正逻辑输入端子114B与AND电路112的输出端子112C连接，输出端子114C经由信号线D与外部输出端子120连接。因此，选择器电路116基于从测试信号产生电路106输出的测试信号，向外部输出端子120输出与从内部逻辑电路104输入的信号以及从POR电路102输入的信号的任一个相同电平的信号。

在外部输入端子118连接有控制装置122。控制装置122控制半导体集成电路100的工作，在直流电压VDD的上升结束时，经由外部输入端子118向测试信号产生电路106输出对测试信号的输出开始进行指示的指示信号。与此相应地，测试信号产生电路106产生预定信号电平的测试信号，从输出端子106B输出。

在外部输出端子120连接有测试器124的输入端子。测试器124根据经由外部输出端子120从选择器电路116输入的信号的逻辑值，检查POR电路102是否正常地发挥功能。

图6示出了在对检查装置50以及半导体集成电路100施加直流电压VDD时的信号线A～D的信号电平的转变状态。如同图的信号线A的时间图所示那样，当开始施加直流电压VDD时，POR电路102开始输出低电平的复位信号。与此相应地，从内部逻辑电路104输出的信号的信号电平如同图的信号线B的时间图所示那样为高电平或低电平。此时，选择器电路116输出表示从内部逻辑电路104输入的信号和对从测试信号产生电路106输入的低电平信号进行反转后的高电平信号的逻辑积、与从POR电路102输入的复位信号和从测试信号产生电路106输入的低电平信号的逻辑积的逻辑和的信号。再有，在同图的信号线D的时间图中示出了输出低电平信号的状态的一个例子。

另一方面，当利用直流电压VDD的上升，如同图的信号线A的时间图所示那样，复位信号的信号电平上升到高电平时，与此同步地，测试信号产生电路106按照控制装置122的指示，输出测试信号。此时，选择器电路116输出表示从内部逻辑电路104输入的信号和对从测试信号产生电路106输入的高电平测试信号进行反转后的低电平信号的逻辑积、与从POR电路102输入的复位解除信号和从测试信号产生电路106输入的测试信号的逻辑积的逻辑和的信号，即，输出如同图的信号线D所示那样的H信号。

而且，测试器124在直流电压VDD的上升期间从半导体集成电路100输入的信号为低电平信号、在直流电压VDD的上升期间经过后从半导体集成电路100输入的信号为高电平信号的情况下，判定为POR电路102正常地发挥功能。

可是，作为检查对象电路的POR电路102也是构成为包含作为电阻体（R）而发挥功能的P沟道型MOS晶体管以及作为电容性元件（C）而发挥功能的N沟道型MOS晶体管的电路。因此，起因于构成为包含P沟道型MOS晶体管以及N沟道型MOS晶体管的RC电路的时间常数，在复位信号的信号电平到达预定电平的期间会产生坡度小的上升部分。这在如上述检查那样根据从半导体集成电路100输出的信号的逻辑值来判断POR电路102是否正常地发挥功能的情况下是不优选的。而且，由于RC电路的时间常数根据每个POR电路102的设置环境、随时间恶化的程度而变化，所以难以特别指定从施加直流电压VDD起在哪个时刻输出复位解除信号。因此，以往通过一边按照预定的测试程序使直流电压VDD的电压值呈阶梯状地上升一边监视从输出端子114C输出的信号，从而检查POR电路102的功能。

现有技术文献

专利文献

专利文献1：日本特开2008－17101号公报。

可是，上述的一边使直流电压VDD的电压值呈阶梯状地上升一边进行监视的检查方法仅在直流电压VDD的上升期间长的情况下（例如在ms级以上的情况下）才能使用，在直流电压VDD的上升期间短（μs级）的情况下，由于测试器124的工作时间的制约，所以存在难以进行检查的问题。

发明内容

本发明是为了解决上述问题而做成的，其目的在于提供一种尽管在电源电压的上升期间也能够对检查对象电路是否正常地发挥功能高精度地进行检查的检查装置和方法。

为了达到上述目的，方案1所述的检查装置构成为包含：触发输出单元，输出触发信号；信号输出单元，具备：第一端子，与在被施加直流电压时输出第一电平转变信号的检查对象电路的输出端子连接，所述第一电平转变信号是表示用于对逻辑电路进行初始化的电平的初始化电平利用该直流电压的上升转变成表示用于解除该逻辑电路的初始化状态的电平的初始化解除电平的信号；第二端子，与所述触发输出单元的输出端子连接；以及第三端子，与所述逻辑电路的输入端子连接，所述信号输出单元根据从所述检查对象电路的输出端子输入到所述第一端子的所述初始化电平的所述第一电平转变信号，从所述第三端子以与所述初始化电平相同电平的初始化执行电平进行输出，根据从所述触发输出单元的输出端子输入到所述第二端子的所述触发信号，输出该初始化执行电平转变成与所述初始化解除电平相同电平的解除执行电平的第二电平转变信号；以及判定单元，通过判定从所述信号输出单元的第三端子输出的信号是否为预先确定的电平，从而判定所述检查对象电路是否正常地发挥功能。

在方案1所述的检查装置中，通过触发输出单元输出触发信号，通过具备与在被施加直流电压时输出第一电平转变信号（所述第一电平转变信号是表示用于对逻辑电路进行初始化的电平的初始化电平利用该直流电压的上升转变成表示用于解除该逻辑电路的初始化状态的电平的初始化解除电平的信号）的检查对象电路的输出端子连接的第一端子、与所述触发输出单元的输出端子连接的第二端子、以及与所述逻辑电路的输入端子连接的第三端子的信号输出单元，根据从所述检查对象电路的输出端子输入到所述第一端子的所述初始化电平的所述第一电平转变信号，从所述第三端子以与所述初始化电平相同电平的初始化执行电平进行输出，根据从所述触发输出单元的输出端子输入到所述第二端子的所述触发信号，输出该初始化执行电平转变成与所述初始化解除电平相同电平的解除执行电平的第二电平转变信号。

而且，在方案1所述的检查装置中，通过由判定单元判定从所述信号输出单元的第三端子输出的信号是否为预先确定的电平，从而判定所述检查对象电路是否正常地发挥功能。

像这样，在方案1所述的检查装置中，在从检查对象电路的输出端子输出初始化电平的第一电平转变信号时，从信号输出单元以与初始化电平相同电平的初始化执行电平进行输出，在从触发输出单元的输出端子输出触发信号时，输出初始化执行电平转变成与初始化解除电平相同电平的解除执行电平的第二电平转变信号，因此尽管在直流电压的上升期间也能够对检查对象电路是否正常地发挥功能高精度地进行检查。

再有，也可以是方案1所述的检查装置如方案2所述的发明那样，构成为还包含：输出保持单元，在对所述检查对象电路施加的所述直流电压的上升结束时，输出与所述初始化解除电平相同电平的控制信号，保持该控制信号的电平；以及选择器，具备：第一输入端子，与所述信号输出单元的第三端子连接；第二输入端子，与所述逻辑电路的输出端子连接；控制端子，与所述输出保持单元的输出端子连接；以及选择器输出端子，与所述判定单元的输入端子连接，在从所述输出保持单元的输出端子向所述控制端子输入所述控制信号的期间从所述第三端子向所述第一输入端子输入所述初始化执行电平的所述第二电平转变信号的情况下，从所述选择器输出端子输出与该初始化执行电平相同电平的信号，在从所述输出保持单元的输出端子向所述控制端子输入所述控制信号的期间从所述第三端子向所述第一输入端子输入所述初始化解除电平的所述第一电平转变信号的情况下，从所述选择器输出端子输出与该初始化解除电平相同电平的信号，所述判定单元通过判定从所述选择器输出端子输出的信号是否为所述预先确定的信号，从而判定所述检查对象电路是否正常地发挥功能。由此，能一边从逻辑电路输出信号电平稳定的信号，一边对检查对象电路是否正常地发挥功能高精度地进行检查。

此外，也可以是方案2所述的检查装置如方案3所述的发明那样，将所述初始化电平设为低电平，将所述初始化解除电平设为高电平，将所述选择器设为从所述选择器输出端子输出逻辑和信号的多路复用器，其中所述逻辑和信号表示从所述逻辑电路的输出端子向所述第二输入端子输入的信号和对从所述输出保持单元的输出端子输出的信号进行反转后的信号的逻辑积、与从所述信号输出单元的所述第三端子向所述第一输入端子输入的信号和从所述输出保持单元的输出端子向所述控制端子输入的信号的逻辑积的逻辑和。由此，能使从逻辑电路输出的信号的信号电平稳定，并且能对检查对象电路是否正常地发挥功能高精度且容易地进行检查。

此外，也可以是方案1～方案3的任一个所述的检查装置如方案4所述的发明那样，所述触发输出单元在所述直流电压的上升结束、且满足了规定条件时，输出所述触发信号。由此，能高精度地特别指定初始化状态被解除的时刻。

此外，也可以是方案1～方案4的任一个所述的检查装置如方案5所述的发明那样，将所述信号输出单元设为D触发器，其中所述D触发器具备：作为所述第一端子的R端子、作为所述第二端子的C端子、作为所述第三端子的Q端子、以及被施加所述直流电压的D端子。由此，能抑制电路规模的大型化。

为了达到上述目的，方案6所述的检查方法构成为包含：第一步骤，在被施加直流电压时从检查对象电路的输出端子输出第一电平转变信号，所述第一电平转变信号是表示用于对逻辑电路进行初始化的电平的初始化电平利用该直流电压的上升转变成表示用于解除该逻辑电路的初始化状态的电平的初始化解除电平的信号；第二步骤，从具备与检查对象电路的输出端子连接的第一端子、与输出触发信号的触发输出单元的输出端子连接的第二端子、以及与所述逻辑电路的输入端子连接的第三端子的信号输出单元的该第三端子，根据通过所述第一步骤从所述检查对象电路的输出端子输入到所述第一端子的所述初始化电平的所述第一电平转变信号，以与所述初始化电平相同电平的初始化执行电平输出第二电平转变信号；第三步骤，从所述触发输出单元的输出端子输出所述触发信号；第四步骤，根据通过所述第三步骤从所述触发输出单元的输出端子输入到所述第二端子的所述触发信号，通过所述第二步骤输出的所述第二电平转变信号的所述初始化执行电平转变成与所述初始化解除电平相同电平的解除执行电平；以及第五步骤，通过由判定单元判定从所述信号输出单元的第三端子输出的信号是否为预先确定的电平，从而判定所述检查对象电路是否正常地发挥功能。

因此，方案6所述的检查方法和方案1所述的检查装置同样地进行作用，因此尽管在直流电压的上升期间也能够对检查对象电路是否正常地发挥功能高精度地进行检查。

再有，也可以是方案6所述的检查方法如方案7所述的发明那样，构成为还包含：第六步骤，通过输出保持单元，在对所述检查对象电路施加的所述直流电压的上升结束时开始输出与所述初始化解除电平相同电平的控制信号；第七步骤，通过所述输出保持单元保持该控制信号的电平；第八步骤，通过具备与所述信号输出单元的第三端子连接的第一输入端子、与所述逻辑电路的输出端子连接的第二输入端子、与所述输出保持单元的输出端子连接的控制端子、以及与所述判定单元的输入端子连接的选择器输出端子的选择器的该选择器输出端子，在从所述输出保持单元的输出端子向所述控制端子输入所述控制信号的期间从所述第三端子向所述第一输入端子输入所述初始化执行电平的所述第二电平转变信号的情况下，从所述选择器输出端子输出与该初始化执行电平相同电平的信号；以及第九步骤，通过所述选择器的所述选择器输出端子，在从所述输出保持单元的输出端子向所述控制端子输入所述控制信号的期间从所述第三端子向所述第一输入端子输入所述初始化解除电平的所述第一电平转变信号的情况下，从所述选择器输出端子输出与该初始化解除电平相同电平的信号，在所述第五步骤中，通过由所述判定单元判定从所述选择器输出端子输出的信号是否为所述预先确定的信号，从而判定所述检查对象电路是否正常地发挥功能。由此，能一边从逻辑电路输出信号电平稳定的信号，一边对检查对象电路是否正常地发挥功能高精度地进行检查。

再有，也可以是方案7所述的检查方法如方案8所述的发明那样，将所述初始化电平设为低电平，将所述初始化解除电平设为高电平，将所述选择器设为从所述选择器输出端子输出逻辑和信号的多路复用器，其中所述逻辑和信号表示从所述逻辑电路的输出端子向所述第二输入端子输入的信号和对从所述输出保持单元的输出端子输出的信号进行反转后的信号的逻辑积、与从所述信号输出单元的所述第三端子向所述第一输入端子输入的信号和从所述输出保持单元的输出端子向所述控制端子输入的信号的逻辑积的逻辑和。由此，能使从逻辑电路输出的信号的信号电平稳定，并且能对检查对象电路是否正常地发挥功能高精度且容易地进行检查。

此外，也可以是方案6～8的任一个所述的检查方法如方案9所述的发明那样，所述触发输出单元在所述直流电压的上升结束、且满足了规定条件时，输出所述触发信号。由此，能高精度地特别指定初始化状态被解除的时刻。

进而，也可以是方案6～9的任一个所述的检查方法如方案11所述的发明那样，将所述信号输出单元设为D触发器，其中所述D触发器具备：作为所述第一端子的R端子、作为所述第二端子的C端子、作为所述第三端子的Q端子、以及被施加所述直流电压的D端子。由此，能抑制电路规模的大型化。

根据本发明，能得到尽管在电源电压的上升期间也能够高精度地检查上电复位电路是否正常地发挥功能的效果。

附图说明

图1是表示实施方式的检查装置的一个例子的结构图。

图2是表示实施方式的复位控制电路以及其周边结构的结构图。

图3是表示实施方式的检查装置的工作定时的时间图。

图4是表示实施方式的检查装置的变形例的结构图。

图5是表示现有的检查装置的一个例子的结构图。

图6是表示现有的检查装置的工作定时的时间图。

具体实施方式

下面，参照附图，针对用于实施本发明的方式的一个例子详细地进行说明。图1示出了本实施方式的检查装置10的结构的一个例子。如同图所示，本实施方式的检查装置10的结构与图5中示出的检查装置50的结构相比，不同之处仅在于，取代控制装置122而应用控制装置18这一点、以及对通过在图5示出的半导体集成电路100中新内置复位控制电路14和触发输入端子16而构成的半导体集成电路12进行应用这一点。因此，以下，针对和图5中示出的检查装置50以及半导体集成电路100相同的构件赋予相同的附图标记，并省略说明。

检查装置10构成为包含：半导体集成电路12的部分结构要素、控制装置18、以及测试器124。半导体集成电路12与图5中示出的半导体集成电路100相比，不同之处在于，在信号线A和AND电路112的正逻辑输入端子112A的连接点与POR电路102的输出端子102C之间插入有复位控制电路14这一点、以及设置有触发输入端子16这一点。复位控制电路14生成与从POR电路102输入的信号相同电平的信号，向内部逻辑电路104以及选择器电路116输出，并具备：第一输入端子14A、第二输入端子14B以及输出端子14C。第一输入端子14A与POR电路102的输出端子102C连接，输出端子14C经由信号线F与内部逻辑电路104的输入端子104A连接。

触发输入端子16经由信号线E与复位控制电路14的第二输入端子14B连接。控制装置18与图5中示出的控制装置122相比，不同之处在于，除了与外部输入端子118还与触发输入端子16连接这一点、以及经由触发输入端子16向复位控制电路14输出触发信号这一点。再有，在本实施方式的检查装置10中，作为触发信号的信号电平而应用高电平，但针对一次检查，该高电平触发信号从电源电压VDD的上升结束起以预定的定时被输出一次即可。

图2示出了本实施方式的复位控制电路14的结构的一个例子。如同图所示，复位控制电路14构成为包含：D触发器15。D触发器15具备：数据端子（D端子），被施加直流电压VDD；复位端子（R端子），相当于第一输入端子14A；输出端子（Q端子），相当于输出端子14C；以及时钟端子（C端子），相当于第二输入端子14B。

接着，一边参照图3一边对本实施方式的检查装置10的工作进行说明。再有，图3示出了在检查装置10以及半导体集成电路12的电源被接入时的信号线A～F的信号电平的转变状态。

如同图所示，当开始施加直流电压VDD时，POR电路102开始输出如同图的信号线A的时间图所示那样的低电平（初始化电平）的第一电平转变信号。与此相应地，复位控制电路14输出如同图的信号线F的时间图所示那样的低电平的（初始化执行电平）的第二电平转变信号。由此，内部逻辑电路104成为复位状态，如同图的信号线B的时间图所示那样输出高电平信号或低电平信号。而且，选择器电路116开始输出表示从内部逻辑电路104输入的信号和对从测试信号产生电路106输入的低电平信号进行反转后的高电平信号的逻辑积、与从复位控制电路14输入的低电平的第二电平转变信号和从测试信号产生电路106输入的低电平信号的逻辑积的逻辑和的信号。再有，在同图的信号线D的时间图中例示有对信号线D传播低电平信号的状态。

另一方面，当利用直流电压VDD的上升，如同图的信号线A的时间图所示那样第一电平转变信号的信号电平上升到高电平（初始化解除电平）起经过预先确定的期间时，控制装置18向复位控制电路14输出高电平的触发信号，并且向测试信号产生电路106输出对测试信号的产生进行指示的指示信号。当复位控制电路14从控制装置18被输入触发信号时，从复位控制电路14输出如同图的信号线F的时间图所示那样的高电平的第二电平转变信号。由此，内部逻辑电路104的复位状态被解除。此外，测试信号产生电路106当从控制装置18被输入指示信号时，输出高电平的测试信号。此时，选择器电路116开始输出表示从内部逻辑电路104输入的信号（高电平或低电平信号）和对从测试信号产生电路106输入的测试信号进行反转后的信号（低电平）的逻辑积、与从POR电路102输入的第一电平转变信号和从测试信号产生电路106输入的测试信号的逻辑积的逻辑和的信号，即，开始输出如同图的信号线D的时间图所示那样的高电平信号。

而且，测试器124在从直流电压VDD的上升结束起到经过预先确定的期间的期间从半导体集成电路12输入的信号为低电平信号、从经过预先确定的期间起从半导体集成电路12输入的信号为高电平信号的情况下，判定为POR电路102正常地发挥功能，在这以外的情况下，即，在从直流电压VDD的上升结束起到经过预先确定的期间的期间从半导体集成电路12输入的信号为高电平信号的情况下以及在从经过预先确定的期间起从半导体集成电路12输入的信号为低电平信号的情况下，判定为POR电路102未正常地发挥功能。

像这样，在本实施方式的检查装置10中，假设在直流电压VDD的上升期间t短的情况下（例如，在μs级的情况下），也能以从直流电压VDD的上升结束后到输出触发信号的期间t’的量较长地确保测试器124的检查时间，因此对从外部输出端子120输出的信号仅提供一次检查即可。因此，不需要如现有方式那样一边呈阶梯状地细小地划分直流电压VDD一边使其上升来进行检查，因此能大幅度地缩短检查时间。此外，以往POR电路102的复位信号的上升速度起因于RC电路的时间常数而变迟，由此难以特别指定复位解除在哪个时刻开始，但在本实施方式的检查装置10中，由于将相当于第一电平转变信号的信号电平（高电平）的信号电平的第二电平转变信号作为检查对象，所以能容易特别指定复位解除的开始点。

以上，详细地进行了说明，根据本实施方式的检查装置10，由于具备：作为触发输出单元的控制装置18，输出触发信号；复位控制电路14，其具备：作为第一端子的第一输入端子14A，与POR电路102的输出端子102C连接，其中所述POR电路102在被施加直流电压VDD时输出第一电平转变信号，所述第一电平转变信号是表示用于对作为逻辑电路的内部逻辑电路104进行复位的电平的低电平（初始化电平）利用直流电压VDD的上升转变成表示用于解除内部逻辑电路104的复位状态的电平的高电平（初始化解除电平）的信号；作为第二端子的第二输入端子14B，与控制装置18的输出端子连接；以及作为第三端子的输出端子14C，与内部逻辑电路104的输入端子104A连接，复位控制电路14根据从POR电路102的输出端子102C向第一输入端子14A输入的低电平的第一电平转变信号，从输出端子14C以与低电平（初始化电平）相同电平的低电平（初始化执行电平）进行输出，根据从控制装置18的输出端子向第二输入端子14B输入的触发信号，从输出端子14C输出转变成高电平（解除执行电平）的第二电平转变信号；以及测试器124，通过判定从复位控制电路14的输出端子14C输出的第二电平转变信号是否为预先确定的电平，从而判定POR电路102是否正常地发挥功能，所以，尽管在直流电压VDD的上升期间也能高精度地检查POR电路102是否正常地发挥功能。

此外，根据本实施方式的检查装置10，由于构成为还包含：作为输出保持单元的测试信号产生电路106，在对POR电路102施加的直流电压VDD的上升结束时，开始输出作为与第一电平转变信号相同电平的控制信号的测试信号，保持测试信号的电平；以及选择器电路116，其具备：作为第一输入端子的正逻辑输入端子112A，与复位控制电路14的输出端子14C连接；作为第二输入端子的正逻辑输入端子110A，与内部逻辑电路104的输出端子104B连接；负逻辑输入端子110B和正逻辑输入端子112B，与测试信号产生电路106的输出端子106B连接；以及输出端子114C，与测试器124的输入端子连接，在从测试信号产生电路106的输出端子106B向负逻辑输入端子110B和正逻辑输入端子112B输入测试信号的期间从输出端子14C向正逻辑输入端子112A输入低电平的第二电平转变信号的情况下，从输出端子114C输出低电平的信号，在从测试信号产生电路106的输出端子106B向负逻辑输入端子110B和正逻辑输入端子112B输入测试信号的期间从输出端子14C向正逻辑输入端子112A输入高电平的第一电平转变信号的情况下，从输出端子114C输出与低电平的第一电平转变信号相同电平的信号，测试器124通过判定从输出端子114C输出的信号是否为预先确定的信号，从而判定POR电路102是否正常地发挥功能，所以，能够一边从内部逻辑电路104输出信号电平稳定的信号一边高精度地检查POR电路102是否正常地发挥功能。

此外，根据本实施方式的检查装置10，由于将复位信号的电平设为低电平，将复位解除信号的电平设为高电平，将选择器电路116设为从输出端子114C输出逻辑和信号的多路复用器，其中所述逻辑和信号表示从内部逻辑电路的输出端子104B向正逻辑输入端子110A输入的信号和对从测试信号产生电路106的输出端子106B输出的信号进行反转后的信号的逻辑积、与从复位控制电路14的输出端子14C向正逻辑输入端子112A输入的信号和从测试信号产生电路106的输出端子106B向负逻辑输入端子110B以及正逻辑输入端子112B输入的信号的逻辑积的逻辑和，所以能使从内部逻辑电路104输出的信号的信号电平稳定，并且能高精度且容易地检查POR电路102是否正常地发挥功能。

此外，根据本实施方式的检查装置10，由于控制装置18在从直流电压VDD的上升结束起经过了预先确定的期间时输出触发信号，所以能高精度地特别指定解除复位的时刻。

进而，根据本实施方式的检查装置10，由于将复位控制电路14设为D触发器15，其中所述D触发器15具备：作为第一输入端子14A的R端子、作为第二输入端子14B的C端子、作为输出端子14C的Q端子、以及被施加直流电压VDD的D端子，所以能够抑制电路规模的大型化。

再有，在本实施方式中，举出在通过判定从选择器电路116输出的信号是否为预先确定的信号从而判定POR电路102是否正常地发挥功能的情况下的方式例进行了说明，但不限于此，例如，直接监视从复位控制电路14的输出端子14C输出的信号来判定POR电路102是否正常地发挥功能也可。在该情况下的一个例子在图4中被示出。如同图所示的检查装置10A与图1中示出的检查装置10相比，不同之处仅在于，取代半导体集成电路12而应用半导体集成电路12A这一点。半导体集成电路12A与图1中示出的半导体集成电路12相比，不同之处仅在于，除去测试信号产生电路106、选择器电路116、外部输入端子118这一点，以及新设置有外部输出端子30、32这一点。

内部逻辑电路104的输出端子104B与外部输出端子30连接，复位控制电路14的输出端子14C经由外部输出端子32与测试器124的输入端子连接。因此，测试器124在从直流电压VDD的上升结束起到经过预先确定的期间的期间从半导体集成电路12输入的信号为低电平的第二电平转变信号、从经过预先确定的期间起该第二电平转变信号的信号电平转变成高电平的情况下，判定为POR电路102正常地发挥功能，在这以外的情况下，即，在从直流电压VDD的上升结束起到经过预先确定的期间的期间从半导体集成电路12输入的信号不是低电平的第二电平转变信号的情况下，判定为POR电路102未正常地发挥功能。

此外，在上述实施方式中，举出在从直流电压VDD的上升结束起经过了预先确定的期间的时刻输出触发信号的方式例进行了说明，但不限于此，例如，在半导体集成电路12连接有其他半导体集成装置，并在半导体集成电路间进行通信的情况下，将在从直流电压VDD的上升结束起在半导体集成电路间开始通信时使用的通信开始信号（例如，轮询（polling）用的信号）作为触发信号进行应用也可。此外，在具有振荡电路的电子设备中内置有半导体集成电路12的情况下，将从振荡电路输出的信号作为触发信号进行应用也可。在该情况下，可举出以在检查时非意图性地未进入复位状态的方式，在振荡电路和半导体集成电路12之间的传送路径中插入选择器电路，以上述的输出定时从选择器电路输出信号的方式例。

此外，在上述实施方式中，举出在应用利用信号电平为低电平的复位信号来进行复位的低电平有效（active）的情况下的方式例进行了说明，但不限于此，也能应用利用信号电平为高电平的复位信号来进行复位的高电平有效。

此外，在上述实施方式中，举出通过D触发器15来输出复位执行信号以及复位解除执行信号的方式例进行了说明，但不限于此，例如，取代D触发器15而应用D闩锁也可。如果是像这样具有闩锁功能的电路的话，什么样的电路都能应用。

此外，在上述实施方式中，举出将控制装置18以及测试器124设置在半导体集成电路12的外部的方式例进行了说明，但不限于此，将控制装置18以及测试器124的至少一方内置于半导体集成电路12也可。

此外，在上述实施方式中，举出在将复位控制电路14、测试信号产生电路106以及选择器电路116作为硬件的结构的情况下的方式例进行了说明，但在上述的期间t以及t’的各个时间充分长的情况下（例如，在ms级以上的情况下），利用CPU（中央处理装置）、存储器以及程序等在软件上实现复位控制电路14、测试信号产生电路106以及选择器电路116的至少一个功能也可。在该情况下，例如，能例示在ROM（Read Only Memory：只读存储器）中预先存储用于使计算机作为相当于复位控制电路14的复位控制部、相当于测试信号产生电路106的测试信号产生部以及相当于选择器电路116的选择器部的至少一个而发挥功能的程序，并使CPU执行该程序的方式。

附图标记的说明

10 检查装置；12 半导体集成电路；14 复位控制电路；15 D触发器；16 触发输入端子；18、122 控制装置；102 POR电路；104 内部逻辑电路；106 测试信号产生电路；110、112 AND电路；114 OR电路；116 选择器电路；124 测试器。

Claims

1.一种检查装置，其中，包含：

触发输出单元，输出触发信号；

信号输出单元，具备：第一端子，与在被施加直流电压时输出第一电平转变信号的检查对象电路的输出端子连接，所述第一电平转变信号是表示用于对逻辑电路进行初始化的电平的初始化电平利用该直流电压的上升转变成表示用于解除该逻辑电路的初始化状态的电平的初始化解除电平的信号；第二端子，与所述触发输出单元的输出端子连接；以及第三端子，与所述逻辑电路的输入端子连接，所述信号输出单元根据从所述检查对象电路的输出端子输入到所述第一端子的所述初始化电平的所述第一电平转变信号，从所述第三端子以与所述初始化电平相同电平的初始化执行电平进行输出，根据从所述触发输出单元的输出端子输入到所述第二端子的所述触发信号，输出该初始化执行电平转变成与所述初始化解除电平相同电平的解除执行电平的第二电平转变信号；以及

判定单元，通过判定从所述信号输出单元的第三端子输出的信号是否为预先确定的电平，从而判定所述检查对象电路是否正常地发挥功能。

2.根据权利要求1所述的检查装置，其中，构成为还包含：

输出保持单元，在对所述检查对象电路施加的所述直流电压的上升结束时，输出与所述初始化解除电平相同电平的控制信号，保持该控制信号的电平；以及

选择器，具备：第一输入端子，与所述信号输出单元的第三端子连接；第二输入端子，与所述逻辑电路的输出端子连接；控制端子，与所述输出保持单元的输出端子连接；以及选择器输出端子，与所述判定单元的输入端子连接，所述选择器在从所述输出保持单元的输出端子向所述控制端子输入所述控制信号的期间从所述第三端子向所述第一输入端子输入所述初始化执行电平的所述第二电平转变信号的情况下，从所述选择器输出端子输出与该初始化执行电平相同电平的信号，在从所述输出保持单元的输出端子向所述控制端子输入所述控制信号的期间从所述第三端子向所述第一输入端子输入所述初始化解除电平的所述第一电平转变信号的情况下，从所述选择器输出端子输出与该初始化解除电平相同电平的信号，

所述判定单元通过判定从所述选择器输出端子输出的信号是否为所述预先确定的信号，从而判定所述检查对象电路是否正常地发挥功能。

3.根据权利要求2所述的检查装置，其中，

将所述初始化电平设为低电平，将所述初始化解除电平设为高电平，

将所述选择器设为从所述选择器输出端子输出逻辑和信号的多路复用器，其中所述逻辑和信号表示从所述逻辑电路的输出端子向所述第二输入端子输入的信号和对从所述输出保持单元的输出端子输出的信号进行反转后的信号的逻辑积、与从所述信号输出单元的所述第三端子向所述第一输入端子输入的信号和从所述输出保持单元的输出端子向所述控制端子输入的信号的逻辑积的逻辑和。

4.根据权利要求1～3的任一项所述的检查装置，其中，所述触发输出单元在所述直流电压的上升结束、且满足了规定条件时，输出所述触发信号。

5.根据权利要求1～3的任一项所述的检查装置，其中，将所述信号输出单元设为D触发器，其中所述D触发器具备：作为所述第一端子的R端子、作为所述第二端子的C端子、作为所述第三端子的Q端子、以及被施加所述直流电压的D端子。

6.一种检查方法，其中，包含：

第一步骤，在被施加直流电压时从检查对象电路的输出端子输出第一电平转变信号，所述第一电平转变信号是表示用于对逻辑电路进行初始化的电平的初始化电平利用该直流电压的上升转变成表示用于解除该逻辑电路的初始化状态的电平的初始化解除电平的信号；

第二步骤，从具备与检查对象电路的输出端子连接的第一端子、与输出触发信号的触发输出单元的输出端子连接的第二端子、以及与所述逻辑电路的输入端子连接的第三端子的信号输出单元的该第三端子，根据通过所述第一步骤从所述检查对象电路的输出端子输入到所述第一端子的所述初始化电平的所述第一电平转变信号，以与所述初始化电平相同电平的初始化执行电平输出第二电平转变信号；

第三步骤，从所述触发输出单元的输出端子输出所述触发信号；

第四步骤，根据通过所述第三步骤从所述触发输出单元的输出端子输入到所述第二端子的所述触发信号，通过所述第二步骤输出的所述第二电平转变信号的所述初始化执行电平转变成与所述初始化解除电平相同电平的解除执行电平；以及

第五步骤，通过由判定单元判定从所述信号输出单元的第三端子输出的信号是否为预先确定的电平，从而判定所述检查对象电路是否正常地发挥功能。

7.根据权利要求6所述的检查方法，其中，构成为还包含：

第六步骤，通过输出保持单元，在对所述检查对象电路施加的所述直流电压的上升结束时开始输出与所述初始化解除电平相同电平的控制信号；

第七步骤，通过所述输出保持单元保持该控制信号的电平；

第八步骤，通过具备与所述信号输出单元的第三端子连接的第一输入端子、与所述逻辑电路的输出端子连接的第二输入端子、与所述输出保持单元的输出端子连接的控制端子、以及与所述判定单元的输入端子连接的选择器输出端子的选择器的该选择器输出端子，在从所述输出保持单元的输出端子向所述控制端子输入所述控制信号的期间从所述第三端子向所述第一输入端子输入所述初始化执行电平的所述第二电平转变信号的情况下，从所述选择器输出端子输出与该初始化执行电平相同电平的信号；以及

第九步骤，通过所述选择器的所述选择器输出端子，在从所述输出保持单元的输出端子向所述控制端子输入所述控制信号的期间从所述第三端子向所述第一输入端子输入所述初始化解除电平的所述第一电平转变信号的情况下，从所述选择器输出端子输出与该初始化解除电平相同电平的信号，

在所述第五步骤中，通过由所述判定单元判定从所述选择器输出端子输出的信号是否为所述预先确定的信号，从而判定所述检查对象电路是否正常地发挥功能。

8.根据权利要求7所述的检查方法，其中，

9.根据权利要求6～8的任一项所述的检查方法，其中，所述触发输出单元在所述直流电压的上升结束、且满足了规定条件时，输出所述触发信号。

10.根据权利要求6～8的任一项所述的检查方法，其中，将所述信号输出单元设为D触发器，其中所述D触发器具备：作为所述第一端子的R端子、作为所述第二端子的C端子、作为所述第三端子的Q端子、以及被施加所述直流电压的D端子。