SU1188741A1 - Устройство контрол электропитани процессора - Google Patents

Abstract

1. УСТРОЙСТВО КОНТРОЛЯ ЭЛЕКТРОПИТАНИЯ ПРОЦЕССОРА, содержащее формирователь тактовых импульсов , формирователь временной задержки, формирователь кода напр жени , блок синхронизации , блок задани  режимов, блок сравнени , грунпу компараторов и группу масштабных делителей, причем группа входных шин источников электропитани  соединена с входами соответствующих масштабных делителей группы, выходы которых соединены соответственно с первыми входами компараторов группы, выходы которых соединены соответственно с группой входов блока сравнени , первый и второй выходы которого соединены соответственно с первыми входами блока синхронизации и формировател  кода напр жени , первый и второй выходы которого соединены соответственно с вторыми входами компараторов группы и первым входом блока задани  режимов, первый выход которого соединен с вторым входом формировател  кода напр жени  и первым входом формировател  временной задержки, первый выход которого соединен с первым входом блока сравнени  и вторым входом блока задани  режимов, третий и четвертый входы которого соединены соответственно с выходной информационной щиной процессора и первым выходом формировател  тактовых импульсов, второй выход которого соединен с вторым входом формировател  временной задержки и п тым входом блока задани  режимов, второй выход которого соединен с третьим входом формировател  кода напр жени  и вторым входом блока сравнени , третий выход которого соединен с третьим входом формировател  временной задержки и шестым входом блока задани  режимов, третий выход которого соединен с третьим входом блока сравнени , четвертый выход которого соединен с вторым входом блока синхронизации, третий, четвертый и п тый входы которого соединены соответственно с входной шиной адресации регистров, входной шиной синхроимпульсов процессора и третьим выходом формировател  кода напр жени , четвертый вхОд которого соединен с четвертым выходом блока задани  режимов, п тый выход которого соединен с (Л шестым входом блока синхронизации, первый и второй выходы которого соединены соответственно с выходными шиной состо ни  и шиной запроса, входна  шина временных меток соединена с четвертым входом формировател  временной задержки, огличающеес  тем, что, с целью расширени  класса решаемых задач, в него введены три триггера, регистры положительного и отрицательного профконтрол , сх группа коммутаторов шин профконтрол , 00 регистр константы, регистр сдвига, два мента И, элемент И-НЕ и двоичный счетчик , причем входы установки и сброса первого триггера соединены с входной шиной блокировки профилактического контрол  устройства, а выход - с седьмым входом блока синхронизации и первыми входами коммутаторов шин профконтрол  группы, выходы и вторые входы которых соединены с соответствующими выходными шинами профконтрол  устройства и входной шиной спецпитани  устройства, выходна  информационна  шина процессора соединена с входами регистра положительного профконтрол  и регистра отрицательного профконтрол . выход которого соединен с восьмым входом

Description

блока синхронизации и третьими входами коммутаторов шин профконтрол  группы, четвертые входы которых соединены с выходом регистра положительного профконтрол  и дев тым входом блока синхронизации, дес тый вход которого соединен с выходом регистра сдвига, инфор-мационный вход и вход синхронизации которого соединены соответственно с выходами регистра константы и первого элемента И, первый вход которого соединен с выходом элемента И-НЕ и первым входом второго элемента И, выход которого соединен с синхронизирующими входами двоичного счетчика и второго триггера, выход.которого соединен с входами управлени  режимом регистра сдвига и двоичного счетчика, группа выходов которого соединена с группой входов элемента И-НЕ, второй вход первого элемента И соединен с шиной синхроимпульсов процессора, синхровходом третьего триггера и вторым входом второго элемента И, третьим входом соединенного выходом третьего триггера, вторым входом соединенного с третьим выходом блока сравнени , информационным входом и входом сброса второго триггера и входом сброса двоичного счетчика, информационный вход которого соединен с четвертым выходом блока сравнени .

2. Устройство по п. 1, отличающеес  тем, что каждый коммутатор шин профконтрол  содержит два транзистора, два делител  напр жени , два элемента И, два ограничительных резистора, два разр дных диода и два электромагнитных реле, контакты которых образуют выход коммутатора, а первые выводы обмоток соединены с шиной нулевого потенциала и анодами разр дных диодов, катоды которых соединены с вторыми выводами обмоток электромагнитных реле и через соответствуюшие ограничительные резисторы подключены соответственно к коллекторам первого и второго транзисторов , базы которых соединены соответственно с выхода.ми первого и второго делителей напр жени , а эмиттеры - с вторым входом коммутатора и первыми входами первого и второго делителей напр жени , вторые входы которых подключены соответственно к выходам первого и второго элементов И, Е;срвые входы которых  вл ютс  соответственно третьим и четвертым входами коммутатора, а вторые входы соединены с первым входом коммутатора.

Изобретение относитс  к вычислительной технике и может быть использовано дл  контрол , восстановлени  и измерени  напр жени  вторичных источников системы электропитани  процессора ЭВМ. Цель изобретени  - расширение класса решаемых задач путем обеспечени  автоматической ступенчатой регулировки уровней напр жени  вторичных источников электропитани , вышедших за пределы допустимых граничных значений. На фиг. 1 изображена блок-схема устройства; на фиг. 2 - функциональна  схема коммутатора шин профконтрол ; на фиг. 3 - функциональна  схема блока задани  режимов; на фиг. 4 - функциональна  схема блока сравнени ; на фиг. 5 - функциональна  схема формировател  временной задержки; на фиг. 6 - функциональна  схема формировател  кода напр жени ; на фиг. 7 - функциональна  схема формировател  тактовых сигналов; на фиг. 8 - функциональна  схема блока синхронизации; на фиг. 9 и 10 - алгоритм обработки запроса на микропрограммное прерывание; на фиг. 11 - алгоритм измерени  напр жени  вторичных источников электропитани . Устройство контрол  и восстановлени  электропитани  процессора (фиг. 1) содержит формирователь 1 тактовых импульсов, формирователь 2 временной задержки, формирователь 3 кода напр жени , блок 4 синхронизации, блок 5 задани  режимов, блок 6 сравнени , компараторы 7, масштабные делители 8, первый триггер 9, регистр 10положительного профконтрол , регистр 11отрицательного профконтрол , коммутаторы 12 шин профконтрол , регистр 13 константы , регистр 14 сдвига, второй триггер 15, первый элемент И 16, двоичный счетчик 17, элемент И-НЕ 18, третий триггер 19, второй элемент И 20, шины 21 источников электропитани , шину 22 блокировки профконтрол , выходную информационную шину 23 процессора, шину 24 временных меток, шину 25 профконтрол , шину 26 спецпитани , шину 27 адресации регистров, шину 28 состо ни , шину 29 запроса, шину 30 синхроимпульсов процессора, линии 31-50, св зывающие блоки и узлы устройства . Коммутатор 12 шин профконтрол  (фиг. 2) имеет элементы И 51 и 52, резисторы 53, первые транзистор 54, ограничительный резистор 55, разр дный диод 56 и электромагнитное реле 57, вторые разр дный диод

58, электромагнитное реле 59, ограничительный резистор 60 и транзистор 61, резисторы 62 и 63 второго делител  напр жени , резисторы 64 и 53 образуют первый делитель напр жени . Контакты 65 и 66 электромагнитных реле 57 и 59 образуют выход коммутатора 12.

Блок 5 задани  режимов (фиг. 3) состоит из регистра 47 режимов 7, элемента ИЛИ 68, триггеров 69 и 70, элемента ИЛИ 71, триггера 72 и элементов И 73-76.

Блок 6 сравнени  (фиг. 4) содержит мультиплексор 77, двоичный счетчик 78, элемент И 79, триггеры 80 и 81, элемент ИЛИ 82 и триггер 83.

Формирователь 2 временной задержки (фиг. 5) состоит из элементов И 84 и 85, счетчика 86, элемента И 87, триггера 88 и элемента И 89.

Формирователь 3 кода напр жени  (фиг. 6) содержит регистр 90, мультиплексоры 91 и 92, цифроаналоговый преобразователь 93, регистр 94 константы, регистр 95 сдвига, элементы ИЛИ 96 и регистр 97 результата.

Формирователь 1 тактовых сигналов (фиг. 7) состоит из генератора 98 импульсов , счетчика 99 и элементов И 100 и 101.

Блок 4 синхронизации (фиг. 8) содержит мультиплексор 102, регистр 103 состо ни , элемент ИЛИ 104, элемент (линию) 105 задержки и элемент И 106.

Формирователь 1 тактовых сигналов предназначен дл  формировани  двух тактовых сигналов, синхронизирующих работу устройства.

Формирователь 2 временной задержки служит дл  приостановки контрол  напр жений вторичных источников электропитани  в течение заданного интервала времени .

Формирователь 3 кода напр жени  формирует цифровой код измер емого напр жени  вторичного источника электропитани  и аналоговый опорный сигнал в соответствии с цифровыми кодами значений допустимых напр жений, а также в соответствии с кодами , формируемыми в режиме измерени .

Блок 4 предназначен дл  синхронизации процесса передачи информации состо ни , формируемой предлагаемым устройством, с работой процессора.

Блок 5 служит дл  задани  режимов функционировани  и управлени  работой устройства.

Блок 6 используетс  дл  обработки результатов сравнени  напр жени  вторичных источников электропитани  с опорным напр жением и дл  модификации адресов контролируемых вторичных источников электропитани .

Компараторы 7 предназначены дл  сравнени  напр жени  вторичных источников электропитани  с напр жением опорного аналогового сигнала. Компараторы вырабатывают сигнал единичного уровн  при превышении напр жени  контролируемого источника напр жени  опорного аналогового сигнала.

Масштабные делители 8 используютс  дл  приведени  напр жений вторичных источников электропитани , имеющих различные номинальные значени , к единому нормированному значению напр жени .

Первый триггер 9 блокирует услови  проф0 контрол  и запроса на микропрограммное прерывание при отключении режима автоматического профконтрол  с пульта инженера ЭВМ.

Регистр 10 положительного профконтрол  задает услови , например, п типроцентного увеличени  напр жени  вторичных источников электропитани , регистр 11 отрицательного профконтрол  - услови , например, п типроцентного уменьшени , напр жени  вторичных источников электропитани . 0 Коммутаторы 12 щин профконтрол  предназначены дл  установки вторичных источников электропитани  в определенный режим профконтрол  посредством управлени  шинами 25.

5 Регистр 13 константы служит дл  хранени  двоичного кода, заносимого в регистр 14. В качестве регистра 13 могут быть использованы логические уровни нул  и единицы.

Регистр 14 сдвига формирует двоичный позиционный код, в котором в единичное состо ние установлен только один разр д , соответствующий адресу вторичного источника электропитани . Цифровой код используетс  дл  анализа и установки в режим профконтрол  определенного вторичного источника электропитани .

Второй триггер 15 предназначен дл  управлени  режимами работы регистра 14 и двоичного счетчика 17. В качестве второго триггера используют двухтактный триггер.

Первый элемент И 16 формирует синхросигналы , поступающие на вход синхронизации регистра 14.

Двоичный счетчик 17 служит дл  определени  числа сдвигов в регистре 14.

Элемент И-НЕ 18 предназначен дл  формировани  сигнала блокировки синхроимпульсов регистра 14 и двоичного счетчика 17. Сигнал формируетс  при достижении счетчиком 17 двоичного кода, равного адресу последнего контролируемого вторичного источника электропитани .

Третий триггер 19 используетс  дл  устранени  вли ни  асинхронной установки сигнала на линии 38 по отношению к сигналам на шине 30 синхроимпульсов процессора на начальную установку второго триггера 5 15, регистра 14 сдвига и двоичного счетчика 17.

Второй элемент И 20 формирует синхросигналы , поступающие на входь синхронизации второго триггера и двоичного счетчика . Шины 21 источников электропитани  предназначены дл  подключени  выходов источников электропитани  к масштабным делител м 8. Шина 22 блокировки профконтрол  служит дл  управлени  состо нием первого триггера 9 при включении и отключении режима профконтрол . Выходна  информационна  шина 23 процессора- предназначена дл  передачи управл ющей информации в блок 5 задани  режимов и дл  занесени  информации в регистры 10 и 11. Занесение информации с выходной информационной шины 23 производитс  микропрограммно . По шине 24 временных меток осуществл етс  передача в формирователь 2 временной задержки врем задающих импульсов. В качестве источника воеменных меток может быть использован разр д часов суточного времени процессора. Шины 25 профконтрол  предназначены дл  св зи вторичных источников электропитани  с коммутаторами 12 щин профконтрол . Через шину 26 спецпитани  питающее напр жение подводитс  на эмиттеры транзисторов в коммутаторах 12 шин профконтрол . Шина 27 адресации регистров предназначена дл  управлени  процессом выдачи информации состо ни  на шину 28 состо ни . По шине 28 состо ни  осуществл етс  передача в процессор информации о состо нии системы электропитани  процессора. Выдача в процессор запроса на микропрограммное прерывание производитс.  по щине 29. Шина 30 синхроимпульсов процессора предназначена дл  синхронизированной установки информации в регистре 103 состо ни  блока 4 синхронизации дл  избежани  изменений информации на шине 28 во врем  опроса ее процессором, а также дл  синхронизации ускоренного формировани  константы в регистре 14. Устройство работает в режимах оперативного контрол  и измерени . В режиме оперативного контрол  устройство обеспечивает контроль уровней напр жени  источников электропитани . При превышении контролируемым напр жением верхней границы или если это напр жение оказываетс  ниже нижней границы , устройство контрол  включает формирователь 2, который приостанавливает работу устройства контрол  в течение заданного интервала времени. При этом сохран етс  адрес контролируемого вторичного источника электропитани . По истечении заданного интервала времени устройство повтор ет цикл сравнени , в процессе которого было обнаружено нарушение заданных границ. Если при этом повторно обнаруживаетс  нарушение границ, устройство вырабатывает сигнал прерывани . Микропрограмма обработки прерывани  определ ет, при каких допустимых значени х напр жени  произошло нарущение. Если нарущение произошло при сравнении со средним уровнем допустимых значений, то в регистре 67 блока 5 устанавливаетс  бит, задающий режим контрол  на соответствие предельным допустимым значени м, а на системный пульт процессора выдаетс  сообщение о прерывании от схем контрол . При превышении верхнего или нижнего граничных значений напр жени  микропрограммно устанавливаетс  соответствующий бит в регистрах 10 и 11, приближа  напр жение вторичного источника электропитани  к номинальному значению. Предлагаемое устройство в режиме оперативного контрол  работает следующим образом. При отсутствии признаков режима оперативного контрол  и измерени  в регистре 67 (фиг. 3) потенциалы нулевого уровн  с выходов регистра режимов через элемент ИЛИ 68 поступают на сбросовые входы триггеров 69 и 70, устанавлива  их в нулевое состо ние. Сигналы нулевого уровн  с выходов триггера 70 и элемента ИЛИ 71 блокируют формирование синхросигналов элементами И 73-76. Нулевой уровень сигнала с выхода регистра 67 сбрасывает триггер 72. Сигнал нулевого уровн  с выхода регистра 67 по линии 37 поступает в формирователь 2 (фиг. 5) сбрасыва  триггер 88, и через элемент И 89 поступает на сбросовые входы триггеров 80 и 81 (фиг. 4), устанавлива  их в нулевое состо ние. Двоичный счетчик 78 находитс  в режиме хранени , а триггер 83 сброшен по нулевому уровню сигнала, поступающему по линии 40 с второго выхода блока 5. Нулевой уровень сигнала с выходов триггеров 80 и 81 через элемент ИЛИ 82 по линии 38 поступает на информационный и сбросовые входы триггера 15 (фиг. 1) и двоичного счетчика 17, устанавлива  их в нулевое состо ние, и на информационный вход третьего триггера 19, который по первому синхросигналу с щины 30 установитс  в нулевое состо ние. При сброшенном триггере 15 в двоичном счетчике 17 и в регистре 14 установлен режим занесени  и константа из регистра 13 непрерывно заноситс  в регистр 14, пока не будет заблокирован синхросигнал с выхода элемента И 16 или не установитс  триггер 15, по единичному состо нию которого в регистре 14 устанавливаетс  режим сдвига. Нулевой уровень сигнала с выхода триггера 88 (фиг. 5) запрещает прохождение синхросигнала через элемент И 85 на вход синхронизации триггера 88, устанавливает режим хранени  счетчика 86 и разрешает сброс счетчика по тактовому сигналу, поступающему на вход элемента И 84 по линии 34 с второго выхода формировател  1 тактовых сигналов (фиг. 7). По нулевому уровню сигнала с выхода триггера 70 сбрасываетс  регистр 97 результата (фиг. 6). Таким образом, устройство переходит в исходное состо ние при сн тии режимов функционировани  с сохранением адреса вторичного источника в двоичном счетчике 78 блока 6 сравнени  (фиг. 4). Дл  установки режима оперативного контрол  в регистр 67 (фиг. 3) с выходной информационной шины 23 микропрограммно заноситс  признак режима оперативного контрол . При этом на выходе регистра режимов 67 по вл етс  сигнал единичного уровн , который через элемент ИЛИ 68 поступает на первый синхровход триггера 69, разреша  его установку в единичное состо ние . Так как в это врем  триггер 70 сброшен, по первому тактовому сигналу Т1, поступающему с первого выхода формировател  1 по линии 35, устанавливаетс  триггер 69, единичный уровень сигнала на выходе которого разрешает установку триггера 70 по заднему фронту второго тактового сигнала Т2, поступаюш,его по линии 34 от формировател  1 (фиг. 7). По следуюш,ему тактовому сигналу Т1 триггер 69 (фиг. 3) сбрасываетс  и нулевой уровень сигнала, поступаюш,ий с его выхода на первый синхровход триггера 70, запрещает изменение его в состо ни  по следующим тактовым сигналам Т2. Сигнал единичного уровн  с выхода триггера 70 по линии 40 поступает в блок 6 (фиг. 4) на вход управлени  режимами двоичного счетчика 78, устанавлива  режим счета. Контроль напр жений вторичных источников электропитаии  начинаетс  с адреса , который сохран етс  в двоичном счетчике 78. Сигнал нулевого уровн  с выхода триггера 83 (это соответствует контролю на соответствие нижним допустимым значени м напр жени ) поступает по линии 46 на первый вход управлени  мультиплексора 91 (фиг. 6). На выход мультиплексора 91 из пол  регистра 90 передаетс  двоичный код, соответствующий среднему или граничному нижним значени м напр жени  в зависимости от сигнала на втором входе управлени  мультиплексора 91, поступающего по линии 42 с третьего выхода регистра 67 (фиг. 3). Сигнал единичного уровн  с выхода регистра 67, соответствующий режиму оперативного контрол , по линии 37 поступает на вход управлени  мультиплексора 92 (фиг. 6), разреша  прохождение двоичного кода с выхода мультиплексора 91 на вход цифроаналогового преобразовател  93, который формирует в соответствии с двоичным кодом опорное напр жение, поступающее на вторые входы компараторов 7. Навыходах компараторов 7 устанавливаютс  сигналы единичного уровн  при превышении контролируемым напр жением опорного напр жени  и сигналы нулевого уровн , если контролируемое напр жение меньше опорного. Сигналы с выходов компараторов 7 поступают на информационные входы мультиплексора 77 (фиг. 4). На выход мультиплексора 77 передаетс  результат хравнени  с информационного входа, определ емого адресом втхэричного источника электропитани  в двоичном счетчике 78. При установленном триггере 70 (фиг. 3) первый тактовый сигнал Т1 с линии 35 проходит на выход элемента И 76 и поступает в блок 6 (фиг. 4), стробиру  установку триггеров 80 и 81. Если на выходе мультиплексора 77 присутствует сигнал единичного уровн  и триггер 83 сброщен, то триггеры 80 и 81 не устанавливаютс  в единичное состо ние, что свидетельствует о соответствии напр жени  вторичного источника электропитани  нижним допустимым значени м напр жени . На выходах триггеров 80 и 81 и на выходе элемента ИЛИ 82 сохран етс  сигнал нулевого уровн , который по линии 38 поступает в блок 5 (фиг. 3) на вход элемента И 75 и разрешает прохождение второго тактового сигнала Т2 через элемент И 75 на вход синхронизации двоичного счетчика 78 (фиг. 4), увеличива  состо ние двоичного счетчика 78 на единицу. При этом мультиплексор 77 передает на выход сигнал со следующего информационного входа и циклы контрол  повтор ютс  до тех пор, пока не зафиксируетс  нарушение допустимых значений напр жени . Когда в двоичном счетчике 78 зафиксируетс  адрес последнего контролируемого вторичного источника , очередной синхросигнал двоичного счетчика 78 проходит через элемент И 79 на синхровход триггера 83 и переводит его из нулевого состо ни  в единичное, что соответствует контролю на соответствие верхним допустимым значени м. В качестве триггера 83 используетс  триггер со счетным входом. По очередному синхросигналу он мен ет свое состо ние на противоположное. Контроль начинаетс  с проверки соответстви  напр жени  всех вторичных источников электропитани  нижним допустимым значени м, после чего триггер 83 переключаетс  в единичное состо ние и выполн етс  контроль напр жени  всех вторичных источников на соответствие верхним допустимым значени м. При этом единичный уровень сигнала с выхода триггера 83 поступает на первый вход управлени  мультиплексора 92 (фиг. 6) и на выход мультиплексора 91 из пол  регистра 90 передаютс  коды, соответствующие верхним допустимым значени м. Вместо регистра 90 могут быть использованы потенциалы нул  и единицы, заве9 денные в определенных сочетани х на входы мультиплексора 91, с шин логического нул  и единицы. При условии нарушени  верхних допустимых значений напр жени , т. е. при единичном уровне сигнала на выходе мультиплексора 77 (фиг. 4) и при единичном состо нии триггера 83, по синхросигналу устанавливаетс  триггер 80, единичный уровень сигнала с выхода которого через элемент ИЛИ 82 по линии 38 поступает в формирователь 2 (фиг. 5), устанавлива  триггер 88 в единичное состо ние, так как счетчик 86 сброшен и на выходе элемента И 87 имеетс  единичный уровень сигнала. Единичный уровень сигнала с выхода триггера 88 поступает на вход управлени  счетчика 8Ь, устанавлива  режим счета, и на второй вход элемента И 89, блокиру  прохождение сигнала с первого выхода блока 5 по линии 37 на выход элемента И 89, нулевой уровень сигнала с выхода которого по линии 36 поступает в блок б сравнени  (фиг. 4), сбрасыва  триггеры 80 и 81, и в блок 5 (фиг. 3), блокиру  синхросигналы , формируемые элементами И 75 и 76. Таким образом, на определенное врем  блокируютс  синхросигналы установки триггеров 80 и 81 (фиг. 4) и двоичного счетчика 78, в котором сохран етс  адрес вторичного источника, превысившего допустимые значени  изменени  напр жени . По синхросигналам с шины 24 счетчик 86 (фиг. 5) отсчитывает временной интервал , определ емый кодом, согласно которому выходы счетчика 86 соединены с входами элемента И 87, на выходе которого присутствует единичный уровень сигнала до истечени  временного интервала. Элемент И 85 разрешает прохождение тактового сигнала Т2 с линии 34 на вход синхронизации I триггера 88, подтвержда  его единичное состо ние до истечени  временного интервала и устанавлива  его в нулевое состо ние по заднему фронту синхросигнала, поступаюшего по истечении временного интервала. Нулевой уровень сигнала с выхода триггера 88 устанавливает режим хранени  счетчика 86, запрещает синхросигналы с выхода элемента И 85 и разрешает прохождение сигнала с линии 37 на выход элемента И 89. Единичный уровень сигнала с выхода элемента И 89 по линии 36 поступает в блок 5 (фиг. 3) и разрешает прохождение тактового сигнала Т1 через элемент И 76 в блок 6 (фиг. 4). Если по истечении заданного временного интервала услови  нарушени  допус тимых значений исчезли, что свидетельствует о кратковременном отклонении напр жени  вторичного источника от номинала, то триггеры 80 и 81 не устанавливаютс , а по синхросигналу состо ние двоичного счетчика 78 увеличиваетс  на единицу и устройство контролирует очередной вторичный источник элек тропитани .

10 При этом сигнал нулевого уровн  с выхода элемента ИЛИ 82 по линии 38 поступает в формирователь 2 (фиг. 5) и разрешает прохождение тактовых сигналов Т2 с линии 34 через элемент И 84 на сбросовый вход счетчика 86. По первому сигналу счетчик 86 сбрасываетс  и нулевые уровни сигналов с его выходов устанавливают сигнал единичного уровн  на выходе элемента И 87, разреша  установку триггера 88 при контроле напр жени  очередного вторичного источника . Если по истечении заданного интервала времени услови  нарушени  верхних допустимых значений сохранились, то устанавливаетс  триггер 80 (фиг. 4) и единичный уровень сигнала с его выхода через элемент ИЛИ 82 по линии 38 поступает в блок 5 (фиг. -3), запреша  синхросигнал с выхода элемента И 75, по которому модифицируетс  адрес вторичного источника, и в формирователь 2 (фиг. 5) на входы триггера 88 и элемента И 84. Триггер 88 в этом случае не устанавливаетс , так как счетчик 86 сбрасываетс  по тактовому сигналу Т2, но не может быть сброшен из-за блокировки элемента И 84 единичным уровнем сигнала на линии 38. Нулевой уровень сигнала с выхода элемента И 87 запрещает повторную установку триггера 88. В качестве шины 24 временных меток может быть использован выход определенного разр да часов суточного времени процессора с целью получени  необходимой временной задержки при малой разр дности счетчика 86. Минимальный период следовани  сигналов на шине 24 должен быть не менее двух периодов следовани  тактовых сигналов Т1 и Т2 дл  гарантированного сброса триггера 88 по истечении заданного временного интервала. Сигнал единичного уровн  с выхода триггера 80 блока 6 (фиг. 4) поступает в блок 4 на входы регистра 103 и элемента ИЛИ 104. По синхросигналу с шины 30 устанавливаетс  в единичное состо ние первый разр д регистра 103, означающий нарушение верхних допустимых значений напр жени . Второй разр д регистра 103 устанавливаетс  при нарушении нижних допустимых значений напр жени . Сигнал единичного уровн  с выхода элемента ИЛИ 104 поступает на вход элемента И 106 и через линию 105 задержки на другой вход элемента И 106, вызыва  запрос на микропрограммное прерывание единичным уровнем сигнала на шине 29. Блокировка запроса на микропрограммное прерывание осуществл етс  посредством сброса триггера 9 (фиг. 1) парафазным сигналом, поступающим по шине 22 блокировки профконтрол  с пульта инженера при отключении режима профконтрол . Лини  105 задержки в блок 4 (фиг. 8) предназначена дл  устранени  помехи на шине 29 запроса при включении формировател  2 временной задержки при первом нарушении допустимых значений напр жени  конкретным вторичным источником электропитани  и должна перекрывать врем  от установки триггеров 80 и 81 (фиг. 4) до их сброса при установке триггера 88 формировател  2 временной задержки (фиг. 5). При фиксировании нарушени  допустимых значений напр жени  по истечении временного интервала сигнал единичного уровн  по линии 38 из блока 6 (фиг. 1) поступает на информационный вход триггера 19, который по первому синхросигналу с шины 30 устанавливаетс  в единичное состо ние . Так как двоичный счетчик 17 сброшен , то на первые входы первого 16 и второго 20 элементов И с выхода элемента И-НЕ 18 поступает сигнал единичного уровн . По третьему синхросигналу с шины 30 на выход первого элемента И 16 проход т синхросигналы, по которым в регистр 14 заноситс  константа или выполн етс  сдвиг влево в зависимости от состо ни  триггера 15. В качестве регистра 13 могут быть использованы потенциалы нул  и единицы. Потенциал единицы заводитс  на самый младший информационный вход регистра 14, а потенциал нул  - на остальные информационные входы. Разр дность регистра 14 равна числу контролируемых источников электропитани . Второй синхросигнал с шины 30 через элемент И 20 поступает на синхровходы двоичного счетчика 17 и триггера 15. В качестве триггера 15 используетс  двухтактный триггер, который устанавливаетс  по заднему фронту синхросигнала. Поэтому по первому синхросигналу в счетчик 17 по линии 48 заноситс  адрес вторичного источника электропитани  с выхода блока 6. Установленный в единичное состо ние триггер 15, так как на его информационный вход поступил по линии 38 сигнал единичного уровн  с выхода блока 6, задает режим сдвига влево регистра 14 и режим счета двоичного счетчика 17, которые выполн ют функции по синхросигналам, поступаюшим соответственно с выходов первого 16 и второго 20 элементов И. При фиксировании в двоичном счетчике 17адреса последнего вторичного источника электропитани , на выходе элемента И-НЕ 18по вл етс  нулевой уровень сигнала, который запрещает синхросигналы с выходов первого 16 и второго 20 элементов И. В регистре 14 сдвига хранитс  сформированна  константа.: Первый, второй и третий синхросигналы с шины 30 должны иметь между собой задержку во времени, обусловленную задержками элементов. Между вторым и третьим синхросигналом должна быть пауза, котора  перекрывала бы врем  установки нулевого уровн  сигнала на выходе элемента И-НЕ 18, когда в двоичном счетчике 17 зафиксируетс  адрес последнего вторичного источника электропитани . В противном случае может произойти лишний сдвиг в регистре 14. При нарушении нижних допустимых у значений устройство выполн ет действи , аналогичные описанным выше при нарушении верхних допустимых значений. Запрос на микропрограммное прерывные обрабатываетс  процессором в соответствии с алгоритмом, приведенным на фиг. 9 и 10. Микропрограмма обработки прерывани  осуществл ет чтение информации о состо нии системы электропитани  процессора. Через мультиплексор 102 блока 4 (фиг. 8) и шину 28 состо ни  в процессор передаетс  состо ние регистров 10, И, 67 и 103, а также адрес вторичного источника электропитани  из двоичного счетчика 78 блока 6 (фиг. 4). Эта информаци  записываетс  в область регистрации ошибок процессора, откуда операционна  система переписывает ее в файл регистрации ошибок при обработке прерывани  от схем контрол . Выдача информации на шину 28 состо ни  происходит под управлением сигналов с шины 27 адресации регистров, котора  соединена с управл ющими входами мультиплексора 102 блока 4 (фиг. 8) и разрешает прохождение на шину 28 двоичного кода с адресуемого регистра. Микропрограмма анализирует состо ние третьего бита регистра 67 блока 5 (фиг. 3). Нулевое состо ние этого бита означает, что выполн етс  контроль на соответствие напр жени  средним уровн м допускаемых значений. При этом микропрограммно сбрасываетс  регистр 67 устройство переходит в исходное состо ние в описанной выше последовательности . В следующей микрокоманде в регистре 67 устанавливаетс  второй бит, задаюший режим оперативного контрол , и третий бит, устанавливающий признак контрол  на соответствие граничным значени м и на этом обработка запроса завершаетс . При единичном состо нии третьего бита регистра 67 анализируетс  первый бит регистра 103. Нулевое его состо ние означает , что произошло нарушение нижних граничных значений напр жени , а единичное состо ние - нарушение верхних граничных значений. Во втором случае считываетс  информаци  из регистров 10 и 14, выполн етс  операци  логического умножени  над считанными операндами и результат анализируетс  на нулевое состо ние. Если в регистре 10 был установлен бит, соответствующий установленному в единичное состо ние биту в регистре 14, то результат

13

не равен нулю. Это означает, что соответствующий вторичный источник раньше был установлен в режим положительного профконтрол  при нарушении нижних граничных значений напр жени . Однако в результате изменени  внешних факторов его напр жение установилось близким к номиналу и нарушение верхних граничных значений произошло по причине установленного режима положительного профконтрол . Поэтому над информацией из регистров 10 и 14 выполн етс  операци  ИСКЛЮЧАЮЩЕЕ ИЛИ, соответствующий бит при выполнении операции становитс  равным нулю и результат записываетс  в регистр 10. В следующей микрокоманде сбрасываетс  режим оперативного контрол  и устройство переходит в исходное состо ние, после чего снова устанавливаетс  режим оперативного контрол  с условием проверки соответстви  напр жени  средним уровн м допустимых значений. При отсутствии режима положительного профконтрол  вторичного источника электропитани  анализируетс  бит отрицательного профконтрол . Дл  этого выполн етс  операци  логического умножени  информации из регистров 11 и 14; и результат провер етс  на равенство нулю. Ненулевой результат означает невозможность восстановлени  напр жени  вторичного источника, так как и в режиме отрицательного профконтрол  напр жение превышает верхние граничные значени . Режим оперативного контрол  сбрасываетс , устройство переходит в исходное состо ние и в следуюшем цикле процессора микропрограммно устанавливаетс  режим контрол  вместе с битом, задающим проверку на соответствие граничным значени м. Так как напр жение не восстановлено, то непрерывно по каждому запросу на системный пульт выдаютс  сообщени  о прерывании от схем контрол , на основании которых принимаютс  меры по приведению системы электропитани  в рабочее состо ние. По нулевоему результату выполн етс  операци  логического сложени  информации с регистров 11 и 14 и результат заноситс  в регистр 11, устанавлива  режим отрицательного профконтрол  вторичного источника, превысившего граничные значени .

При нарушении нижних допустимых значений происходит переход по нулевому состо нию первого бита регистра 103 состо ни  блока 4 (фиг. 8) и обработка запроса выполн етс  аналогично в соответствии с алгоритмом . Второй бит регистра 103 не анализируетс , так как только единичное состо ние второго бита может вызвать запрос при нулевом состо нии первого бита.

Сигнал единичного уровн  с установленного в единичное состо ние разр да регистра 10 по линии 31 поступает на вход элемента И 51 соответствующего коммута14

тора 12 щин профконтрол  {фиг. 2) и при отсутствии блокировки на втором входе элемента И 51 через резистор 53 поступает на базу транзистора 54. Включаетс  электронный ключ, реализованный на транзисторе 54, и вызывает срабатывание электромагнитного реле 57, контакты 65 которого замыкаютс . По соответствующей шине 25 поступают сигналы установки вторичного источника электропитани  в режим положительного профконтрол . Аналогично устанавливаетс  режим отрицательного профконтрол  по сигналу единичного уровн  с выхода регистра 11, поступающему по линии 32 через элемент И 52 и резистор 62 на базу транзистора 61, на котором реализован второй

5 транзисторный ключ.

Первый 51 и второй 52 элементы И предназначены дл  блокировки сигналов установки профконтрол  при отключении режима профконтрол  с пульта инженера.

Резисторы 53, 55, 60, 62, 63 и 64 служат дл  ограничени  величины тока. Диоды 56 и 58 ограничивают выброс напр жени  при разрыве цепей обмоток реле.

Режим измерени  в устройстве осуществл етс  посредством выполнени  последовательности циклов сравнени  величины измер емого напр жени  с напр жени ми, формируемыми цифроаналоговым преобразователем 93 в соответствии с подаваемыми на его выход цифровыми кодами. Измерение начинаетс  с цикла сравнени  измер емого напр жени  с величиной, соответствующей коду, содержащему единицу в старшем разр де, а в остальных разр дах - нули. Если в результате сравнени  измер емое напр жение оказываетс  больше эталонного , указанна  единица переписываетс  в соответствующий разр д регистра 97 результата. В следующем цикле единица сдвигаетс  в следующий разр д регистра 95 и измер ема  величина сравниваетс  с величиной , соответствующей коду, образованнод му посредством операции логического сложени  соответствующих разр дов регистра 95 и регистра 97. Описанна  операци  последовательно повтор етс  над остальными разр дами, в результате чего в регистре 97 формируетс  код измеренного на5 пр жени .

В режиме измерени  устройство функционирует следующим образом.

С выходной информационной шины 23 процессора в регистр 67 блока 5 задани  режимов (фиг. 3) микропрограммно заноситс  признак режима измерени . По единичному уровню сигнала с выхода регистра 67 режимов происходит установка триггеров 69 и 70. Последовательность их установки указана при описании режима оперативного контро5 л .

При установленном триггере Ь9 и сброшенном триггере 70 происходит занесение

15 константы из регистра 94 формировател  3 (фиг. 6) в регистр 95 сдвига, так как в регистре 95 установлен режим занесени  высоким уровнем сигнала, поступающим по линии 40 с выхода триггера 70 (фиг. 3). Единичный уровень сигнала с выхода триггера 69 через элемент ИЛИ 71 поступает на элемент И 73, разреша  прохождение на его выход тактового сигнала Т2, поступающего на синхровход регистра 95 (фиг. 6), по которому происходит занесение константы. Двоичный код с выхода регистра 95 поступает на первые входы соответствующих элементов ИЛИ 96, на вторые входы которых поступает информаци  из регистра 97 результата и с выходов элементов ИЛИ 96 и на второй вход мультиплексора 92. Мультиплексор 92 передает на цифроаналоговый преобразователь 93 информацию с второго входа, так как на управл ющий его вход в режиме изменени  поступает потенциал нулевого уровн  с второго выхода регистра 67 режимов блока 5 задани  режимов. Установленный по заднему фронту тактового сигнала Т2 триггер 70 разрешает прохождение с линии 35 через элемент И 74 тактового сигнала Т1, который поступает в формирователь 3 (фиг. 6) на общий синхровход регистра 97 результата, на информационные входы которого заводитс  сигнал результата сравнени  опорного аналогового сигнала с напр жением вторичного источника электропитани  с выхода мультиплексора 77 (фиг. 4). Запись информации в регистр 97 по каждому общему синхросигналу разрешаетс  только в один к-й разр д единичным уровнем сигнала с к-го выхода регистра 95 сдвига. По следующему синхросигналу, поступающему на синхровход регистра 95, происходит сдвиг единицы на один разр д вправо и повтор етс  цикл сравнени  опорного сигнала с измер емым напр жением. Единица , записанна  в к-й разр д регистра 97 свидетельствует о том, что с учетом к-го разр да регистра 95 и разр дов с первого по (к-1)-й регистр 97 аналоговый опорный сигнал меньше измер емого напр жени . Разр дность регистра 97, как и регистра 95, определ етс  точностью, которую могут обеспечить цифроаналоговый преобразователь 93 и комрараторы 7. В последнем цикле измерени  единица сдвинута в младший разр д регистра 95 и сигнал единичного уровн  по линии 43 поступает в блок 5 (фиг. 3) на информационный вход триггера 72, который по тактовому сигналу Т1 устанавливаетс  в единичное состо ние и блокирует синхросигналы сдвига на выходе элемента И 73т а также по линии 41 поступает в блок 4 (фиг. 8) на вход регистра 103 состо ни .

16 Микропрограмма обработки результатов измерени , проанализировав третий разр д регистра 103, определ ет, что дл  данного вторичного источника код напр жени  сформирован , снимает код напр жени  с третьего выхода формировател  3 через блок 4 и шину 28 (фиг. 1) и сбрасывает режим измерени  в регистре 67 режимов блока 5 задани  режимов (фиг. 3). В описанной выше последовательности выполн етс  измерение напр жени  вторичного источника, адрес которого был зафиксирован в двоичном счетчике 78 блока (фиг. 4). Измерение всех источников электропитани  производитс  при проверке и регулировке системы электропитани  в соответствии с алгоритмом, приведенным на фиг. 11. Отключаетс  режим профконтрол  с пульта инженера с целью измерени  реальных значений вторичных источников и блокировки возможного запроса.на прерывание. Микропрограммно сбрасываетс  регистр 67 режимов блока 5 (фиг. 3) и адрес вторичного источника считываетс  в рабочие регистры процессора из двоичного счетчика 78 блока 6 сравнени  (фиг. 4). После этого устанавливаетс  режим измерени  и ожидаетс  установка третьего бита в регистре 103 состо ни  блока 4 синхронизации (фиг. 8), по которому читаетс  сформированный код напр жени  и впоследствии выводитс  на печать. Сбрасываетс  режим измерени  дл  приведени  устройства в исходное состо ние, а затем устанавливаетс  режим оперативного контрол  с целью модификации адреса вторичного источника электропитани . Микропрограммно считываетс  адрес вторичного источника из двоичного счетчика 78 блока 6 (фиг. 4) и сравниваетс  со вторым рабочим регистром процессора. При увеличении адреса в двоичном счетчике 78 па единицу произойдет несравнепие, после чего информаци  из него переписываетс  во второй рабочий регистр, и второй рабочий регистр сравниваетс  с первым. Их неравенство означает, что еще не все источники измерены. Поэтому сбрасываетс  режим оперативного контрол  и начпнаетс  цикл измерени  следующего вторичного источника электропитани . Последовательность повтор етс  до тех пор, пока все вторичные источники не будут измерены. Формирователь 1 тактовых сигналов (фиг. 7) предназначен дл  формировани  первого Т1 и второго Т2 тактовых сигналов, синхронизирующих работу устройства. Генератор 98 вырабатывает периодический сигнал , поступающий на синхровход счетчика 99. При отсутствии тактового сигнала Т2 на выходе элемента И 101, на входе управлени  счетчика 99 устанавливаетс  режим счета. Когда в счетчике 99 оказываютс  определенные коды, по импульсу с генератора 98 на выходе элементов И 100 и 101 по вл етс  тактовый сигнал Т1 или Т2. Задержка во времени между передними фронтами Т1 и Т2 равна периоду сигнала с выхода генератора 98. Тактовый сигнал Т2 задает режим сброса счетчика 99, который сбрасываетс:  по заднему фронту следующего импульса генератора 98. Период следовани  тактовых сигналов Т1 и Т2, который формируетс  счетчиком 99, определ етс  суммарным временем формировани  аналогового опорного сигнала формирователем 3 при установке новых допустимых значений и временем установки сигнала на выходах компараторов при сравнении напр жени  вторичного источника электропитани  с опорным аналоговым сигналом . Таким образом, использование предлагаемого устройства обеспечивает организацию контрол  и восстановление уровней напр жени  вторичных источников электропитани  процессора ЭВМ. Это позвол ет поддерживать напр жени , питающие электрорадиоэлементы процессора, главным образом интегральные микросхемы, на уровн х, максимально приближенных к их номинальным значени м.

30 Реализаци  указанных возможностей обеспечивает оптимальные услови  эксплуатации микросхем, параметры которых, в особенности помехоустойчивость, существенно завис т от величины питающих напр жений, что способствует повыщению помехоустойчивости процессора, увеличивает срок службы микросхем, повыщает надежность функционировани  процессора и ЭВМ в целом. Известно , что напр жение в электрической сети подвержено существенным изменени м в течение суток при подключении и отключении массовых потребителей электроэнергии. Колебани  уровней- напр жени  первичного источника питани  сказываютс  на напр жении вторичных источников электропитани  и поэтому использование предлагаемого устройства позвол ет значительно уменьщить вли ние нестабильности первичного источника электропитани  на функционирование процессора ЭВМ. Кроме того, предлагаемое устройство позвол ет выполн ть тесты микродиагностики в режиме автоматического профконтрол  с целью прогнозировани  отказов в оборудовании процессора , а также в цел х обнаружени  и локализации неисправностей, вызывающих неустойчивое функционирование процессора ЭВМ, что в несколько раз сокращает врем  выполнени  микродиагностики по сравнению с временем ее выполнени  при ручном переключении режимов профилактического контрол .

26

зг

гз

25

Р

X

fui2

С начало J

Ъапись инсро/зпации состо ни  в оКласть регистрации ошибок

. (с сриг.10)

Занесение HJUBU 8 регис/пр режиг ов 67

Занесение единицы Во Bmapoi и третий разр ды регистра режипове IffC/ сриг.ю) результат унножени  равен НУЛЮ Логическое умножение. uHcfiopnanuu uj pesucrpoS отрицательного просрконграл    и сдвива /У Jlozu4eckoe сложение инсрарпации uj регистро отрицательного прос/зконгро   11 и сдвига III Резальтчт сложени  в pe&ucmp отрицательного просрконтрап  If. исключающее IUU над инФорпацией ил регистров положительного праронтрол  10 и сдвига 14 Результат операции в регистр положительного профконтрол  10 ( с сригх; Занесение налей в регистр режимоб 67 Занесение единицы Во Второй разр д регистра реЖипоВ67

Claims (2)

1. УСТРОЙСТВО КОНТРОЛЯ

ЭЛЕКТРОПИТАНИЯ ПРОЦЕССОРА, содержащее формирователь тактовых импульсов, формирователь временной задержки, формирователь кода напряжения, блок синхронизации, блок задания режимов, блок сравнения, группу компараторов и группу масштабных делителей, причем группа входных шин источников электропитания соединена с входами соответствующих масштабных делителей группы, выходы которых соединены соответственно с первыми входами компараторов группы, выходы которых соединены соответственно с группой входов блока сравнения, первый и второй выходы которого соединены соответственно с первыми входами блока синхронизации и формирователя кода напряжения, первый и второй выходы которого соединены соответственно с вторыми входами компараторов группы и первым входом блока задания режимов, первый выход которого соединен с вторым входом формирователя кода напряжения и первым входом формирователя временной задержки, первый выход которого соединен с первым входом блока сравнения и вторым входом блока задания режимов, третий и четвертый входы которого соединены соответственно с выходной информационной шиной процессора и первым выходом формирователя тактовых импульсов, второй выход которого соединен с вторым входом формирователя временной задержки и пятым входом блока задания режимов, второй выход которого соединен с третьим входом формирователя кода напряжения и вторым входом блока сравнения, третий выход которого соединен с третьим входом формирователя временной задержки и шестым входом блока задания режимов, третий выход которого соединен с третьим входом блока сравнения, четвертый выход которого соединен с вторым входом блока синхронизации, третий, четвертый и пятый входы которого соединены соответственно с входной шиной адресации регистров, входной шиной синхроимпульсов процессора и третьим выходом формирователя кода напряжения, четвертый вход которого соединен с четвертым выходом блока задания режимов, пятый выход которого соединен с шестым входом блока синхронизации, первый и второй выходы которого соединены соответственно с выходными шиной состояния и шиной запроса, входная шина временных меток соединена с четвертым входом формирователя временной задержки, от- личающееся тем, что, с целью расширения класса решаемых задач, в него введены три триггера, регистры положительного и отрицательного профконтроля, группа коммутаторов шин профконтроля, регистр константы, регистр сдвига, два элемента И, элемент И—НЕ и двоичный счетчик, причем входы установки и сброса первого триггера соединены с входной шиной блокировки профилактического контроля устройства, а выход — с седьмым входом блока синхронизации и первыми входами коммутаторов шин профконтроля группы, выходы и вторые входы которых соединены с соответствующими выходными шинами профконтроля устройства и входной шиной спецпитания устройства, выходная информационная шина процессора соединена с входами регистра положительного профконтроля и регистра отрицательного профконтроля.

выход которого соединен с восьмым входом блока синхронизации и третьими входами коммутаторов шин профконтроля группы, четвертые входы которых соединены с выходом регистра положительного профконтроля и девятым входом блока синхронизации, десятый вход которого соединен с выходом регистра сдвига, информационный вход и вход синхронизации которого соединены соответственно с выходами регистра константы и первого элемента И, первый вход которого соединен с выходом элемента И—НЕ и первым входом второго элемента И, выход которого соединен с синхронизирующими входами двоичного счетчика и второго триггера, выход.которого соединен с входами управления режимом регистра сдвига и двоичного счетчика, группа выходов которого соединена с группой входов элемента И—НЕ, второй вход первого элемента И соединен с шиной синхроимпульсов процессора, синхровходом третьего триггера и вторым входом второго элемента И, третьим входом соединенного выходом третьего триггера, вторым входом соединенного с третьим выходом блока сравнения, информационным входом и входом сброса второго триггера и входом сброса двоичного счетчика, ин формационный вход которого соединен с четвертым выходом блока сравнения.

2. Устройство по π. 1, отличающееся тем, что каждый коммутатор шин профконтроля содержит два транзистора, два делителя напряжения, два элемента И, два ограничительных резистора, два разрядных диода и два электромагнитных реле, контакты которых образуют выход коммутатора, а первые выводы обмоток соединены с шиной нулевого потенциала и анодами разрядных диодов, катоды которых соединены с вторыми выводами обмоток электромагнитных реле и через соответствующие ограничительные резисторы подключены соответственно к коллекторам первого и второго транзисторов, базы которых соединены соответственно с выходами первого и второго делителей напряжения, а эмиттеры — с вторым входом коммутатора и первыми входами первого и второго делителей напряжения, вторые входы которых подключены соответственно к выходам первого и второго элементов И, первые входы которых являются соответственно третьим и четвертым входами коммутатора, а вторые входы соединены с первым входом коммутатора.