JP4698518B2 - 検証支援装置、検証支援方法、及びプログラム - Google Patents
検証支援装置、検証支援方法、及びプログラム Download PDFInfo
- Publication number
- JP4698518B2 JP4698518B2 JP2006205400A JP2006205400A JP4698518B2 JP 4698518 B2 JP4698518 B2 JP 4698518B2 JP 2006205400 A JP2006205400 A JP 2006205400A JP 2006205400 A JP2006205400 A JP 2006205400A JP 4698518 B2 JP4698518 B2 JP 4698518B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- clock
- reference clock
- output
- information register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
- G01R31/31726—Synchronization, e.g. of test, clock or strobe signals; Signals in different clock domains; Generation of Vernier signals; Comparison and adjustment of the signals
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31727—Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318594—Timing aspects
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Debugging And Monitoring (AREA)
Description
図1において、10はモニタ装置であり、20は検証(デバッグ)対象のマイクロコンピュータ(マイコン)であり、30はホストコンピュータ(ホストPC)である。モニタ装置10は、データバンク制御部11、データバンク部12、サンプリングタイマ13、タイマクロック14、クロック動作判別部15、レジスタ制御部16、クロック情報レジスタ部17、及びモニタMCU(マイクロコンピュータユニット)18を備える。マイコン20は、デバッグに係るプログラムを実行する。
クロック情報レジスタREG−AもしくはREG−Bにて、0ビット目〜Fビット目に対応する時刻T61〜T62の期間において、マイコン52の基準クロックが停止しなかった場合には、クロック情報レジスタREG−AもしくはREG−Bの各ビットの値は、すべて“0”である。したがって、対応するデータバンクDTB−AもしくはDTB−Bには、すべて新しいデータNDが書き込まれていることが判別できる。また、サンプリング間隔は、常に一定としているため、クロック情報レジスタREG−AもしくはREG−Bにすべての値が書き込まれている場合には、(サンプリング期間×16)を測定時間として得られる。
クロック情報レジスタREG−AもしくはREG−Bに対するすべてのデータの書き込みが終了する前にマイコン52の基準クロックが停止した場合には、クロック情報レジスタREG−AもしくはREG−Bの先頭(0ビット目)から途中までの各ビットに値“0”が書き込まれ、その後の各ビットに値“1”が書き込まれている。
クロック情報レジスタREG−AもしくはREG−Bにて、0ビット目〜Fビット目に対応する時刻T66〜T67の期間において、マイコン52の基準クロックの停止が継続していた場合には、クロック情報レジスタREG−AもしくはREG−Bの各ビットにはすべて値“1”が書き込まれている。したがって、対応するデータバンクDTB−AもしくはDTB−Bのデータは、一度も更新されておらず、すべて古いデータODであることがわかる。この古いデータODも破棄可能である。
クロック情報レジスタREG−AもしくはREG−Bに対するすべてのデータの書き込みが終了する前に、停止していたマイコン52の基準クロックが回復した場合には、クロック情報レジスタREG−AもしくはREG−Bの先頭(0ビット目)から途中までの各ビットに値“1”が書き込まれ、その後の各ビットに値“0”が書き込まれている。これにより、基準クロックの動作が回復したことが判別できる。
また、コンピュータがプログラムを実行し処理を行うことにより、上記実施形態の機能が実現されるプログラムプロダクトは、本発明の実施形態に含まれる。上記プログラムプロダクトとしては、上記実施形態の機能を実現するプログラム自体、上記プログラムが読み込まれたコンピュータ、ネットワークを介して通信可能に接続されたコンピュータに上記プログラムを提供可能な送信装置、及び当該送信装置を備えるネットワークシステム等がある。
また、コンピュータが供給されたプログラムを実行することにより上記実施形態の機能が実現されるだけでなく、そのプログラムがコンピュータにおいて稼働しているOS(オペレーティングシステム)又は他のアプリケーションソフト等と共同して上記実施形態の機能が実現される場合や、供給されたプログラムの処理の全て又は一部がコンピュータの機能拡張ボードや機能拡張ユニットにより行われて上記実施形態の機能が実現される場合も、かかるプログラムは本発明の実施形態に含まれる。また、本発明をネットワーク環境で利用するべく、全部又は一部のプログラムが他のコンピュータで実行されるようになっていても良い。
コンピュータ機能60は、図13に示すように、CPU61と、ROM62と、RAM63と、操作部(CONS)69のコントローラ(CONSC)65と、表示部としてのディスプレイ(DISP)70のディスプレイコントローラ(DCONT)66と、ハードディスク(HD)71及びフレキシブルディスク等の記憶デバイス(STD)72のコントローラ(DCONT)67と、ネットワークインタフェースカード(NIC)68とが、システムバス64を介して互いに通信可能に接続された構成としている。
CPU61は、ROM62又はHD71に記憶されたソフトウェア(プログラム)、又はSTD72より供給されるソフトウェア(プログラム)を実行することで、システムバス64に接続された各構成部を総括的に制御する。すなわち、CPU61は、上述したような動作を行うための処理プログラムを、ROM62、HD71、又はSTD72から読み出して実行することで、上記実施形態での動作を実現するための制御を行う。RAM63は、CPU61の主メモリ又はワークエリア等として機能する。
CONSC65は、CONS69や図示していないポインティングデバイス等からの指示入力を制御する。DISPC66は、DISP70の表示を制御する。DCONT67は、ブートプログラム、種々のアプリケーション、ユーザファイル、ネットワーク管理プログラム、及び上記実施形態における上記処理プログラム等を記憶するHD71及びSTD72とのアクセスを制御する。NIC68はネットワーク73上の他の装置と双方向にデータをやりとりする。
本発明の諸態様を付記として以下に示す。
上記出力データのサンプリング間隔で上記基準クロックの停止を判別する動作判別部と、
上記動作判別部での判別結果を保存するクロック情報レジスタとを備えることを特徴とする検証支援装置。
(付記2)上記処理回路から出力される出力データの取得を指示する信号であって、上記出力データのサンプリング間隔が経過するたびにアサートされ、上記データバンクへの出力データの保存に伴ってネゲートされるサンプリング要求信号を生成するサンプリングタイマを備えることを特徴とする付記1記載の検証支援装置。
(付記3)上記動作判別部は、上記サンプリング要求信号に基づいて、上記基準クロックが停止したか否かを判別することを特徴とする付記2記載の検証支援装置。
(付記4)上記動作判別部は、上記サンプリング要求信号がアサートされてから一定時間が経過した後に上記サンプリング要求信号がネゲートされていない場合には、上記基準クロックが停止したと判別することを特徴とする付記3記載の検証支援装置。
(付記5)上記データバンクと上記クロック情報レジスタは対応して設けられ、上記データバンクと上記クロック情報レジスタの組を複数備えることを特徴とする付記1記載の検証支援装置。
(付記6)上記データバンクに保存可能な出力データの数と、上記クロック情報レジスタに保存する上記動作判別部での判別結果の数が同じであることを特徴とする付記5記載の検証支援装置。
(付記7)上記複数組のデータバンクと上記クロック情報レジスタの組を、排他的に切り替えて用いることを特徴とする付記5記載の検証支援装置。
(付記8)上記データバンクと上記クロック情報レジスタの組を2組備え、一方の上記クロック情報レジスタへの上記動作判別部での判別結果の保存がすべて完了した後に、他方の上記クロック情報レジスタに上記動作判別部での判別結果を保存するように切り替えることを特徴とする付記5記載の検証支援装置。
(付記9)測定対象アドレスを設定するアドレスレジスタを備え、
上記データ取得部は、上記処理回路から出力される出力データのうち、上記アドレスレジスタに設定されたアドレスへのアクセスに係る出力データを取得することを特徴とする付記1記載の検証支援装置。
(付記10)上記基準クロックとは異なるクロックを生成するクロック生成部を備え、
上記クロック情報レジスタへの上記動作判別部での判別結果の保存は、上記クロック生成部で生成されるクロックを用いて行うことを特徴とする付記1記載の検証支援装置。
(付記11)上記クロック情報レジスタに保存された情報に基づいて、上記基準クロックの停止位置及び停止期間を取得する解析処理部を備えることを特徴とする付記1記載の検証支援装置。
(付記12)検証対象の処理回路から出力される出力データを取得してデータバンクに保存する検証支援装置により上記処理回路から出力される基準クロックの動作状況に係る情報が上記出力データのサンプリング間隔で保存されるクロック情報レジスタから、保存されている情報を順次取得して上記基準クロックが停止していたか否かを判定することを特徴とする検証支援方法。
(付記13)上記クロック情報レジスタに保存されている情報による上記基準クロックの停止判定の結果に基づいて、上記基準クロックの停止位置及び回復位置を出力することを特徴とする付記12記載の検証支援方法。
(付記14)検証対象の処理回路から出力される出力データを取得してデータバンクに保存する検証支援装置により上記処理回路から出力される基準クロックの動作状況に係る情報が上記出力データのサンプリング間隔で保存されるクロック情報レジスタから、保存されている情報を順次取得して上記基準クロックが停止していたか否かを判定する判定ステップと、
上記判定ステップでの判定結果に基づいて、上記基準クロックの停止位置及び回復位置を算出する解析ステップとをコンピュータに実行させるためのプログラム。
(付記15)上記解析ステップでは、上記基準クロックの停止期間をさらに算出することを特徴とする付記14記載のプログラム。
11、43 データバンク制御部
12、44 データバンク部
13、45 サンプリングタイマ
14、46 タイマクロック
15、47 クロック動作判別部
16、48 レジスタ制御部
17、49 レジスタ部
18、50 モニタMCU
20、52 マイクロコンピュータ
30、53 ホストPC
41 アドレス比較部
42 アドレスレジスタ
Claims (10)
- 検証対象の処理回路から出力される出力データを取得し、当該出力データとともに上記処理回路から出力される基準クロックを用いて、取得した出力データをデータバンクに保存するデータ取得部と、
上記出力データのサンプリング間隔で上記基準クロックの停止を判別する動作判別部と、
上記動作判別部での判別結果を保存するクロック情報レジスタとを備えることを特徴とする検証支援装置。 - 上記処理回路から出力される出力データの取得を指示する信号であって、上記出力データのサンプリング間隔が経過するたびにアサートされ、上記データバンクへの出力データの保存に伴ってネゲートされるサンプリング要求信号を生成するサンプリングタイマを備えることを特徴とする請求項1記載の検証支援装置。
- 上記動作判別部は、上記サンプリング要求信号に基づいて、上記基準クロックが停止したか否かを判別することを特徴とする請求項2記載の検証支援装置。
- 上記データバンクと上記クロック情報レジスタは対応して設けられ、上記データバンクと上記クロック情報レジスタの組を複数備えることを特徴とする請求項1記載の検証支援装置。
- 上記データバンクに保存可能な出力データの数と、上記クロック情報レジスタに保存する上記動作判別部での判別結果の数が同じであることを特徴とする請求項4記載の検証支援装置。
- 上記データバンクと上記クロック情報レジスタの組を2組備え、一方の上記クロック情報レジスタへの上記動作判別部での判別結果の保存がすべて完了した後に、他方の上記クロック情報レジスタに上記動作判別部での判別結果を保存するように切り替えることを特徴とする請求項4記載の検証支援装置。
- 測定対象アドレスを設定するアドレスレジスタを備え、
上記データ取得部は、上記処理回路から出力される出力データのうち、上記アドレスレジスタに設定されたアドレスへのアクセスに係る出力データを取得することを特徴とする請求項1記載の検証支援装置。 - 検証対象の処理回路から出力される出力データを取得してデータバンクに保存する検証支援装置により上記処理回路から出力される基準クロックの動作状況に係る情報が上記出力データのサンプリング間隔で保存されるクロック情報レジスタから、保存されている情報を順次取得して上記基準クロックが停止していたか否かを判定することを特徴とする検証支援方法。
- 検証対象の処理回路から出力される出力データを取得してデータバンクに保存する検証支援装置により上記処理回路から出力される基準クロックの動作状況に係る情報が上記出力データのサンプリング間隔で保存されるクロック情報レジスタから、保存されている情報を順次取得して上記基準クロックが停止していたか否かを判定する判定ステップと、
上記判定ステップでの判定結果に基づいて、上記基準クロックの停止位置及び回復位置を算出する解析ステップとをコンピュータに実行させるためのプログラム。 - 上記解析ステップでは、上記基準クロックの停止期間をさらに算出することを特徴とする請求項9記載のプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006205400A JP4698518B2 (ja) | 2006-07-27 | 2006-07-27 | 検証支援装置、検証支援方法、及びプログラム |
US11/639,279 US7650537B2 (en) | 2006-07-27 | 2006-12-15 | Inspection support apparatus and inspection support method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006205400A JP4698518B2 (ja) | 2006-07-27 | 2006-07-27 | 検証支援装置、検証支援方法、及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008033568A JP2008033568A (ja) | 2008-02-14 |
JP4698518B2 true JP4698518B2 (ja) | 2011-06-08 |
Family
ID=39122925
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006205400A Expired - Fee Related JP4698518B2 (ja) | 2006-07-27 | 2006-07-27 | 検証支援装置、検証支援方法、及びプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US7650537B2 (ja) |
JP (1) | JP4698518B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004118473A (ja) * | 2002-09-26 | 2004-04-15 | Hitachi Kokusai Electric Inc | クロック停止検出機能付回路 |
JP2004127058A (ja) * | 2002-10-04 | 2004-04-22 | Sony Corp | テスト回路および半導体装置 |
JP2005316784A (ja) * | 2004-04-28 | 2005-11-10 | Fujitsu Ten Ltd | 集積回路及び制御システム |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5864564A (en) * | 1995-11-17 | 1999-01-26 | Sun Microsystems, Inc. | Control circuit for deterministic stopping of an integrated circuit internal clock |
JP3291706B2 (ja) * | 1996-02-09 | 2002-06-10 | 川崎マイクロエレクトロニクス株式会社 | 論理回路の高速動作検証方法、及び、論理回路 |
JPH09319456A (ja) * | 1996-06-03 | 1997-12-12 | Mitsubishi Electric Corp | 発振停止検出装置 |
JP2001092692A (ja) | 1999-09-17 | 2001-04-06 | Nec Corp | 時間測定回路及び時間測定方法 |
US6948098B2 (en) * | 2001-03-30 | 2005-09-20 | Cirrus Logic, Inc. | Circuits and methods for debugging an embedded processor and systems using the same |
JP3523225B2 (ja) * | 2001-09-18 | 2004-04-26 | Necマイクロシステム株式会社 | クロック監視装置及び監視方法 |
JP2003177834A (ja) * | 2001-12-07 | 2003-06-27 | Mitsubishi Electric Corp | Pll内蔵マイクロコンピュータ |
DE10234991B4 (de) * | 2002-07-31 | 2008-07-31 | Advanced Micro Devices, Inc., Sunnyvale | Hostcontrollerdiagnose für einen seriellen Bus |
US7434106B2 (en) * | 2002-07-31 | 2008-10-07 | Seagate Technology Llc | Reference clock failure detection on serial interfaces |
US7093153B1 (en) * | 2002-10-30 | 2006-08-15 | Advanced Micro Devices, Inc. | Method and apparatus for lowering bus clock frequency in a complex integrated data processing system |
US7194668B2 (en) * | 2003-04-11 | 2007-03-20 | Advantest Corp. | Event based test method for debugging timing related failures in integrated circuits |
JP2006252006A (ja) * | 2005-03-09 | 2006-09-21 | Seiko Epson Corp | デバッグシステム、半導体集積回路装置、マイクロコンピュータ及び電子機器 |
US7426684B2 (en) * | 2005-04-29 | 2008-09-16 | Hewlett-Packard Development Company, L.P. | Lost-cycle measurement using cycle counter |
-
2006
- 2006-07-27 JP JP2006205400A patent/JP4698518B2/ja not_active Expired - Fee Related
- 2006-12-15 US US11/639,279 patent/US7650537B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004118473A (ja) * | 2002-09-26 | 2004-04-15 | Hitachi Kokusai Electric Inc | クロック停止検出機能付回路 |
JP2004127058A (ja) * | 2002-10-04 | 2004-04-22 | Sony Corp | テスト回路および半導体装置 |
JP2005316784A (ja) * | 2004-04-28 | 2005-11-10 | Fujitsu Ten Ltd | 集積回路及び制御システム |
Also Published As
Publication number | Publication date |
---|---|
US7650537B2 (en) | 2010-01-19 |
JP2008033568A (ja) | 2008-02-14 |
US20080126821A1 (en) | 2008-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9996407B2 (en) | Methods for data acquisition systems in real time applications | |
US6519310B2 (en) | Hardware event based flow control of counters | |
JP3684831B2 (ja) | マイクロコンピュータ、電子機器及びデバッグシステム | |
US20110010531A1 (en) | Debuggable microprocessor | |
JP6653756B2 (ja) | 回路設計をデバッグするための方法および回路 | |
US20030046610A1 (en) | Microcomputer and debugging system | |
US10235483B2 (en) | Capturing time-slice of emulation data for offline embedded software debug | |
US9092560B2 (en) | Trace based measurement architecture | |
US7596725B2 (en) | Efficient trace triggering | |
US20100191508A1 (en) | Detecting and Recording Performance Events in a Data Processing System | |
KR20200088760A (ko) | 체크섬 생성 | |
US7831818B2 (en) | Exception-based timer control | |
US10891071B2 (en) | Hardware, software and algorithm to precisely predict performance of SoC when a processor and other masters access single-port memory simultaneously | |
US20170308454A1 (en) | Adaptive debug tracing for microprocessors | |
US7617428B2 (en) | Circuits and associated methods for improved debug and test of an application integrated circuit | |
JP4698518B2 (ja) | 検証支援装置、検証支援方法、及びプログラム | |
US7650539B2 (en) | Observing debug counter values during system operation | |
JP2005165825A (ja) | トレース情報記録装置 | |
US11144687B1 (en) | Method and system providing visualization of sub-circuit iterations based on handshake signals | |
JP5036448B2 (ja) | インサーキットエミュレータにおけるfifoメモリ読出方法およびfifoメモリ内蔵ワンチップ・マイクロコンピュータ用インサーキットエミュレータ | |
JP2016075493A (ja) | 集積回路、集積回路のテスト装置及びテスト方法 | |
KR100195221B1 (ko) | 프로그램 수행시 명령어의 실행 횟수 측정장치 | |
JPH11102306A (ja) | エミュレータ | |
JP2010182241A (ja) | 評価方法および評価装置 | |
JP2014160421A (ja) | ソフトエラー解析装置、エラー情報作成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080731 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090323 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100309 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100309 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110222 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110301 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4698518 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |