JP5036448B2 - インサーキットエミュレータにおけるfifoメモリ読出方法およびfifoメモリ内蔵ワンチップ・マイクロコンピュータ用インサーキットエミュレータ - Google Patents
インサーキットエミュレータにおけるfifoメモリ読出方法およびfifoメモリ内蔵ワンチップ・マイクロコンピュータ用インサーキットエミュレータ Download PDFInfo
- Publication number
- JP5036448B2 JP5036448B2 JP2007210675A JP2007210675A JP5036448B2 JP 5036448 B2 JP5036448 B2 JP 5036448B2 JP 2007210675 A JP2007210675 A JP 2007210675A JP 2007210675 A JP2007210675 A JP 2007210675A JP 5036448 B2 JP5036448 B2 JP 5036448B2
- Authority
- JP
- Japan
- Prior art keywords
- read
- fifo memory
- reading
- signal
- fifo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Debugging And Monitoring (AREA)
Description
200 ワンチップCPU用ICEPOD
210 コアCPU用ソケット
220 シリアル通信ポート
230 第1FIFOメモリ
231 アドレス制御回路
232 FIFORAM
240 第2FIFOメモリ
241 アドレス制御回路
242 FIFOメモリ
250 アドレスデコード回路
300 ターゲット基板
310 ワンチップCPU用ソケット
PC 制御用コンピュータ
Claims (6)
- FIFOメモリを内蔵したワンチップ・マイクロコンピュータの機能をエミュレートするインサーキットエミュレータにおけるFIFOメモリの読出方法であって、
プログラム実行中のFIFOメモリ読出に際しては、読出アドレスを指示するリードポインタを更新させるが、プログラム非実行中のFIFOメモリ読出に際しては、リードポインタを更新させないようにしたことを特徴とするインサーキットエミュレータにおけるFIFOメモリ読出方法。 - エミュレートするワンチップ・マイクロコンピュータは、外部からの入力データを読み出す受信用FIFOメモリと、外部への出力データを書き込む送信用FIFOメモリとを別々に備え、
プログラム実行中の受信用FIFOメモリ読出に際しては、FIFORAMへ読出信号を出力すると共に、FIFORAMの読出アドレスを記憶するアドレス制御回路へリードポインタ更新信号を出力してリードポインタを更新させ、
プログラム非実行中の受信用FIFOメモリ読出に際しては、FIFORAMへ読出信号を出力するが、アドレス制御回路へリードポインタ更新信号を出力しないことで、リードポインタを更新させないようにしたことを特徴とする請求項1に記載のインサーキットエミュレータにおけるFIFOメモリ読出方法。 - エミュレートするワンチップ・マイクロコンピュータは、外部からの入力データを読み出す受信用FIFOメモリと、外部への出力データを書き込む送信用FIFOメモリとを別々に備えると共に、コアCPUはプログラムデータをメモリから読み出すときにプログラム読出指示信号を出力するものであり、
プログラム実行中の受信用FIFOメモリ読出に際しては、コアCPUよりプログラム読出指示信号を出力してから予め定めた通常読出期間内にFIFOメモリの読出信号を出力することにより、FIFORAMおよびアドレス制御回路の両方へ読出信号を入力させて、FIFORAMからの読出およびアドレス制御回路のリードポインタ更新を行わせ、
プログラム非実行中の受信用FIFOメモリ読出に際しては、コアCPUよりプログラム読出指示信号を出力してから通常読出期間を経過した後にFIFOメモリの読出信号を出力することにより、FIFORAMのみへ読出信号を入力させて、アドレス制御回路のリードポインタを更新することなくFIFORAMからの読出を行うようにしたことを特徴とする請求項1に記載のインサーキットエミュレータにおけるFIFOメモリ読出方法。 - FIFOメモリを内蔵したワンチップ・マイクロコンピュータの機能をエミュレートするインサーキットエミュレータであって、
プログラム実行中のFIFOメモリ読出に際しては、読出アドレスを指示するリードポインタを更新させるが、プログラム非実行中のFIFOメモリ読出に際しては、リードポインタを更新させないようにFIFOメモリのアクセス制御を行うメモリアクセス制御手段を設けたことを特徴とするFIFOメモリ内蔵ワンチップ・マイクロコンピュータ用インサーキットエミュレータ。 - エミュレートするワンチップ・マイクロコンピュータと同様に、外部からの入力データを読み出す受信用FIFOメモリと、外部への出力データを書き込む送信用FIFOメモリとを別々に備え、
前記受信用FIFOメモリと送信用FIFOメモリへのアクセス制御を行うメモリアクセス制御手段が、プログラム実行中の受信用FIFOメモリ読出に際しては、FIFORAMへ読出信号を出力すると共に、FIFORAMの読出アドレスを記憶するアドレス制御回路へリードポインタ更新信号を出力してリードポインタを更新させ、プログラム非実行中の受信用FIFOメモリ読出に際しては、FIFORAMへ読出信号を出力するが、アドレス制御回路へリードポインタ更新信号を出力しないことで、リードポインタを更新させないようにしたことを特徴とする請求項4に記載のFIFOメモリ内蔵ワンチップ・マイクロコンピュータ用インサーキットエミュレータ。 - エミュレートするワンチップ・マイクロコンピュータと同様に、外部からの入力データを読み出す受信用FIFOメモリと、外部への出力データを書き込む送信用FIFOメモリとを別々に備えると共に、コアCPUがプログラムデータをメモリから読み出すときにプログラム読出指示信号を出力するものとし、
前記受信用FIFOメモリと送信用FIFOメモリへのアクセス制御を行うメモリアクセス制御手段は、
コアCPUよりプログラム読出指示信号を出力してから予め定めた通常読出期間を計時する通常読出期間計時手段と、
前記通常読出期間計時手段により計時される通常読出期間内に受信用FIFOメモリの読出信号を受けると、受信用FIFOメモリのFIFORAMおよびアドレス制御回路の両方へ読出信号を入力させ、通常読出期間外に受信用FIFOメモリの読出信号を受けると、FIFORAMのみへ読出信号を入力させる読出信号出力選択手段と、
を備え、
プログラム実行中のコアCPUによる受信用FIFOメモリ読出に際しては、通常読出期間内にメモリアクセス制御手段へ読出信号を出力することで、FIFORAMからの読出およびアドレス制御回路のリードポインタ更新を行わせ、プログラム非実行中の受信用FIFOメモリ読出に際しては、通常読出期間外にメモリアクセス制御手段へ読出信号を出力することで、アドレス制御回路のリードポインタを更新することなくFIFORAMからの読出を行わせるようにしたことを特徴とする請求項4に記載のFIFOメモリ内蔵ワンチップ・マイクロコンピュータ用インサーキットエミュレータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007210675A JP5036448B2 (ja) | 2007-08-13 | 2007-08-13 | インサーキットエミュレータにおけるfifoメモリ読出方法およびfifoメモリ内蔵ワンチップ・マイクロコンピュータ用インサーキットエミュレータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007210675A JP5036448B2 (ja) | 2007-08-13 | 2007-08-13 | インサーキットエミュレータにおけるfifoメモリ読出方法およびfifoメモリ内蔵ワンチップ・マイクロコンピュータ用インサーキットエミュレータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009043209A JP2009043209A (ja) | 2009-02-26 |
JP5036448B2 true JP5036448B2 (ja) | 2012-09-26 |
Family
ID=40443860
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007210675A Active JP5036448B2 (ja) | 2007-08-13 | 2007-08-13 | インサーキットエミュレータにおけるfifoメモリ読出方法およびfifoメモリ内蔵ワンチップ・マイクロコンピュータ用インサーキットエミュレータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5036448B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5443956B2 (ja) * | 2009-11-20 | 2014-03-19 | 株式会社エルイーテック | インサーキットエミュレータ用アダプタおよびインサーキットエミュレータ |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3267654B2 (ja) * | 1991-03-08 | 2002-03-18 | 松下電器産業株式会社 | データ転送装置 |
JP3885654B2 (ja) * | 1997-06-24 | 2007-02-21 | 株式会社三洋物産 | 遊技機 |
JPH11143732A (ja) * | 1997-11-06 | 1999-05-28 | Hitachi Ltd | マイクロコンピュータ及びエミュレータ |
JP2003141058A (ja) * | 2001-11-02 | 2003-05-16 | Hitachi Ltd | 通信制御lsi及び半導体集積回路 |
-
2007
- 2007-08-13 JP JP2007210675A patent/JP5036448B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009043209A (ja) | 2009-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100439781B1 (ko) | 데이터프로세서와그동작방법,그디버깅동작실행방법및그중단점값수정방법 | |
KR100350568B1 (ko) | 디버그기능을수행하기위한데이타처리시스템및방법 | |
KR102170644B1 (ko) | 낮은 레벨 프로그래밍 가능한 시퀀서와 조합한 범용 프로그래밍 가능한 프로세서를 사용한 비휘발성 메모리 채널 제어 | |
US6668339B1 (en) | Microprocessor having a debug interruption function | |
US7506205B2 (en) | Debugging system and method for use with software breakpoint | |
US20030014736A1 (en) | Debugger breakpoint management in a multicore DSP device having shared program memory | |
US5903912A (en) | Microcontroller configured to convey data corresponding to internal memory accesses externally | |
US5423029A (en) | Circuit and method for testing direct memory access circuitry | |
JP5036448B2 (ja) | インサーキットエミュレータにおけるfifoメモリ読出方法およびfifoメモリ内蔵ワンチップ・マイクロコンピュータ用インサーキットエミュレータ | |
US5860161A (en) | Microcontroller configured to indicate internal memory accesses externally | |
CN111177067A (zh) | 一种片上系统 | |
US7231568B2 (en) | System debugging device and system debugging method | |
US6928532B2 (en) | Logic integrated circuit, and recording medium readable by a computer, which stores a source of CPU core on said logic integrated circuit | |
JP2011039781A (ja) | 協調シミュレーション装置及びシミュレーション方法 | |
JP2007058450A (ja) | 半導体集積回路 | |
JP5443956B2 (ja) | インサーキットエミュレータ用アダプタおよびインサーキットエミュレータ | |
JPH08221293A (ja) | エミュレータ装置 | |
CN114385524A (zh) | 嵌入式固件仿真系统及其方法、装置和电子设备 | |
JP2004094451A (ja) | オンチップjtagインタフェース回路およびシステムlsi | |
JP2020140380A (ja) | 半導体装置及びデバッグシステム | |
US7689864B2 (en) | Processor comprising an integrated debugging interface controlled by the processing unit of the processor | |
JP2005251217A (ja) | マイクロコンピュータ、電子機器及びデバッグシステム | |
JP2008009743A (ja) | データ処理装置 | |
US20110225340A1 (en) | Emulator interface device and method thereof | |
JPS6230453B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100514 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120605 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120703 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150713 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5036448 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150713 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150713 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |