DE69815006T2 - Datenverarbeitungseinheit mit Fehlerbeseitungsmöglichkeiten - Google Patents
Datenverarbeitungseinheit mit Fehlerbeseitungsmöglichkeiten Download PDFInfo
- Publication number
- DE69815006T2 DE69815006T2 DE69815006T DE69815006T DE69815006T2 DE 69815006 T2 DE69815006 T2 DE 69815006T2 DE 69815006 T DE69815006 T DE 69815006T DE 69815006 T DE69815006 T DE 69815006T DE 69815006 T2 DE69815006 T2 DE 69815006T2
- Authority
- DE
- Germany
- Prior art keywords
- unit
- processing unit
- data
- debug
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3636—Software debugging by tracing the execution of the program
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3648—Software debugging using additional hardware
- G06F11/3656—Software debugging using additional hardware using a specific debug interface
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Description
- ALLGEMEINER STAND DER TECHNIK
- Die vorliegende Erfindung betrifft eine Datenverarbeitungseinheit, wie etwa einen Mikroprozessor oder einen Mikrocontroller, mit Fehlerbeseitigungsfähigkeiten.
- Während bei den ersten Mikroprozessorsystemen Fehler in der Software nur durch Software entfernt werden konnten, die keine Analyse in Echtzeit gestatteten, weisen Mikroprozessoren heutzutage spezielle Fehlerbeseitigungshardware auf dem Chip auf. Diese Fehlerbeseitigungshardware gestattet das Programmieren von Haltepunkten, um den Fluß eines Programms zu steuern, das analysiert werden muß. Deshalb müssen die Haltepunkte nicht länger durch Software simuliert werden, doch können auch durch Hardware erzeugte Haltepunkte das Programm noch unterbrechen, und die Steuerung wird von der jeweiligen Fehlerbeseitigungssoftware übernommen. Bei vielen Echtzeitanwendungen darf der Programmfluß nicht unterbrochen werden. Somit könnte bei vielen Echtzeitanwendungen immer noch ein in die Schaltung gelegter Emulator erforderlich sein.
- Aus EP-A-O 762 280 ist eine Datenverarbeitungseinheit mit Fehlerbeseitigungsfähigkeiten bekannt, mit einer zentralen Verarbeitungseinheit, einem mit der zentralen Verarbeitungseinheit gekoppelten Bus zum Zugriff auf eine Einrichtung über mit dem Bus gekoppelte Adreß- und Datenleitungen, wobei eine Fehlerbeseitigungseinheit an den Bus angekoppelt ist, und einer an die Fehlerbeseitigungseinheit angekoppelten Schutzeinheit, um den Zugriff auf den Bus zu schützen. Die Schutzeinheit kann programmiert werden, in einem Schutzmodus und in einem Fehlerbeseitigungsmodus zu arbeiten, in dem ein Signal zu der Fehlerbeseitigungseinheit gesendet wird, woraufhin die Fehlerbeseitigungseinheit ein Fehlerbeseitigungssignal erzeugt.
- KURZE DARSTELLUNG DER ERFINDUNG
- Eine Aufgabe der vorliegenden Erfindung besteht in der Bereitstellung einer Datenverarbeitungseinheit mit zusätzlicher Fehlerbeseitigungshardware, die eine effiziente Fehlerbeseitigungsunterstützung liefert und die Notwendigkeit von in die Schaltung gelegten Emulatoren minimiert, und somit in der Minimierung des Siliziumbereichs, der benötigt wird, um eine Fehlerbeseitigungsfunktionalität bereitzustellen.
- Diese Aufgabe wird durch eine Datenverarbeitungseinheit mit den Merkmalen von Anspruch 1 erzielt.
- Die Datenverarbeitungseinheit gemäß der vorliegenden Erfindung umfaßt eine zentrale Verarbeitungseinheit, einen mit der zentralen Verarbeitungseinheit gekoppelten Bus zum Zugriff auf eine Einrichtung über mit dem Bus gekoppelte Adreß- und Datenleitungen, wobei eine Fehlerbeseitigungseinheit an den Bus angekoppelt ist, eine Schutzeinheit, die mit dem Bus gekoppelt ist und mit der Fehlerbeseitigungseinheit zum Schützen des Zugriffs auf den Bus. Die Schutzeinheit umfaßt Register, die mindestens einen programmierbaren Adreßbereich definieren. Weiterhin kann die Schutzeinheit programmiert werden, in einem Schutzmodus zu arbeiten, in dem der Adreßbereich geschützt ist, und in einem Fehlerbeseitigungsmodus, in dem nach einem Zugriff auf den Adreßbereich ein Signal zu der Fehlerbeseitigungseinheit gesendet wird, woraufhin die Fehlerbeseitigungseinheit ein Fehlerbeseitigungssignal erzeugt.
- Bei einer weiteren Ausführungsform umfaßt die Datenverarbeitungseinheit weiterhin eine mit einem Interrupteingang der zentralen Verarbeitungseinheit gekoppelte Interruptsteuerung. Das Fehlerbeseitigungssignal wird der Interruptsteuerung zugeführt, und bei einem Fehlerbeseitigungsereignis wird ein Interrupt erzeugt. Dem Interrupt kann jede beliebige Priorität zugeordnet werden, wodurch eine kurze Fehlerbeseitigungsroutine abgearbeitet werden kann und vermieden wird, kritische Echtzeitroutinen mit höheren Prioritäten zu unterbrechen.
- KURZE BESCHREIBUNG DER ZEICHNUNGEN
-
1 zeigt ein grundlegendes Blockschaltbild eines Mikrocontrollersystems gemäß der vorliegenden Erfindung, -
2 zeigt ein Blockschaltbild für eine grundlegende Fehlerbeseitigungsereigniserzeugungseinheit, -
3 zeigt Einzelheiten eines Fehlerbeseitigungsereignisgenerators, -
4 zeigt eine erste Logikschaltung zum Erzeugen eines Fehlerbeseitigungsereignisses, -
5 zeigt eine zweite Logikschaltung zum Erzeugen eines Fehlerbeseitigungsereignisses, -
6 zeigt eine dritte Logikschaltung zum Erzeugen eines Fehlerbeseitigungsereignisses. - BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
-
1 zeigt einen Mikrocontroller1 , der über eine externe Buseinheit5 mit einem Direktzugriffsspeicher2 (RAM) und einen Festwertspeicher3 (ROM) gekoppelt ist. Die externe Buseinheit5 ist an einen internen Bus13 gekoppelt, der alle Einrichtungen eines Mikrocontrollers1 verbindet. Eine zentrale Verarbeitungseinheit7 (CPU) und eine Direktspeicherzugriffseinheit8 (DMA) sind an diesen Bus13 angekoppelt. Eine Reihe von Peripherieeinrichtungen9 und10 sind ebenfalls mit dem Bus13 verbunden. Eine Interruptsteuerung6 ist über einen Interrupteingang6a an die CPU7 und an den Bus13 angekoppelt. - Eine Bussteuer-/schutzeinheit
12 sorgt für die Taktung der Signale auf dem Bus13 . Sie enthält auch eine Schutzeinheit, die Daten- und Adreßleitungen mit vorbestimmten Werten vergleicht, um spezifische Adreßbereiche vor einem Lese- oder/und Schreibzugriff zu schützen. Die Schutzeinheit kann auch Teil der zentralen Verarbeitungseinheit7 sein oder mit der zentralen Verarbeitungseinheit7 verbunden sein (durch die Zahl12A angegeben). Ein Fehlerbeseitigungs-/ Verfolgungsmodul11 ist mit dem Bus13 gekoppelt und empfängt Signale von der CPU7 , der DMA8 , der Peripherieeinrichtung10 und der Bussteuer-/ Schutzeinheit12 . Das Fehlerbeseitigungs-/Verfolgungsmodul11 umfaßt eine externe Schnittstelle mit einem Eingangs-/Ausgangspin11a und Kopplungsleitungen4a ,4b zu externer Fehlerbeseitigungshardware4 . - Der Bus
13 umfaßt spezielle Fehlerbeseitigungsleitungen, die zur Fehlerbeseitigungsunterstützung verwendet werden. Einige dieser Leitungen können dazu verwendet werden, den jeweiligen Fehlerbeseitigungslevel anzugeben. Der Wert des aktuellen Fehlerbeseitigungslevels wird durch das auf dem Chip befindliche Fehlerbeseitigungssystem11 aktualisiert und durch Peripherieeinrichtungen8 ,9 und10 dazu verwendet zu bestimmen, welche Aktionen eingeleitet werden sollten, wenn die CPU7 in den Fehlerbeseitigungszustand eintritt. Diese Optionen können beispielsweise lauten:
Betrieb immer unterbrechen, wenn das Fehlerbeseitigungs-Aktivsignal aktiviert ist;
niemals den Betrieb unterbrechen, wenn das Fehlerbeseitigungs-Aktivsignal aktiviert ist;
ein Bit in einem der peripheren Steuerregister bereitstellen, mit dem spezifiziert wird, ob die Peripherieeinrichtung8 ,9 und10 unterbrochen werden sollte oder nicht, wenn das Fehlerbeseitigungs-Aktivsignal aktiviert ist. - Der aktuelle Fehlerbeseitigungslevel kann in einem speziellen Feld eines im Fehlerbeseitigungs-/Verfolgungsmodul
11 bereitgestellten Fehlerbeseitigungsstatusregisters gehalten werden. Der Mikrocontroller1 gemäß der vorliegenden Erfindung stellt eine spezielle, auf dem Chip befindliche Schutzeinheit in einer Bussteuereinheit12 oder einer Schutzeinheit12A bereit, die entweder Teil der zentralen Verarbeitungseinheit7 oder mit ihr verbunden ist, wie durch die gepunkteten Linien in1 angegeben. Falls diese Einheit12 mit dem Bus13 gekoppelt ist, kann sie Signale prüfen, die entweder von einer CPU7 oder einer DMA-Einheit8 erzeugt werden. Eine Schutzeinheit12A , die Teil der CPU7 ist, kann direkt etwaige Signale prüfen, die von der CPU7 erzeugt werden. Diese Schutzeinheit12 ,12A umfaßt mehrere zugeordnete Register15 ,16 , ...17 und18 , wie in2 gezeigt. Jedes Registerpaar15 ,16 und17 ,18 definiert eine obere Grenze und eine untere Grenze. Diese Register 15–18 sind mit einer Vergleichseinheit19 gekoppelt, die über Leitungen14 mit dem Bus13 verbunden ist. Die Vergleichseinheit19 erzeugt mehrere Ausgangssignale 19a–19k. Das Signal19a wird erzeugt, wenn ein Datenlesevorgang gleich der oberen Adresse im jeweiligen Register ist, beispielsweise Register16 , Signal19b wird erzeugt, wenn ein Datenschreibvorgang gleich der oberen Adresse ist, beispielsweise im Register15 . Signal19c wird erzeugt, wenn ein Datenlesevorgang gleich der unteren Adresse ist, und Signal19d , wenn ein Datenschreibvorgang gleich der unteren Adresse ist. Signal19e wird erzeugt, wenn Daten im Adreßbereich gelesen werden, und Signal19f , wenn Daten in den Adreßbereich geschrieben werden. Signal19g wird erzeugt, wenn ein Codeholvorgang gleich der oberen Adresse ist, und19h , wenn ein Codeholvorgang gleich der unteren Adresse ist. Signal19i wird schließlich erzeugt, wenn der Codeholvorgang im definierten Bereich ist, und19k , wenn ein Zurückschreiben zu den Allzweckregistern im Dateiregister der CPU7 auftritt. - Die Signale
19a und19b werden den Eingängen eines OR-Gatters20 zugeführt, das ein Ausgangssignal auf Leitung23 erzeugt, die mit einer Fehlerbeseitigungseinheit28 verbunden ist. Die Fehlerbeseitigungseinheit28 umfaßt eine Fehlerbeseitigungsereigniserzeugungseinheit28a und eine Fehlerbeseitigungsereignisverarbeitungseinheit28b . Sie enthält weiterhin mindestens ein oder mehrere spezielle Ereignisregister28c , die teils die Fehlerbeseitigungsereigniserzeugungseinheit28a und teils die Fehlerbeseitigungsereignisverarbeitungseinheit28b steuern. Die Signale19a bis19f werden den Eingängen eines OR-Gatters21 zugeführt, das ein Ausgangssignal auf Leitung24 erzeugt, die mit der Fehlerbeseitigungsereigniserzeugungseinheit28a verbunden ist. Das Signal19g wird Leitung25 zugeführt, die mit der Fehlerbeseitigungsereigniserzeugungseinheit28a gekoppelt ist. Die Signale19h und19i werden den Eingängen eines OR-Gatters22 zugeführt, das ein Ausgangssignal auf Leitung26 erzeugt, die mit der Fehlerbeseitigungsereigniserzeugungseinheit28a verbunden ist. Signal19k wird Leitung27 zugeführt, die mit der Fehlerbeseitigungsereigniserzeugungseinheit28a gekoppelt ist. Die Fehlerbeseitigungseinheit28 umfaßt die ganze erforderliche Logik und alle erforderlichen Register, um ein Fehlerbeseitigungsereignis am Ausgang29 zu erzeugen, der entweder durch die Interrupteinheit6 mit der CPU7 , an den externen Pin11a oder an die Fehlerbeseitigungshardware4 angekoppelt ist. - In einem ersten Modus kann jedes Registerpaar
15 ,16 und17 ,18 einen Adreßbereich definieren. Ein zusätzliches Modusregister15a und17a definiert, wie der Bereich geschützt wird. Die Modusregister15a ,17a enthalten Bits, die angeben, ob ein Lesevorgang, ein Schreibvorgang oder ein Ausführungsvorgang im spezifizierten Bereich gestattet wird. Es können mehrere Registerpaare bereitgestellt werden, wobei die Registerpaare für den Code- und/oder Datenschutz verwendet werden können. - In einem zweiten Modus werden die Registerpaare von dem Fehlerbeseitigungssystem
4 ,11 ,28 dazu verwendet, die Einstellungen von Haltepunkten und den Fluß eines jeweiligen Programms zu steuern. Das Modusregister enthält deshalb zusätzlich Steuerbits, um auf bestimmte Bedingungen zu reagieren, falls auf Daten oder Code zugegriffen wird oder Daten oder Code ausgeführt werden. Diese Steuerbits spezifizieren mindestens ein Signal bei einem Schreibvorgang oder Lesevorgang im Bereich. Falls diese Bits gesetzt werden, werden Schreib- und Lesesignale bei Schreib- oder Lesevorgängen erzeugt, wenn die Datenadresse in den Bereich fällt, der dem Modustabelleneintrag zugeordnet ist, wo die Bits gesetzt werden. Dadurch können zu Fehlerbeseitigungszwecken Schreib- oder Lesevorgänge zu einer beliebigen Adresse in einem spezifizierten Bereich verfolgt werden. Ein Ausführungssignalbit in Codebereichseinträgen ermöglicht das Ausführen von Anweisungen innerhalb des zugeordneten Bereichs in Einzelschritten. Zusätzliche Signale, wie etwa Signale bei einem Lesevorgang/Schreibvorgang/Ausführungsvorgang von/zu einer Adressenuntergrenze/Adressenobergrenze, werden erzeugt, wenn eine Adresse als Ergebnis eines Vergleichs gleich der unteren beziehungsweise oberen Grenze in dem durch das Registerpaar definierten Bereichstabelleneintrag ist. Mit diesen Signalen können die Bereichstabellenregister dazu verwendet werden, sowohl Datenbeobachtungspunkte als auch traditionelle Anweisungshaltepunkte zu implementieren. Tabelle 1 zeigt den Inhalt eines Modusregisters in einer Datenbereichstabelle und in einer Codebereichstabelle. - Diese Signale werden als Fehlerbeseitigungsauslöseeingangssignale zur Fehlerbeseitigungseinheit
28 verwendet. Was als Reaktion auf ein beliebiges dieser Signale geschieht, hängt von Einstellungen im Fehlerbeseitigungssteuerregister ab, wobei diese Optionen allgemein folgende sein können:
Ignorieren des Signals,
Weiterleiten eines Signals zum Echtzeitfehlerbeseitigungsport, aber ansonsten Fortsetzen der normalen Ausführung, oder
Springen zum interaktiven Fehlerbeseitigungskern.
Anhalten der CPU. - Das Erfassen zum interaktiven Fehlerbeseitigungskern bedeutet nicht unbedingt, daß die CPU
7 insgesamt angehalten wird. Bei Fehlersuchprogrammen, die eine Multitask-Fehlerbeseitigung unterstützen, besteht die normale Tätigkeit beim Springen zum Fehlerbeseitigungskern darin, daß eine Meldungsübertragung über die Fehlerbeseitigungsverbindung zur Hauptmaschine eingeleitet wird, wobei der Benutzer über das Ereignis informiert wird, die Aufgabe, von der aus gesprungen wird, abhängig von einer Befehlseingabe von der Hauptmaschine unterbrochen und die Echtzeit-Aufgabenprioritätssteuerung des Betriebssystems aufgefordert wird, mit der Ausführung anderer Aufgaben fortzufahren. - Zusätzlich zu den oben aufgeführten direkten Aktionen sei angemerkt, daß Signale auf verschiedene Weise unter der Steuerung der Register
15 ,16 ,17 ,18 in der Fehlerbeseitigungssteuereinheit12 kombiniert werden können. Beispielsweise kann das Fehlerbeseitigungsverfolgungsmodul11 so eingestellt werden, daß es eine Fehlerbeseitigungserfassung oder einen Interrupt erzeugt, wenn ein Schreibvorgang zu einer gegebenen Adresse erfaßt wird und der Programmzähler für den Schreibvorgang in einem bestimmten Bereich liegt. - Durch jedes Registerpaar
15 ,16 ;17 ,18 und zugeordnetes Modusregister15a ,17a definierte individuelle Bereichstabellen können zum Speicherschutz oder zur Fehlerbeseitigung verwendet werden. Es wäre sogar möglich, sie gleichzeitig für beide Zwecke zu verwenden. - Der Fehlerbeseitigungsereignisgenerator
28 umfaßt Register für jede mögliche Quelle von Fehlerbeseitigungsereignissen, die definieren, welche Aktionen unternommen werden sollten, wenn dieses Fehlerbeseitigungsereignis aufgerufen wird. Diese Register können auch zusätzliche Informationen darüber enthalten, welche Kriterien, wie etwa die Kombination von Fehlerbeseitigungsauslösern, erfüllt sein müssen, damit das Fehlerbeseitigungsereignis aufgerufen wird. Die Fehlerbeseitigungsereignissteuerregister und die Quellen der zugeordneten Fehlerbeseitigungsereignisse sind in Tabelle 2 aufgeführt. - Die zu ergreifende Aktion, wenn ein Fehlerbeseitigungsereignis aufgerufen wird, wird durch die folgenden Informationen definiert:
die zu ergreifende Ereignisaktion,
der Interruptprioritätslevel, der für den Softwarefehlerbeseitigungsmodus verwendet wird,
der Systemfehlerbeseitigungslevel. - Diese Informationen können auf die folgende Weise, die in Tabelle 3 gezeigt ist, in beispielsweise 12 Bit des TRnEVT-Spezialregisters codiert werden:
- Mit der Ereignisaktion wird spezifiziert, was geschieht, wenn das zugeordnete Fehlerbeseitigungsereignis aufgerufen wird. Bei der zu ergreifenden Aktion kann es sich um eine der folgenden handeln: keine, Softwarefehlerbeseitigungsmodus, Anhalten des Fehlerbeseitigungsmodus oder Setzen des externen Pins. Das BBM-Bit wird dazu verwendet zu bestimmen, ob ein Haltepunkt vor der Ausführung liegt oder nicht. Die Bit
5 bis12 bestimmen den Prioritätslevel für den für das Softwarefehlerbeseitigungsereignis erzeugten Interrupt. Die Tatsache, das die Interruptpriorität programmierbar ist, gestattet viele verschiedene Arten der Fehlerbeseitigungssteuerung. Eine standardmäßige Fehlerbeseitigungssteuerung, bei der die Fehlerbeseitigungseinheit28 die vollständige Kontrolle über die CPU7 besitzt, wird gesetzt, wenn der Fehlerbeseitigungsinterrupt die höchste Priorität aufweist. Je niedriger die Fehlerbeseitigungspriorität, um so mehr Kontrolle erhält das Programm, das getestet wird. Beispielsweise können Merkmale, die sehr zeitkritisch sind und im Hintergrund ablaufen müssen, um Daten für einige weniger kritische Routinen zu liefern, im Hintergrund laufen, während der Fehlerbeseitigungskern zu testende Daten sammelt. Bei Routinen, die sehr zeitkritisch sind, ist eine Analyse ohne Störung durch das Fehlerbeseitigungssystem11 ,28 möglich. In diesem Fall setzt die Fehlerbeseitigungshardware4 einen ersten Pin11a bei einem Fehlerbeseitigungsereignis. Diese Merkmale gestatten eine große Vielfalt hinsichtlich der Fehlerbeseitigungsunterstützung. - Bestimmte Fehlerbeseitigungsereignisquellen erfordern keine zusätzliche Informationen, um zu spezifizieren, wann das Fehlerbeseitigungsereignis erstellt werden sollte. Beispielsweise die Fehlerbeseitigungsereignisse, die durch die Ausführung der Fehlerbeseitigungsanweisung oder das Setzen des externen Haltepins
11a verursacht werden. Jedoch erfordern die Fehlerbeseitigungsereignisse, die aus einer programmierbaren Kombination der Fehlerbeseitigungsauslöser erzeugt werden, das präzise Kriterium, das verwendet wird, um zu bestimmen, welche Kombination aktiver Fehlerbeseitigungsauslöser ein bereitzustellendes Fehlerbeseitigungsereignis erzeugt. Diese Information wird in den oberen 19 Bits des zugeordneten Fehlerbeseitigungssteuerregisters bereitgestellt. - Durch die Datenverarbeitungseinheit
1 gemäß der vorliegenden Erfindung kann jedem Eintrag in der durch das Registerpaar15 ,16 ;17 ,18 definierten Schutzbereichstabelle ein Fehlerbeseitigungsereignis zugeordnet werden. Beispielsweise können durch das Fehlerbeseitigungssteuerregister TRnEVT die durch Eintrag n in der Schutzbereichstabelle erzeugten Fehlerbeseitigungsauslöser Code und Daten in die Auslöserkriterien aufgenommen werden. Der Einsatz der anderen Fehlerbeseitigungsauslöser ist nicht eingeschränkt. Einige der Auslöser des Schutzsystems12 können durch OR-Gatter20 ,21 und22 anhand einer logischen OR-Funktion miteinander verknüpft werden, bevor sie als Eingaben zur Fehlerbeseitigungsereigniserzeugungslogik verwendet werden. - Die oberen Bits des TRnEVT-Registers können den folgenden Inhalt aufweisen:
- Die Fehlerbeseitigungserzeugungslogik
28a gestattet, die Fehlerbeseitigungsauslöser so zu kombinieren, daß die folgenden Arten von Haltepunkten erzeugt werden.3 zeigt die drei verschiedenen Arten von Haltepunktgeneratoren:
Nur-Computer-Haltepunkte, Einheit31 ,
Anhalten beim Datenzugriff auf eine Adresse, was auch von dem PC abhängig sein kann, Einheit30 ,
Anhalten beim Zurückschreiben zu einem spezifischen Gpg, was ebenfalls von dem PC abhängig sein kann, Einheit32 . - Die Fehlerbeseitigungsereigniserzeugungslogik
28a kann in mehrere Blöcke unterteilt werden, wobei jeder Block eine der obigen Arten von Haltepunkten implementiert. Einheit30 ist mit den Leitungen23 ,24 ,25 und26 gekoppelt. Einheit31 ist mit den Leitungen25 und26 und Einheit32 mit den Leitungen25 ,26 und27 gekoppelt. Die Ausgänge der, Einheiten30 ,31 und32 sind mit Hilfe des OR-Gatters33 miteinander ORverknüpft. Der Ausgang des OR-Gatters33 ist mit der Ausgangsleitung29 gekoppelt. - Die
4 –6 zeigen verschiedene Ausführungsformen der Einheiten30 ,31 und32 von3 . Eine Ausführungsform der Einheit3C ist in4 gezeigt. Die Ausführungsform umfaßt ein NOR-Gatter42 und ein OR-Gatter45 und drei AND-Gatter43 ,44 und46 . Ein Anschluß40 ist mit den ersten Eingängen des NOR-Gatters42 und des AND-Gatters44 verbunden. Ein Anschluß41 ist mit dem zweiten Eingang des NOR-Gatters42 und mit dem ersten Eingang des AND-Gatters43 verbunden. Leitung26 ist mit dem zweiten Eingang des AND-Gatters43 und Leitung25 mit dem zweiten Eingang des AND-Gatters44 gekoppelt. Das OR-Gatter45 umfaßt drei Eingänge, die mit den Ausgängen der Gatter42 ,43 und44 verbunden sind. Der Ausgang des OR-Gatters45 ist mit einem ersten Eingang des AND-Gatters46 gekoppelt. Der Ausgang des Gatters46 ist mit einem Ausgangsanschluß47 gekoppelt. - Bei einer ersten Anwendung wird ein Signal DU U vom TRnEVT-Register
28c dem Anschluß40 und ein Signal DU LR dem Anschluß41 zugeführt. Der zweite Eingang des AND-Gatters46 ist mit Leitung23 gekoppelt. Die Erzeugung eines Fehlerbeseitigungsereignisses vom DU-Auslösereingang auf Leitung23 wird durch drei Bits im TRnEVT-Register28c gesteuert. Der DU-Eingang kann mit den Eingängen CU und CLR kombiniert werden, um die folgenden Arten von Haltepunkten bereitzustellen:
Halten beim Datenzugriff auf eine spezifische Adresse,
Halten beim Datenzugriff auf eine spezifische Adresse durch eine Anweisung, deren PC entweder im Ober- oder Untergrenzenregister15 ,16 ;17 ,18 des entsprechenden Codeschutztabelleneintrags definiert ist,
Anhalten beim Datenzuagriff auf eine spezifische Adresse durch eine Anweisung im Codebereich, der durch den entsprechenden Codeschutztabelleneintrag definiert ist. - Auf ähnliche Weise wird die Erzeugung eines Fehlerbeseitigungsereignisses vom DLR-Auslösereingang vom Schutzsystem durch weitere drei Bit im TRnEVT-Register gesteuert. In diesem Fall wird ein Signal DLR U dem Anschluß
40 und ein Signal DLR LR dem Anschluß41 zugeführt. Der zweite Eingang des AND-Gatters46 ist mit Leitung24 gekoppelt. Der DLR Eingang kann mit den Eingängen CU und CLR verknüpft werden, um die folgenden Arten von Haltepunkten bereitzustellen:
Halten beim Datenzugriff auf eine spezifische Adresse oder auf einen spezifischen Bereich,
Halten beim Datenzugriff auf eine spezifische Adresse oder auf einen spezifischen Bereich durch eine Anweisung, deren PC entweder im Ober- oder Untergrenzenregister des entsprechenden Codeschutztabelleneintrags definiert ist,
Anhalten beim Datenzugriff auf eine spezifische Adresse oder auf einen spezifischen Bereich durch eine Anweisung im Codebereich, der durch den entsprechenden Codeschutztabelleneintrag definiert ist. -
4 zeigt eine Ausführungsform für die Einheit32 von3 . Ein Anschluß50 ist mit einem Eingang eines Inverters51 und dem ersten Eingang eines AND-Gatters53 gekoppelt. Der zweite Eingang des AND-Gatters53 ist mit Leitung26 gekoppelt. Die Ausgänge der Gatter51 und53 sind durch das OR-Gatter52 OR-verknüpft, wobei dessen Ausgang mit dem ersten Eingang des AND-Gatters55 gekoppelt ist. Der zweite Eingang des Gatters55 ist an Leitung27 angeschlossen. Der Ausgang des Gatters55 ist mit dem ersten Eingang des AND-Gatters56 gekoppelt, dessen zweiter Eingang mit dem Anschluß54 verbunden ist. Der Ausgang des Gatters56 ist mit einem Ausgangsanschluß57 gekoppelt. - Das Signal GPR LR wird dem Anschluß
50 und das Signal GPR E dem Anschluß54 zugeführt. Die Erzeugung eines Fehlerbeseitigungsereignisses von dem GPR-Rückschreibschutzauslösereingang wird durch zwei Bit gesteuert. Sie kann kombiniert werden mit den Eingängen CU und cLR, um die folgende Art von Haltepunkt zu erzeugen:
Anhalten beim Schreiben in ein spezifisches Allzweckregister (GPR), Anhalten beim Schreiben in ein spezifisches GPR durch eine Anweisung in dem Codebereich, der durch den entsprechenden Codeschutztabelleneintrag definiert ist. -
6 zeigt eine Ausführungsform der Einheit31 von3 . Ein Anschluß60 und ein Anschluß61 sind mit einem ersten und zweiten Eingang des NAND-Gatters52 verbunden, dessen Ausgang mit dem ersten Eingang des AND-Gatters63 gekoppelt ist. Der zweite Eingang des Gatters63 ist mit der Leitung25 verbunden. Die Anschlüsse69 ,70 und71 sind jeweils mit drei Eingängen des NOR-Gatters64 verbunden. Der Ausgang des NOR-Gatters64 ist mit dem ersten Eingang eines AND-Gatters65 verbunden, dessen zweiter Eingang mit der Leitung26 gekoppelt ist. Die Ausgänge der Gatter63 und65 sind durch ein OR-Gatter67 , dessen Ausgang mit dem Anschluß68 verbunden ist, OR-verknüpft. - Das Signal DLR U wird dem Anschluß
60 und das Signal DU U dem Anschluß61 zugeführt. GPR LR wird dem Anschluß69 , das Signal DLR LR dem Anschluß70 und das Signal DU LR dem Anschluß71 zugeführt. Diese Implementierung stellt die folgenden Haltepunktkriterien bereit:
Anhalten bei PC-Entsprechung mit entweder der unteren oder oberen Grenze,
Anhalten bei PC in einem durch die untere und obere Grenze definierten Bereich. - Das Fehlerbeseitigungsstatusregister im Fehlerbeseitigungs-/Verfolgungsmodul
11 enthält mehrere Informationen über den aktuellen Status des in Tabelle 5 gezeigten Chipfehlerbeseitigungssystems: - Bit
0 zeigt an, ob die Fehierbeseitigungsunterstützung aktiviert ist, Bit1 zeigt an, ob sich die CPU7 im Haltezustand befindet, Bit2 bewirkt einen Neustart der CPU7 , falls es auf „1 " besetzt ist, die Bit3 und4 geben den aktuellen Systemfehlerbeseitigungslevel an, die Bit6 und7 geben den vorausgegangenen Wert des Systemfehlerbeseitigungslevels vor dem letzten Fehlerbeseitigungsereignis an, das bewirkte, daß die CPU7 in den Softwarefehlerbeseitigungsmodus eintritt oder anhält, Bit7 gibt an, ob das letzte Fehlerbeseitigungssoftwareereignis gemeldet wurde, und die Bit8 bis12 speichern die Quelle des letzten Fehlerbeseitigungsereignisses. - Dieses Register kann mit Hilfe einer externen Fehlerbeseitigungshardware
4 durch den externen Fehlerbeseitigungsport gelesen und beschrieben werden. Der externe Fehlerbeseitigungsport stellt die folgende Funktionalität bereit: - Eine externe Emulatorhardware
4 hat internen Zugriff durch den Systembus13 und kann alle internen und externen Adressen untersuchen, beispielsweise falls die CPU7 angehalten wurde. - Die externe Hardware
4 kann mit einem Fehlerbeseitigungsmonitor oder -kern kommunizieren. - Alle Transaktionen können durch den externen Hauptrechner initiiert und gesteuert werden.
- Der Fehlerbeseitigungsport könnte zwei Anschlüsse aufweisen: Auf der einen Seite ist der interne Bus
13 , der den Fehlerbeseitigungsport mit dem Rest des auf dem Chip befindlichen Systems verbindet, und auf der anderen Seite befindet sich ein JTAG-Anschluß zu der Emulatorhardware4 . - Da eingebettete Anwendungen immer komplexer werden und in den Bereich von Hochgeschwindigkeitsprozessoren übergehen, wird der Laufzeitschutz durch zwei Hauptüberlegungen gerechtfertigt: einfachere Fehlerbeseitigung mit einem sich daraus ergebenden zeitlichen Vorsprung bei der Vermarktung und die Fähigkeit, kritische Systemfunktionen bei Vorliegen von Fehlern zu schützen, die beim Testen komplexer, aber weniger kritischer Funktionen übersehen worden sind. Die Datenverarbeitungseinheit
1 gemäß der vorliegenden Erfindung erfüllt beide Anforderungen und minimiert die zur Bereitstellung dieser Funktionen erforderliche Hardware4 .
Claims (16)
- Datenverarbeitungseinheit (
1 ) mit Fehlerbeseitigungsfähigkeiten, mit einer zentralen Verarbeitungseinheit (7 ), einem mit der zentralen Verarbeitungseinheit (7 ) gekoppelten Bus (5 ,13 ) zum Zugriff auf eine Einrichtung (2 ,3 ,6 ,8 ,9 ,10 ) über mit dem Bus (5 ,13 ) gekoppelte Adreß- und Datenleitungen, wobei eine Fehlerbeseitigungseinheit (11 ,28 ) an den Bus (5 ,13 ) angekoppelt ist, eine Schutzeinheit (12 ,12A ), die mit der Fehlerbeseitigungseinheit (11 ,28 ) gekoppelt ist, um den Zugriff auf den Bus (5 ,13 ) zu schützen, wobei die Schutzeinheit (12 ,12A ) Register umfaßt, die mindestens einen programmierbaren Adreßbereich definieren, und die Schutzeinheit (12 ,12A ) programmiert werden kann, in einem Schutzmodus zu arbeiten, in dem der Adreßbereich geschützt ist, und in einem Fehlerbeseitigungsmodus, in dem nach einem Zugriff auf den Adreßbereich ein Signal zu der Fehlerbeseitigungseinheit (11 ,28 ) gesendet wird, woraufhin die Fehlerbeseitigungseinheit (11 ,28 ) ein Fehlerbeseitigungssignal erzeugt. - Datenverarbeitungseinheit (
1 ) nach Anspruch 1, wobei die Schutzeinheit (12 ,12A ) an den Bus (5 ,13 ) angekoppelt ist, um Zugriffssignale auf dem Bus (13 ) zu prüfen. - Datenverarbeitungseinheit (
1 ) nach Anspruch 1, wobei die Schutzeinheit (12 ,12A ) mit der zentralen Verarbeitungseinheit (7 ) gekoppelt ist, um Zugriffssignale der zentralen Verarbeitungseinheit (7 ) zu prüfen. - Datenverarbeitungseinheit (
1 ) nach Anspruch 1, die weiterhin einen externen Pin (11a ) umfaßt, der mit der Fehlerbeseitigungseinheit (11 ,28 ) gekoppelt ist, wobei das Fehlerbeseitigungssignal (29 ) an dem externen Pin (11a ) zugänglich ist. - Datenverarbeitungseinheit (
1 ) nach Anspruch 1, wobei die zentrale Verarbeitungseinheit (7 ) einen Interrupteingang (6a ) umfaßt und das Fehlerbeseitigungssignal (29 ) dem Interrupteingang (6a ) zugeführt wird. - Datenverarbeitungseinheit (
1 ) nach Anspruch 5, wobei die zentrale Verarbeitungseinheit (7 ) weiterhin eine mit dem Interrupteingang gekoppelte Interruptsteuerung (6 ) umfaßt und das Fehlerbeseitigungssignal (29 ) der Interruptsteuerung (6 ) zugeführt wird. - Datenverarbeitungseinheit (
1 ) nach Anspruch 1, weiterhin mit einem Mittel zum Anhalten der zentralen Verarbeitungseinheit (7 ) bei dem Fehlerbeseitigungssignal (29 ). - Datenverarbeitungseinheit (
1 ) nach Anspruch 1, wobei die Schutzeinheit (12 ,12A ) einen Datenvergleicher (19 ) zum Vergleichen von auf dem Bus (5 ,13 ) übertragenen Daten mit vordefinierten Daten (15 ,16 ,17 ,18 ) umfaßt. - Datenverarbeitungseinheit (
1 ) nach Anspruch 1, wobei die Schutzeinheit (12 ,12A ) einen Adreßvergleicher (19 ) zum Vergleichen einer auf dem Bus (5 ,13 ) übertragenen Adresse mit einer vordefinierten Adresse (15 ,16 ,17 ,18 ) umfaßt. - Datenverarbeitungseinheit (
1 ) nach Anspruch 9, wobei die Schutzeinheit (12 ,12A ) weiterhin einen Datenvergleicher (19 ) zum Vergleichen von auf den Bus (5 ,13 ) übertragenen Daten in Verbindung mit der Adresse mit vordefinierten Daten umfaßt. - Datenverarbeitungseinheit (
1 ) nach Anspruch 9, wobei die Schutzeinheit (12 ,12A ), weiterhin eine Datenvergleichereinheit (19 ) umfaßt, die vergleicht, ob auf dem Bus (5 ,13 ) in Verbindung mit der Adresse übertragene Daten in dem vordefinierten Datenbereich (15 ,16 ,17 ,18 ) liegen. - Datenverarbeitungseinheit (
1 ) nach Anspruch 1, wobei die Schutzeinheit (12 ,12A ) eine Vergleichereinheit (19 ) umfaßt, die vergleicht, ob eine auf dem Bus (5 ,13 ) übertragene Adresse in dem vordefinierten Adreßbereich (15 ,16 ,17 ,18 ) liegt. - Datenverarbeitungseinheit (
1 ) nach Anspruch 12, wobei die Schutzeinheit (12 ,12A ) weiterhin einen Datenvergleicher (19 ) zum Vergleichen von auf dem Bus (5 ,13 ) übertragenen Daten in Verbindung mit dem Adreßbereich mit vordefinierten Daten (15 ,16 ,17 ,18 ) umfaßt. - Datenverarbeitungseinheit (
1 ) nach Anspruch 12, wobei die Schutzeinheit (12 ,12A ) weiterhin eine Datenvergleichereinheit (19 ) umfaßt, die vergleicht, ob auf dem Bus (5 ,13 ) in Verbindung mit dem Adreßbereich übertragene Daten in einem vordefinierten Datenbereich (15 ,16 ,17 ,18 ) liegen. - Datenverarbeitungseinheit (
1 ) nach Anspruch 5, weiterhin mit einem externen Pin (11a ), der mit der Fehlerbeseitigungseinheit (11 ,28 ) gekoppelt ist, wobei auf ein Signal am externen Pin (11a ) hin die Fehlerbeseitigungseinheit (11 ,28 ) das Fehlerbeseitigungssignal (29 ) erzeugt. - Datenverarbeitungseinheit (
1 ) nach Anspruch 6, wobei die Fehlerbeseitigungseinheit (11 ,28 ) ein programmierbares Fehlerbeseitigungsregister (TRnEVT) umfaßt, das eine Priorität für den Interrupt speichert.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US928768 | 1986-11-10 | ||
US08/928,768 US6175913B1 (en) | 1997-09-12 | 1997-09-12 | Data processing unit with debug capabilities using a memory protection unit |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69815006D1 DE69815006D1 (de) | 2003-07-03 |
DE69815006T2 true DE69815006T2 (de) | 2004-04-01 |
Family
ID=25456723
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69815006T Expired - Lifetime DE69815006T2 (de) | 1997-09-12 | 1998-09-09 | Datenverarbeitungseinheit mit Fehlerbeseitungsmöglichkeiten |
Country Status (3)
Country | Link |
---|---|
US (1) | US6175913B1 (de) |
EP (1) | EP0902367B1 (de) |
DE (1) | DE69815006T2 (de) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4226108B2 (ja) * | 1998-06-19 | 2009-02-18 | 日本テキサス・インスツルメンツ株式会社 | ディジタルシグナルプロセッサ及びプロセッサのセルフテスト方法 |
KR100705847B1 (ko) * | 1999-05-19 | 2007-04-09 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 데이터 프로세서 및 데이터 처리 방법 |
US6427232B1 (en) * | 1999-06-10 | 2002-07-30 | International Business Machines Corporation | Functional debugger for debugging software programs |
US6560712B1 (en) * | 1999-11-16 | 2003-05-06 | Motorola, Inc. | Bus arbitration in low power system |
US6634020B1 (en) * | 2000-03-24 | 2003-10-14 | International Business Machines Corporation | Uninitialized memory watch |
DE10030980A1 (de) * | 2000-06-30 | 2002-01-10 | Bosch Gmbh Robert | Verfahren zur Steuerung des Programmablaufs in einem Mikrocontroller |
US6725363B1 (en) * | 2000-07-31 | 2004-04-20 | Sun Microsystems, Inc. | Method for filtering instructions to get more precise event counts |
US7093236B2 (en) * | 2001-02-01 | 2006-08-15 | Arm Limited | Tracing out-of-order data |
US7093108B2 (en) * | 2001-02-01 | 2006-08-15 | Arm Limited | Apparatus and method for efficiently incorporating instruction set information with instruction addresses |
DE10119266A1 (de) * | 2001-04-20 | 2002-10-31 | Infineon Technologies Ag | Programmgesteuerte Einheit |
DE10125388A1 (de) * | 2001-05-23 | 2002-12-12 | Infineon Technologies Ag | Programmgesteuerte Einheit |
KR100423891B1 (ko) * | 2002-06-21 | 2004-03-22 | 삼성전자주식회사 | 트레이스 모듈을 구비한 마이크로프로세서 |
US20040030963A1 (en) * | 2002-08-12 | 2004-02-12 | Sun Microsystems, Inc., A Delaware Corporation | Method and apparatus for debugging computer program |
DE10303452B4 (de) * | 2003-01-29 | 2007-02-08 | Infineon Technologies Ag | Verfahren zur Steuerung der Unterbrechung und/oder der Aufzeichnung von Ausführungsdaten eines Programms in einem Mikrocontroller und Mikrocontroller mit einer Anordnung zur Durchführung des Verfahrens |
US7523351B2 (en) | 2004-09-27 | 2009-04-21 | Ceva D.S.P. Ltd | System and method for providing mutual breakpoint capabilities in computing device |
US20060117122A1 (en) * | 2004-11-04 | 2006-06-01 | Intel Corporation | Method and apparatus for conditionally obfuscating bus communications |
FR2894694A1 (fr) * | 2005-12-09 | 2007-06-15 | St Microelectronics Sa | Procede et dispositif de mise au point d'un programme execute par un processeur multitache |
US7596681B2 (en) * | 2006-03-24 | 2009-09-29 | Cirrus Logic, Inc. | Processor and processing method for reusing arbitrary sections of program code |
US8099636B2 (en) * | 2008-07-15 | 2012-01-17 | Caterpillar Inc. | System and method for protecting memory stacks using a debug unit |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5394544A (en) * | 1989-08-07 | 1995-02-28 | Ricoh Co., Ltd. | Software system debugger with distinct interrupt vector maps for debugging and application programs |
JPH03204737A (ja) * | 1990-01-08 | 1991-09-06 | Nec Corp | 信号処理プロセッサのデバッグ回路 |
US5357628A (en) * | 1992-03-25 | 1994-10-18 | Intel Corporation | Computer system having integrated source level debugging functions that provide hardware information using transparent system interrupt |
US5491793A (en) * | 1992-07-31 | 1996-02-13 | Fujitsu Limited | Debug support in a processor chip |
US5640542A (en) | 1993-10-29 | 1997-06-17 | Intel Corporation | On-chip in-circuit-emulator memory mapping and breakpoint register modules |
US5530804A (en) * | 1994-05-16 | 1996-06-25 | Motorola, Inc. | Superscalar processor with plural pipelined execution units each unit selectively having both normal and debug modes |
TW247949B (en) | 1994-11-10 | 1995-05-21 | Motorola Inc | Data processor with transparent operation during a background mode and method therefor |
US5621886A (en) | 1995-06-19 | 1997-04-15 | Intel Corporation | Method and apparatus for providing efficient software debugging |
DE69616917T2 (de) | 1995-08-30 | 2002-06-06 | Motorola, Inc. | Datenprozessor mit eingebauter Emulationsschaltung |
US5838897A (en) * | 1996-02-27 | 1998-11-17 | Cyrix Corporation | Debugging a processor using data output during idle bus cycles |
US5828824A (en) * | 1996-12-16 | 1998-10-27 | Texas Instruments Incorporated | Method for debugging an integrated circuit using extended operating modes |
GB9626412D0 (en) | 1996-12-19 | 1997-02-05 | Sgs Thomson Microelectronics | Diagnostic procedures in an integrated circuit device |
US5862148A (en) * | 1997-02-11 | 1999-01-19 | Advanced Micro Devices, Inc. | Microcontroller with improved debug capability for internal memory |
-
1997
- 1997-09-12 US US08/928,768 patent/US6175913B1/en not_active Expired - Lifetime
-
1998
- 1998-09-09 DE DE69815006T patent/DE69815006T2/de not_active Expired - Lifetime
- 1998-09-09 EP EP98117015A patent/EP0902367B1/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6175913B1 (en) | 2001-01-16 |
DE69815006D1 (de) | 2003-07-03 |
EP0902367A2 (de) | 1999-03-17 |
EP0902367A3 (de) | 1999-12-01 |
EP0902367B1 (de) | 2003-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69815006T2 (de) | Datenverarbeitungseinheit mit Fehlerbeseitungsmöglichkeiten | |
DE69523549T2 (de) | Mikroprozessor mit Fehlersuchsystem | |
DE10333817B4 (de) | Emulationsschnittstellensystem | |
EP1248198B1 (de) | Programmgesteuerte Einheit mit Emulations-Einheiten | |
DE69027471T2 (de) | Fehlersuchperipherie für Mikrorechner, Mikroprozessoren und Kernprozessor beinhaltende integrierte Schaltungen und Vorrichtung die diese Fehlersuchperipherie verwendet | |
DE69801156T2 (de) | Mikroprozessorbetriebene anordnung mit cache-speicher zum aufnehmen von software-leistungsprofildaten | |
DE69704004T2 (de) | Vorrichtung zur Programmfehlerbeseitigung | |
DE69903629T2 (de) | Prüfung der funktionsfähigkeit eines gerätetreibers | |
DE69919404T2 (de) | On-line fehlerbeseitigungs- und ablaufverfolgungssytem und verfahren | |
DE19781620B4 (de) | Bus-Patcher | |
DE69519070T2 (de) | Datenprozessor mit Haltepunktschaltung | |
EP1720100A1 (de) | Verfahren und Vorrichtung zur Emulation einer programmierbaren Einheit | |
WO2004049159A2 (de) | Einrichtung und verfahren zur analyse von eingebetteten systemen | |
EP2962205A1 (de) | Mehrkern-prozessorsystem mit fehleranalysefunktion | |
WO2015086357A1 (de) | Verfahren zur beeinflussung eines steuerprogramms eines steuergeräts | |
DE4406094C2 (de) | Vorrichtung zum Betrieb einer Steuerungsanwendung | |
DE4429764C2 (de) | Zeitgebereinrichtung für einen Mikrocomputer | |
DE102009052188A1 (de) | Fehlerbeseitigungssystem, Fehlerbeseitigungsverfahren, Fehlerbeseitigungssteuerverfahren und Fehlerbeseitigungssteuerprogramm | |
DE60010847T2 (de) | Verfahren zur Fehlerbeseitigung in einem Thread-Programm | |
DE102016109298A1 (de) | Debug-Trigger-Schnittstelle für ein Nicht-Debug-Domänen-Systemrücksetzen | |
DE102023201815A1 (de) | Verfahren zum Testen eines Computerprogramms | |
EP2287742B1 (de) | Programmgesteuerte Einheit | |
WO2000043885A1 (de) | Verfahren zum tracen von daten | |
DE69018273T2 (de) | Integrierte Schaltung mit einer Austestumgebung. | |
EP1433061B1 (de) | Verfahren zum überprüfen eines rechnerkerns eines mikroprozessors oder eines mikrocontrollers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
R082 | Change of representative |
Ref document number: 902367 Country of ref document: EP Representative=s name: PATENTANWAELTE WESTPHAL MUSSGNUG & PARTNER, DE |
|
R081 | Change of applicant/patentee |
Ref document number: 902367 Country of ref document: EP Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES NORTH AMERICA CORP., SAN JOSE, US Effective date: 20121128 |
|
R082 | Change of representative |
Ref document number: 902367 Country of ref document: EP Representative=s name: PATENTANWAELTE WESTPHAL MUSSGNUG & PARTNER, DE Effective date: 20121128 |