-
Gebiet der Erfindung
-
Ausführungsformen
der Erfindung betreffen im Allgemeinen das Gebiet der Informationsverarbeitung
und genauer das Gebiet des Taktens in Rechensystemen und Mikroprozessoren.
-
Hintergrund
-
Da
in moderne Mikroprozessoren mehr Funktionalität integriert wird, kann es
sein, dass funktionale Einheiten innerhalb des Prozessors bei unterschiedlichen
Taktfrequenzen, Phasen usw. betrieben (”getaktet”) werden müssen. Ein Zuwachs an Taktdomänen innerhalb
desselben Prozessors geht einher mit einer Zunahme in der Komplexität beim Fördern von
Determinismus zu bestimmten Zwecken, beispielsweise Überprüfungen.
Einige Prüftechniken, die
eingesetzt werden, können
periodische Systemverwaltungsunterbrechungen (PSMI – Periodic
System Management Interrupts) verwenden, um durch Programme zu schreiten,
die auf einem Prozessor laufen, und um Ergebnisse der Verarbeitung
an verschiedenen Punkten in dem Programm zurückzugeben.
-
PSMI
ist eine Fehlersuch- und -beseitigungsmethode, bei der eine logische
Analyseeinheit die externe Busaktivität in einem Ringpuffer verfolgt,
während
periodisch Systemverwaltungsunterbrechungen oder SMIs erzeugt werden,
oft genug, um immer sicherzustellen, dass sich zwei aufeinander
folgende in dem Puffer der logischen Analyseeinheit befinden. Die
PSMI-Handhabungseinheit sichert den internen Prozessorzustand in
einen Speicher, was es erlaubt, dass ein Großteil des internen Zustands
des Prozessors später
auf einem Emulator oder mit einem Softwaremodell des Prozessors
rekonstruiert werden kann, und die Verfolgungsinformation wird verwendet,
um den Fehler zu reproduzieren.
-
Typischerweise
vertraut PSMI auf Verarbeitungsressourcen, so wie Ausführungsressourcen,
die mit anderen Ereignissen in dem Prozessor synchronisiert werden,
damit deterministische Ergebnisse von dem Prozessor zurückgegeben
werden können. Die
Verwendung von PSMI-Techniken
wird schwieriger, wenn die Anzahl der Taktdomänen zunimmt, beispielsweise
aufgrund von mehr Funktionalität,
die in denselben Prozessor integriert wird.
-
Kurzbeschreibung der Zeichnungen
-
Ausführungsformen
der Erfindung werden beispielhaft und nicht beschränkend in
den Figuren der beigefügten
Zeichnungen veranschaulicht, wobei sich in diesen gleiche Bezugsziffern
auf ähnliche
Elemente beziehen, und wobei:
-
1 ein
Blockschaubild eines Mikroprozessors veranschaulicht, bei dem wenigstens
eine Ausführungsform
der Erfindung verwendet werden kann;
-
2 ein
Blockschaubild eines Computersystems mit gemeinsam genutzten Bus
veranschaulicht, bei dem wenigstens eine Ausführungsform der Erfindung verwendet
werden kann;
-
3 ein
Blockdiagramm des Computersystems mit Punkt-zu-Punkt-Verbindungen
veranschaulicht, bei dem wenigstens eine Ausführungsform der Erfindung verwendet
werden kann;
-
4 ein
Blockschaubild von Logik veranschaulicht, bei der wenigstens eine
Ausführungsform der
Erfindung implementiert werden kann;
-
5 ein
Ablaufdiagramm von Arbeitsschritten ist, die zum Durchführen wenigstens
einer Ausführungsform
der Erfindung verwendet werden können.
-
Genaue Beschreibung
-
1 veranschaulicht
einen Mikroprozessor, bei dem wenigstens eine Ausführungsform
der Erfindung verwendet werden kann. Insbesondere veranschaulicht
die 1 einen Mikroprozessor 100 mit einem
oder mehreren Prozessorkernen 105 und 110, von
denen jeder wenigstens eine von einer CPU verschiedene funktionale
Einheit 107 bzw. 113 hat. In der 1 ist
außerdem
wenigstens eine weitere von einer CPU verschiedene funktionale Einheit 115 ver anschaulicht,
die weitere Arbeitsschritte ausführen kann,
die von den funktionalen Einheiten 107 und 113 nicht
ausgeführt
werden. Bei einer Ausführungsform können die
funktionalen Einheiten 107, 113 und 115 Funktionen,
so wie Grafikverarbeitung, Speichersteuerung und Peripheriesteuerung,
beispielsweise Audio-, Video-, Plattensteuerung, Digitalsignalverarbeitung
usw. umfassen. Bei manchen Ausführungsformen
kann der Mikroprozessor 100 auch weitere Logik umfassen,
die in der 1 nicht gezeigt ist, so wie
eine I/O-Steuerung. Bei einer Ausführungsform kann jeder Mikroprozessor
in einem Mehrprozessorsystem oder jeder Prozessorkern in einem Mehrkernprozessor
Logik 119 umfassen oder auf andere Weise mit dieser verknüpft sein,
um Techniken zu ermöglichen,
die den Determinismus in einem Prozessor, der mehrere Taktdomänen hat,
gemäß wenigstens einer
Ausführungsform
zu fördern.
Die Logik kann Hardwareschaltungen umfassen, um eine oder mehrere
Ausführungsressourcen
mit einer oder mehreren Uhren oder Ereignissen innerhalb eines Prozessors gemäß einer
Ausführungsform
zu synchronisieren. Bei weiteren Ausführungsformen kann die Logik 119 Software
umfassen, um dabei zu helfen, den Determinismus bei Ausführungsressourcen
in Prozessoren mit einer Anzahl von Taktdomänen zu fördern. Bei weiteren Ausführungsformen
kann eine Kombination aus Hardware und Software verwendet werden,
um die hierin beschriebenen Determinismus fördernden Techniken auszuführen.
-
Bei
einer Ausführungsform
kann Logik innerhalb oder außerhalb
einer integrierten Schaltung verwendet werden, um Ausführungsressourcen
innerhalb eines Prozessors in einen deterministischen Zustand zu
bringen, der aufgrund unterschiedlicher Funktionalität innerhalb
des Prozessors mehrere Taktdomänen
hat, um bei der Verbesserung, der Fehlersuche und -beseitigung oder
der Optimierung von Softwareprogrammen, so wie Anwendungen, Betriebssystemen,
BIOS, Firmware usw. zu unterstützen.
Zum Beispiel umfasst bei einer Ausführungsform die Logik 119 einen
Generator für
universelle Taktpulse (UCPG – Universal
Clock Pulse Generator), um einen gemeinsamen Taktpuls zu erzeugen, basierend
auf gemeinsamen Taktkanten oder Ereignissen aus einer Anzahl unterschiedlicher
Takte mit einer Anzahl unterschiedlicher Frequenzen oder Phasen.
Bei einer Ausführungsform
wird eine Ausgabe des UCPG verwendet, um den Status eines Zählers zu ändern, der,
wenn er bei einem oder über
einen bestimmten Schwellenzählwert
hinaus steht, bewirkt, dass die Ausführungsressourcen damit beginnen,
Befehle zu verarbeiten, die mit einem Programm verknüpft sind,
aus dem Fehler beseitigt werden sollen oder das optimiert werden
soll, um zu fördern, dass
die Ausführungsressourcen
in einem deterministischen Zustand in Bezug auf die verschiedenen Takte
innerhalb des Prozessors sind, wie sie durch das UCPG-Signal dargestellt
sind.
-
Zum
Beispiel wird bei einer Ausführungsform ein
Zähler
auf einen Anfangswert und eine Ausführungseinheit auf synchronisierte
Pausen initialisiert. Da Signalkanten von einem UCPG bewirken, dass der
Zähler
dekrementiert (oder bei einer Ausführungsform inkrementiert),
erreicht der Zähler
einen bestimmten Schwellenwert so wie einen Wert ”0”, was bewirkt,
dass eine Unterbrechung bei der Ausführungseinheit auftritt. Die
Ausführungseinheit
beginnt dann, Befehle an einem deterministischen Punkt in Bezug
auf die verschiedenen Takte in dem Prozessor auszuführen, die
zu der Erzeugung des UCPG-Signals beitragen. Durch die Ausführung in
einem deterministischen Zustand in Bezug auf die verschiedenen Taktdomänen innerhalb
des Prozessors kann der Verarbeitungscode in einer zuverlässigeren Weise
von Fehlern befreit oder optimiert werden, indem Techniken, so wie
PSMI, verwendet werden. Bei einer Ausführungsform können die
hierin beschriebenen Techniken in einem Prozessor verwendet werden,
der mehrere Prozessorkerne hat, mehrere unterschiedliche Funktionen,
so wie Grafik, Speichersteuerung, verschiedene Peripheriesteuerung
(so wie in Prozessoren bei einem ”System auf einem Chip”). Die
hierin offenbarten Techniken können
auch in Computersystemen verwendet werden, bei denen mehrere Funktionen
auf getrennte integrierte Schaltungen verteilt sind.
-
2 veranschaulicht
beispielsweise ein Front-Side-Bus(FSB)-Computersystem, bei dem eine
Ausführungsform
der Erfindung verwendet werden kann. Jedweder Prozessor 201, 205, 210 oder 215 kann
auf Information von irgendeinem lokalen Cache-Speicher 220, 225, 230, 235, 240, 245, 250, 255 der
Ebene Eins (L1 – Level
one) zugreifen, der sich innerhalb eines der Prozessorkerne 223, 237, 233, 237, 243, 247, 253, 257 befindet
oder in anderer Weise mit einem von ihnen verknüpft ist. Darüber hinaus
kann jedweder Prozessor 201, 205, 210 oder 215 auf
Information von irgendeinem der Caches 203, 207, 213, 217 der
Ebene Zwei (L2 – Level
two) oder von einem Systemspeicher 260 über einen Chipsatz 265 zugreifen.
Einer oder mehrere der Prozessoren in 2 kann Logik 219 umfassen
oder auf andere Weise damit verknüpft sein, um die Verarbeitung
des Determinismus unter mehreren Taktdomänen zu fördern.
-
Zusätzlich zu
dem FSB-Computersystem, das in der 2 veranschaulicht
ist, können
andere Systemgestaltungen im Zusammenwirken mit verschiedenen Ausführungsformen
der Erfindung verwendet werden, einschließlich Punkt-zu-Punkt(P2P)-Verbindungssysteme
und Ringverbindungssysteme. Das P2P-System der 3 kann
zum Beispiel mehrere Prozesso ren umfassen, von denen nur zwei, die
Prozessoren 370, 380, beispielhaft gezeigt sind.
Die Prozessoren 370, 380 können jeder einen lokalen Speicher-Contollerhub
(MCH – Memory
Controller Hub) 372, 382 für die Verbindung mit einem
Speicher 32, 34 umfassen. Die Prozessoren 370, 380 können Daten über eine Punkt-zu-Punkt(PtP)-Schnittstelle 350 austauschen, wobei
PtP-Schnittstellenschaltungen 378, 380 verwendet
werden. Die Prozessoren 370, 380 können jeder
Daten mit einem Chipsatz 390 über individuelle PtP-Schnittstellen 352, 354 austauschen,
wobei Punkt-zu-Punkt-Schnittstellenschaltungen 376, 394, 396, 398 verwendet
werden. Der Chipsatz 390 kann außerdem Daten einer Schaltung 338 für Hochleistungsgrafik über eine
Schnittstelle 339 für
Hochleistungsgrafik austauschen. Ausführungsformen der Erfindung
können
sich innerhalb jedes Prozessors mit irgendeiner Anzahl von Prozessorkernen
befinden oder innerhalb jedes der PtP-Busagenten der 3. Bei
einer Ausführungsform
kann jedweder Prozessorkern einen lokalen Cache-Speicher (nicht
gezeigt) umfassen oder auf andere Weise mit ihm verknüpft sein.
Weiter kann ein gemeinsam genutzer Cache (nicht gezeigt) in einem
Prozessor außerhalb
beider Prozessoren, jedoch weiter mit den Prozessoren über eine
p2p-Verbindung verknüpft,
enthalten sein, so dass Information im lokalen Cache bei einem oder beiden
Prozessoren in dem gemeinsam genutzten Cache gespeichert werden
kann, wenn ein Prozessor in einen Modus mit niedriger Leistung gebracht wird.
Einer oder mehrere der Prozessoren oder Kerne in 3 können Logik
umfassen oder auf andere Weise mit ihr verknüpft sein, um die Ausführung von Determinismus
innerhalb eines Prozessors oder einer anderen integrierten Schaltung
innerhalb des Systems zu fördern.
Die Logik kann Speicher umfassen oder damit verknüpft sein,
so wie einen oder mehrere Zähler,
und einen UCPG, um die Ausführungsressourcen
in einen deterministischen Zustand zu bringen, wie hierin beschrieben,
um dabei zu helfen, Programme von Fehlern zu befreien oder zu optimieren,
wobei Techniken, so wie PSMI, verwendet werden.
-
4 veranschaulicht
Logik, um wenigstens eine Ausführungsform
der Erfindung auszuführen. Bei
einer Ausführungsform
umfasst Logik 419 einen UCPG 401, um eine Anzahl
unterschiedlicher Taktpulse 403 mit einer Anzahl unterschiedlicher
(oder gleicher) Frequenzen und/oder Phasen zu empfangen und um einen
gemeinsamen Taktpuls zu erzeugen, dessen Frequenz und Phase einem
gemeinsamen Zustand der unterschiedlichen Taktpulse entspricht.
Zum Beispiel zählt
bei einer Ausführungsform
der Zähler
von einem von Null verschiedenen Wert hinunter auf Null. Der UCPG
kann irgendeine Anzahl unterschiedlicher Techniken implementieren, um
sicherzustellen, dass ein Signal erzeugt wird, das in Bezug auf
eine Anzahl von Taktsignalen deterministisch ist, von denen jedes
phasenverschoben sein kann oder unter schiedliche Frequenzen haben
kann. Die Logik 419 umfasst bei einer Ausführungsform
außerdem
einen Zähler 405,
um von einem Anfangswert auf einen Schwellenwert bei einer Frequenz,
die dem Ausgangssignal 407 von dem UCPG entspricht, zu
zählen.
Zum Beispiel wird der Zähler
bei einer Ausführungsform
auf einen von Null verschiedenen Wert gesetzt und zählt zu einem
Schwellenwert, so wie einem Wert ”0”, hinab, während bei einer weiteren Ausführungsform
der Zähler
auf einen Wert, so wie ”0”, initialisiert
wird und zu einem Schwellenwert hinauf zählt. Bei einer Ausführungsform
kann der Zähler 405 eine
Anzahl von Zählern
sein, wobei jeder im Zusammenwirken oder getrennt arbeitet, um eine oder
mehrere Ausführungsressourcen
in einen deterministischen Zustand in Bezug auf wenigstens zwei unterschiedliche
Taktdomänen
zu bringen.
-
Wenn
der Zähler
den Schwellenwert erreicht, kann dies bewirken, dass wenigstens
eine Ausführungseinheit 410 aus
einem Pausenzustand unterbrochen wird und die wenigstens eine Ausführungseinheit
in einen deterministischen Zustand in Bezug auf den Taktpuls des
UCPG gebracht wird, so dass die Ausführungseinheit in einen deterministischen Zustand
relativ zu den Takten, die von dem Taktpuls des UCPG dargestellt
werden, gebracht werden. Der Einsatz der Logik 419, von
Fehlerbeseitigungs- oder Optimierungstechniken so wie PSMI, kann
verwendet werden, um dabei zu helfen, Programme zu entwickeln oder
von Fehlern zu befreien, die in Prozessoren laufen, welche mehrere
Taktdomänen
haben.
-
5 veranschaulicht
ein Ablaufdiagramm von Arbeitsschritten, die im Zusammenwirken mit
wenigstens einer Ausführungsform
der Erfindung verwendet werden können,
ungeachtet der Ausgestaltung des Prozessors oder des Systems, in
dem die Ausführungsform
verwendet wird. Im Arbeitsschritt 501 wird ein Zähler auf
einen Anfangszustand initialisiert. Bei einer Ausführungsform
stellt der Anfangszustand einen Wert größer als Null dar. Im Arbeitsschritt 505 hält eine
entsprechende Ausführungseinheit
oder -einheiten an. Im Arbeitsschritt 510 bewirkt ein Generator
für universelle
Taktpulse (UCPG), dass der Zähler
in Synchronisation mit Kanten des Taktpulses des UCPG herab zählt. Bei
weiteren Ausführungsformen
bewirkt der Puls des UCPG, dass der Zähler den Wert inkrementiert.
Im Arbeitsschritt 515, wenn der Zähler einen Schwellenwert erreicht, wird/werden
die entsprechende(n) Ausführungseinheiten)
aktiviert, um Befehle in einer deterministischen Weise mit Bezug
auf die Takte auszuführen, die
im Arbeitsschritt 520 von dem Taktpuls des UCPG dargestellt
werden. Wenn die Ausführungseinheit(en)
in einem deterministischen Zustand ist/sind, wobei die verschiedenen
Takte innerhalb des Prozessors mit dem Taktpuls des UCPG synchronisiert sind,
kön nen
Fehlerbeseitungs- oder Optimierungstechniken, so wie PSMI, verwendet
werden, um dabei zu helfen, Softwareprogramme von Fehlern zu befreien
oder zu entwickeln, für
die geplant ist, dass sie auf einem Prozessor oder in einem System
laufen, der/das mehrere Taktdomänen
hat.
-
Ein
oder mehrere Aspekte wenigstens einer Ausführungsform können durch
repräsentative
Daten implementiert werden, die auf einem maschinenlesbaren Medium
gespeichert sind, welche verschiedene Logik innerhalb des Prozessors
darstellen, die, wenn sie von einer Maschine gelesen werden, bewirkt,
dass die Maschine Logik erzeugt, um die hierin beschriebenen Techniken
auszuführen.
Solche Darstellungen, als ”IP-Kerne” bekannt,
können
auf einem körperlichen,
maschinenlesbaren Medium (”Band”) gespeichert
und an verschiedene Kunden oder Herstellungsbetriebe geliefert werden,
damit sie in die Herstellungsmaschinen geladen werden, die tatsächlich die
Logik oder den Prozessor herstellen.
-
Somit
ist ein Verfahren und eine Vorrichtung zum Leiten von Zugriffen
auf mikroarchitektonische Speicherbereiche beschrieben worden. Es
soll verstanden werden, dass die obige Beschreibung als veranschaulichend
und nicht als beschränkend
gedacht ist. Viele weitere Ausführungsformen
werden den Fachleuten beim Lesen und Verstehen der obigen Beschreibung
deutlich. Der Umfang der Erfindung sollte daher mit Bezug auf die
angefügten
Ansprüche
bestimmt sein, zusammen mit dem vollen Umfang von Äquivalenten,
für die
diese Ansprüche eine
Berechtigung haben.