CN1780488B - 一种程控交换机系统时钟校准装置 - Google Patents
一种程控交换机系统时钟校准装置 Download PDFInfo
- Publication number
- CN1780488B CN1780488B CN 200410065340 CN200410065340A CN1780488B CN 1780488 B CN1780488 B CN 1780488B CN 200410065340 CN200410065340 CN 200410065340 CN 200410065340 A CN200410065340 A CN 200410065340A CN 1780488 B CN1780488 B CN 1780488B
- Authority
- CN
- China
- Prior art keywords
- clock
- time
- data
- unit
- real
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Abstract
本发明公开了一种程控交换机系统时钟校准装置和方法,装置包括处理器系统及外围电路、总线、实时时钟单元、晶振单元,其特征在于,还包括时钟较准单元;所述时钟较准单元包括:同步网络接口单元、时钟提取单元、时钟处理和差分驱动单元、时钟差分接收单元、数字锁相环、锁相环晶振以及硬件计数器。方法为在利用上述装置,提取自同步数字交换网络中的时钟源作为计时基准和软件时钟自动校准相结合的措施,充分利用数据交换机网络中高精度和高稳定度时钟源进行时钟校准。能提高系统的时钟精度,从而提高交换机设备性能。
Description
技术领域:
本发明涉及一种程控交换机系统实时时钟自动校准,尤其涉及固定电话交换机系统和移动通讯交换机系统领域的主处理器电路实时时钟自动校准技术。
背景技术:
程控交换机主处理器的实时时钟是交换机系统计费系统等单元的时钟基准,主处理器实时时钟的精度和稳定度对计费系统等单元有很重要的意义,需要采取有效措施来保证时钟的精度和稳定度。
目前比较常用的方法是,在主处理器电路中,设计实时时钟电路,选用精度等级比较高的晶体振荡器作为时钟计时基准,产生实时时钟,供系统调用。这种计时方法的精度取决于晶体振荡器的精度等级,而一般处理器电路系统中使用的晶体振动器的精度都不高,频率精度一般为20-30ppm(1ppm等于百万分之一),无法保证为系统提供长时间的稳定时钟,因此需要人工定期进行调整,不便于系统维护。
另外一种方法是使用GPS(Global Position System全球定位系统)的时钟作为交换机主处理器的时钟同步基准。这种方法的优点是精度高,长期稳定性好;缺点是系统复杂,实现技术难度大,需要额外配置GPS系统和时间服务器等设备,增加了成本。
发明内容:
本发明的目的是构造利用数字同步交换网络中高精度高稳定度的时钟源来校准交换机系统时钟的电路装置,能够有效提高系统时钟精度和稳定性。
本发明中的一种程控交换机系统时钟校准装置,包括处理器系统及外围电路、总线、实时时钟单元、晶振单元,还包括时钟校准功能单元;所述时钟校准功能单元包括:同步网络接口单元、时钟提取单元、时钟处理和差分驱动单元、时钟差分接收单元、数字锁相环、锁相环晶振以及硬件计数器;
交换机通过同步网络接口单元接收同步数据网的PCM码流和时钟脉冲信号,负责编码、译码以及数据处理和接收;时钟提取单元通过信号处理方法,从PCM码流中恢复提取出时钟脉冲信号,通过时钟处理和差分驱动单元对时钟提取单元恢复的时钟进行频率和相位变换,同时进行信号差分驱动;时钟差分接收单元采用差分接收的方式接收时钟,转换为单端电平信号,再经过数字锁相环锁相,得到稳定的输出时钟输出给硬件计数器;数字锁相环工作所需要的脉冲信号由锁相环晶振提供;处理器系统(101)根据硬件计数器(207)中的时钟数据和实时时钟单元(103)中的时钟数据进行系统时钟校准;处理器系统可以对硬件计数器进行设置、复位、启动和/或计数值读取等控制,
所述处理器系统(101)根据硬件计数器(207)中的时钟数据和实时时钟单元(103)中的时钟数据进行系统时钟校准包括:
第一步,系统启动,先初始化变量,
第二步,读取实时时钟数据,作为时钟数据的起始参考值,并启动硬件计数器;
第三步,定时读取一次实时时钟数据,作为当前系统待校准的实时时钟时间数据;
第四步,读取硬件计数器中的数值,并转换为时钟格式的数据,作为以同步网络时钟为计时基准的时间数据,用来校准系统实时时钟;
第五步,计算出第三步读取的当前时间数据和第二步读取的初始时间数值的差值作为系统运行的相对时间值,并与第四步的当前时间数据进行比较,求出时钟偏差值;
第六步,如果第五步所得到的时钟偏差值超过设定的数值,以硬件计数器转换的时间值为基准计算出相对准确的实时时钟数值,并写入实时时钟寄存器中,从而校准实时时钟的偏差。
本发明中的一种程控交换机系统时钟校准装置,包括处理器系统(101)及外围电路、总线、实时时钟单元(103)、晶振单元(104),还包括时钟校准功能单元(102);所述时钟校准功能单元(102)包括:同步网络接口单元(201)、时钟提取单元(202)、时钟处理单元(203)、数字锁相环(205)、锁相环晶振(206)以及硬件计数器(207);
交换机通过同步网络接口单元(201)接收同步数据网的PCM码流和时钟脉冲信号,负责编码、译码以及数据处理和接收;时钟提取单元(202)通过信号处理方法,从PCM码流中恢复提取出时钟脉冲信号,通过时钟处理单元(203)处理后再经过数字锁相环(205)锁相,得到稳定的输出时钟输出给硬件计数器(207);数字锁相环(205)工作所需要的脉冲信号由锁相环晶振(206)提供;
处理器系统(101)根据硬件计数器(207)中的时钟数据和实时时钟单元(103)中的时钟数据进行系统时钟校准;
处理器系统可以对硬件计数器进行设置、复位、启动和/或计数值读取控制,
所述处理器系统(101)根据硬件计数器(207)中的时钟数据和实时时钟单元(103)中的时钟数据进行系统时钟校准包括:
第一步,系统启动,先初始化变量,
第二步,读取实时时钟数据,作为时钟数据的起始参考值,并启动硬件计数器;
第三步,定时读取一次实时时钟数据,作为当前系统待校准的实时时钟时间数据;
第四步,读取硬件计数器中的数值,并转换为时钟格式的数据,作为以同步网络时钟为计时基准的时间数据,用来校准系统实时时钟;
第五步,计算出第三步读取的当前时间数据和第二步读取的初始时间数值的差值作为系统运行的相对时间值,并与第四步的当前时间数据进行比较,求出时钟偏差值;
第六步,如果第五步所得到的时钟偏差值超过设定的数值,以硬件计数器转换的时间值为基准计算出相对准确的实时时钟数值,并写入实时时钟寄存器中,从而校准实时时钟的偏差。
采用本发明所述装置,与现有技术相比,由于采取了提取自同步数字交换网络中的时钟源作为计时基准和软件时钟自动校准相结合的技术措施,充分利用数据交换机网络中高精度和高稳定度时钟源和交换机系统已经存在的功能电路单元,通过软件时钟校准算法,在不需要配置其他设备和增加很少硬件电路的条件下,提高了交换机系统的计时精度.按照系统时钟精度为国际标准2级计算,时钟的最低准确度为±0.4ppm,则系统的时钟误差为每月±1秒,能够满足交换机系统中计费等需要实时时钟单元的需要.可见,应用本发明所述装置和方法,极大地提高了系统的时钟精度,达到系统对时钟精度和稳定度的需要,减少了系统人工维护工作量,节省了设备运行成本,对提高交换机设备性能有很大益处.
附图说明:
图1是本发明的装置架构框图;
图2是图1中的时钟校准功能单元结构的一种实施方式框图;
图3是图1中的时钟校准功能单元结构的另一种实施方式框图;
图4是本发明中的方法的流程图。
具体实施方式:
下面结合附图,对技术方案的实施作进一步的详细描述。
图1介绍了程控交换机系统实时时钟校准装置的总体架构框图,与时钟校准系统相关的电路包括:处理器系统(101),由中央处理器、桥接芯片、存储器、外围接口等部分组成,运行操作系统和交换机系统控制及业务程序,时钟校准系统的软件控制程序也由处理器系统(101)来执行。
总线是处理器系统(101)对外部设备提供的标准总线接口,时钟校准功能单元(102)、实时时钟单元(103)等可以作为总线设备可以直接和总线相连,扩展处理器系统(101)的外围功能接口功能。总线可以采用ISA(IndustryStandard Architecture,工业标准结构)总线。晶振单元(104)为实时时钟单元(103)的计时提供高精度的周期性脉冲信号,它的精度决定了处理器系统(101)本地实时时钟的最高精度,由于成本和技术等方面的限制,精度一般无法达到交换机系统计费等子系统对时钟精度和长期稳定性的要求,因而需要进行校准。
时钟校准功能单元(102)是本发明装置的核心部分,时钟校准的电路功能主要由这一部分实现。结构框图如图2所示,包括同步网络接口单元(201)、时钟提取单元(202)、时钟处理和差分驱动(203)、时钟差分接收(204)、数字锁相环(205)、锁相环晶振(206)以及硬件计数器(207)等电路。交换机通过同步网络接口单元(201)接收同步数据网的数字码流。接口可以是E1接口,接收同步数据网的PCM(Pulse Code Modulation,脉冲编码调制)码流,负责编码、译码以及数据处理和接收;PCM码流中除了数据信号外,还包含时钟脉冲信号,时钟提取单元(202)通过信号处理方法,从PCM码流中恢复提取出时钟脉冲信号,由于这个时钟脉冲信号是同步交换网中的时钟,而且是从上一级交换局提取过来的,所以精度高,稳定度好,以这个时钟信号来校准交换机的计费等单元的实时时钟,会提高系统时钟的精度和稳定度。
为了便于时钟信号在交换机各个机框和各个单板间传输,增加抗干扰能力,补偿延时,需要通过时钟处理和差分驱动(203)对时钟提取单元(202)恢复的时钟进行频率和相位变换,同时进行信号差分驱动,产生8KHz差分时钟,通过电缆和时钟接收电路连接;与此相对应,接收部分也用采用差分接收的方式接收时钟,转换为单端电平信号,再经过数字锁相环(205)锁相,得到稳定的输出时钟,避免时钟漂移和脉冲丢失,数字锁相环(205)工作所需要的晶振(206)频率可以为16.384MHz.经过上述单元或者电路的处理后,就能够给硬件计数器(207)提供高精度高稳定度的时钟脉冲,硬件计数器作为ISA总线设备与ISA总线相连,处理器单元可以对计数器进行设置、复位、启动、计数值读取等控制.图2中接口单元、时钟提取单元、时钟的差分驱动和接收、数字锁相环等都可以由专用的集成电路芯片实现;硬件计数器可以由可编程逻辑器件,如FPGA(FieldProgrammable Gates Array,现场可编程门阵列)通过编程来完成。
如果提取的时钟信号在同一机框或者同一电路板内传送,可以不进行差分驱动,而直接输入到数字锁相环(205),参考图3。图3除了不进行时钟信号的差分驱动和差分接收外,其余部分和图2完全相同。
时钟校准过程是通过执行软件程序来完成的,程序流程图如图4所示。时钟校准程序作为交换机系统软件的一个进程来执行。具体执行步骤如下:
第一步,系统启动,先初始化变量,
第二步,读取RTC时钟数据,作为时钟数据的起始参考值InitTime,并启动硬件计数器;
第三步,定时(例如设定为10秒钟)读取一次RTC时钟数据,作为当前的时间数据,记为CurrentTime(是当前待校准的RTC时间数据);
第四步,读取硬件计数器中的数值,并转换为时钟格式的数据,精确到100毫秒,记为CorrectTime(是同步网络时钟为计时基准的时间数据,也是校准用的时间数据);
第五步,计算出第四步读取的CurrentTime和第二步读取的InitTime数值的差值作为系统运行的相对时间值,并与第四步的CorrectTime进行比较,求出时钟偏差值。
第六步,如果第五步所得到的时钟偏差值超过设定的数值(例如设定为4秒),以硬件计数器转换的时间值为基准计算出相对准确实时时钟数值,并写入RTC时钟寄存器中,从而校准RTC时钟的偏差。
在时钟自动校准软件模块在工作一设定时间(例如8小时)后,不管实际时钟误差是多少,都计算一次校准时钟,并将校准时钟数值写入RTC时钟寄存器中;同时保留硬件计数器进行时间转换中产生的余数,将其余部分清零,重新开始计数,从而可以避免硬件计数器的溢出。
如果系统一直运行,则在第四步和第六步循环往复;如果系统重新启动,则从第一步开始执行。
Claims (4)
1.一种程控交换机系统时钟校准装置,包括处理器系统(101)及外围电路、总线、实时时钟单元(103)、晶振单元(104),其特征在于,还包括时钟校准功能单元(102);所述时钟校准功能单元(102)包括:同步网络接口单元(201)、时钟提取单元(202)、时钟处理和差分驱动单元(203)、时钟差分接收单元(204)、数字锁相环(205)、锁相环晶振(206)以及硬件计数器(207);
交换机通过同步网络接口单元(201)接收同步数据网的PCM码流和时钟脉冲信号,负责编码、译码以及数据处理和接收;时钟提取单元(202)通过信号处理方法,从PCM码流中恢复提取出时钟脉冲信号,通过时钟处理和差分驱动单元(203)对时钟提取单元(202)恢复的时钟进行频率和相位变换,同时进行信号差分驱动;时钟差分接收单元(204)采用差分接收的方式接收时钟,转换为单端电平信号,再经过数字锁相环(205)锁相,得到稳定的输出时钟输出给硬件计数器(207);数字锁相环(205)工作所需要的脉冲信号由锁相环晶振(206)提供;
处理器系统(101)根据硬件计数器(207)中的时钟数据和实时时钟单元(103)中的时钟数据进行系统时钟校准;
处理器系统可以对硬件计数器进行设置、复位、启动和/或计数值读取控制,
所述处理器系统(101)根据硬件计数器(207)中的时钟数据和实时时钟单元(103)中的时钟数据进行系统时钟校准包括:
第一步,系统启动,先初始化变量,
第二步,读取实时时钟数据,作为时钟数据的起始参考值,并启动硬件计数器;
第三步,定时读取一次实时时钟数据,作为当前系统待校准的实时时钟时间数据;
第四步,读取硬件计数器中的数值,并转换为时钟格式的数据,作为以同步网络时钟为计时基准的时间数据,用来校准系统实时时钟;
第五步,计算出第三步读取的当前时间数据和第二步读取的初始时间数值的差值作为系统运行的相对时间值,并与第四步的当前时间数据进行比较,求出时钟偏差值;
第六步,如果第五步所得到的时钟偏差值超过设定的数值,以硬件计数器转换的时间值为基准计算出相对准确的实时时钟数值,并写入实时时钟寄存器中,从而校准实时时钟的偏差。
2.权利要求1所述的程控交换机系统时钟校准装置,其特征在于,同步网络接口单元是E1接口。
3.权利要求1所述的程控交换机系统时钟校准装置,其特征在于,同步网络接口单元(201)、时钟提取单元(202)、时钟的差分驱动和接收单元(203)、数字锁相环(205)都由专用的集成电路芯片实现;所述硬件计数器(207)由可编程逻辑器件通过编程完成。
4.一种程控交换机系统时钟校准装置,包括处理器系统(101)及外围电路、总线、实时时钟单元(103)、晶振单元(104),其特征在于,还包括时钟校准功能单元(102);所述时钟校准功能单元(102)包括:同步网络接口单元(201)、时钟提取单元(202)、时钟处理单元(203)、数字锁相环(205)、锁相环晶振(206)以及硬件计数器(207);
交换机通过同步网络接口单元(201)接收同步数据网的PCM码流和时钟脉冲信号,负责编码、译码以及数据处理和接收;时钟提取单元(202)通过信号处理方法,从PCM码流中恢复提取出时钟脉冲信号,通过时钟处理单元(203)处理后再经过数字锁相环(205)锁相,得到稳定的输出时钟输出给硬件计数器(207);数字锁相环(205)工作所需要的脉冲信号由锁相环晶振(206)提供;
处理器系统(101)根据硬件计数器(207)中的时钟数据和实时时钟单元(103)中的时钟数据进行系统时钟校准;
处理器系统可以对硬件计数器进行设置、复位、启动和/或计数值读取控制,
所述处理器系统(101)根据硬件计数器(207)中的时钟数据和实时时钟单元(103)中的时钟数据进行系统时钟校准包括:
第一步,系统启动,先初始化变量,
第二步,读取实时时钟数据,作为时钟数据的起始参考值,并启动硬件计数器;
第三步,定时读取一次实时时钟数据,作为当前系统待校准的实时时钟时间数据;
第四步,读取硬件计数器中的数值,并转换为时钟格式的数据,作为以同步网络时钟为计时基准的时间数据,用来校准系统实时时钟;
第五步,计算出第三步读取的当前时间数据和第二步读取的初始时间数值的差值作为系统运行的相对时间值,并与第四步的当前时间数据进行比较,求出时钟偏差值;
第六步,如果第五步所得到的时钟偏差值超过设定的数值,以硬件计数器转换的时间值为基准计算出相对准确的实时时钟数值,并写入实时时钟寄存器中,从而校准实时时钟的偏差。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200410065340 CN1780488B (zh) | 2004-11-23 | 2004-11-23 | 一种程控交换机系统时钟校准装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200410065340 CN1780488B (zh) | 2004-11-23 | 2004-11-23 | 一种程控交换机系统时钟校准装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1780488A CN1780488A (zh) | 2006-05-31 |
CN1780488B true CN1780488B (zh) | 2010-05-05 |
Family
ID=36770557
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200410065340 Expired - Fee Related CN1780488B (zh) | 2004-11-23 | 2004-11-23 | 一种程控交换机系统时钟校准装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1780488B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101901022A (zh) * | 2010-07-23 | 2010-12-01 | 中颖电子有限公司 | 时钟精度调节模块与方法及应用其的通用串行总线设备 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8312309B2 (en) * | 2008-03-05 | 2012-11-13 | Intel Corporation | Technique for promoting determinism among multiple clock domains |
KR101044521B1 (ko) * | 2008-12-31 | 2011-06-27 | 엘에스산전 주식회사 | 네트워크에 연결된 슬레이브 장치들의 동기 제어장치 |
CN103312427B (zh) * | 2012-03-06 | 2017-07-28 | 马维尔国际有限公司 | 同步至少两套时间驱动引擎的系统和方法 |
CN103152117B (zh) * | 2012-09-14 | 2016-05-18 | 南京航空航天大学 | 一种嵌入式高精度网络时间服务器系统 |
US9485080B1 (en) * | 2015-09-01 | 2016-11-01 | Qualcomm Incorporated | Multiphase clock data recovery circuit calibration |
CN106559157A (zh) * | 2015-09-29 | 2017-04-05 | 中兴通讯股份有限公司 | 一种时钟同步方法、装置及通信设备 |
CN107453832B (zh) * | 2017-08-02 | 2019-03-29 | 广州鲁邦通物联网科技有限公司 | 一种pcm接口主从模式自适应方法、可编程逻辑器件和系统 |
CN115833749B (zh) * | 2023-02-20 | 2023-05-12 | 麦斯塔微电子(深圳)有限公司 | 微机电系统振荡器及频率校准方法 |
CN117595862B (zh) * | 2024-01-19 | 2024-04-16 | 山东云海国创云计算装备产业创新中心有限公司 | 一种锁相环电路、系统及锁相环锁定时间的确定方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN2067052U (zh) * | 1989-12-31 | 1990-12-05 | 青岛市广播电视局 | 电视台标时间迭加器 |
CN1252188A (zh) * | 1997-12-12 | 2000-05-03 | 皇家菲利浦电子有限公司 | Cdma移动电话机同步化电路 |
US6539049B1 (en) * | 1999-05-28 | 2003-03-25 | Dot Wireless, Inc. | Device and method for maintaining time synchronous with a network master time |
CN1428965A (zh) * | 2001-12-25 | 2003-07-09 | 深圳市中兴通讯股份有限公司上海第二研究所 | 一种校正电信设备时钟老化的方法 |
-
2004
- 2004-11-23 CN CN 200410065340 patent/CN1780488B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN2067052U (zh) * | 1989-12-31 | 1990-12-05 | 青岛市广播电视局 | 电视台标时间迭加器 |
CN1252188A (zh) * | 1997-12-12 | 2000-05-03 | 皇家菲利浦电子有限公司 | Cdma移动电话机同步化电路 |
US6539049B1 (en) * | 1999-05-28 | 2003-03-25 | Dot Wireless, Inc. | Device and method for maintaining time synchronous with a network master time |
CN1428965A (zh) * | 2001-12-25 | 2003-07-09 | 深圳市中兴通讯股份有限公司上海第二研究所 | 一种校正电信设备时钟老化的方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101901022A (zh) * | 2010-07-23 | 2010-12-01 | 中颖电子有限公司 | 时钟精度调节模块与方法及应用其的通用串行总线设备 |
CN101901022B (zh) * | 2010-07-23 | 2012-08-15 | 中颖电子股份有限公司 | 时钟精度调节模块与方法及应用其的通用串行总线设备 |
Also Published As
Publication number | Publication date |
---|---|
CN1780488A (zh) | 2006-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109617641B (zh) | 一种基于秒脉冲的可调精度时间获取方法 | |
CN102147474B (zh) | 一种基于gps/北斗系统的时间频率驯服模块 | |
CN104570021B (zh) | 一种基于北斗卫星定位和授时的gps模拟方法与系统 | |
CN102098194B (zh) | 一种在局域网络中实现时间同步的方法及系统 | |
CN104330966A (zh) | 多模高精度时间、频率标准设备 | |
CN1780488B (zh) | 一种程控交换机系统时钟校准装置 | |
CN111585680A (zh) | 一种高精度以太网时间同步装置 | |
CN203377841U (zh) | 基于卫星授时的晶振驯服设备 | |
CN102412957B (zh) | 一种高精度同步时钟调整方法 | |
CN103605023A (zh) | 一种合并单元时间特性测量方法及测量装置 | |
CN105549379A (zh) | 一种基于高精度时间基准触发的同步测量装置及方法 | |
CN110928176B (zh) | 一种支持多种授时技术的多功能授时设备 | |
CN114567926B (zh) | 一种用于无线分布式测试系统的时钟同步和触发装置 | |
CN102013967A (zh) | 基于1588协议的北斗时间同步装置及其应用 | |
CN104601317A (zh) | 一种fpga的同步时钟装置及其控制方法 | |
CN205880528U (zh) | 一种基于fpga的高精度同步采样装置 | |
CN109557577A (zh) | 适用于节点地震仪的时钟产生装置及方法 | |
CN111831056A (zh) | 一种实时时钟校准模块、方法及一种实时时钟芯片 | |
CN204392263U (zh) | 一种fpga的同步时钟装置 | |
CN105892280A (zh) | 一种卫星授时装置 | |
WO2017054559A1 (zh) | 时钟频率识别的方法和装置 | |
CN101799659A (zh) | 一种基于小波变换的多模式定时系统及定时方法 | |
CN107181553A (zh) | 一种伺服驱动器内部进行精确时间同步的方法 | |
CN101621346B (zh) | 一种具有自适应反馈的源同步接收装置及源同步方法 | |
CN209949115U (zh) | 一种多时钟源综合网络时统卡 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100505 Termination date: 20151123 |
|
CF01 | Termination of patent right due to non-payment of annual fee |