CN107453832B - 一种pcm接口主从模式自适应方法、可编程逻辑器件和系统 - Google Patents

Abstract

本发明涉及通信领域，尤其涉及一种PCM接口主从模式自适应方法，具体为：判断第一PCM接口和第二PCM接口是否收到外界所发送的时钟信号；若是，则以接收到的时钟信号为时钟源，并将接收到外界所发送的时钟信号的PCM接口设置为从模式，将没有接收到外界所发送的时钟信号的PCM接口设置为主模式进行通信；若否，则生成本地时钟信号作为时钟源，并将第一PCM接口和第二PCM接口均设置为主模式进行通信。同时，该方法能够在外设的芯片双方无论是主或从模式，PCM接口都能正常通信。同时，本发明还提供了适用于该方法的可编程逻辑器件以及一套包含该可编程逻辑器件以及使用该方法的系统。

Description

一种PCM接口主从模式自适应方法、可编程逻辑器件和系统

技术领域

本发明涉及通信领域，尤其涉及一种PCM接口主从模式自适应方法、可编程逻辑器件和系统。

背景技术

脉冲编码调制(Pulse Code Modulation,PCM)，由A.里弗斯于1937年提出的，这一概念为数字通信奠定了基础，60年代它开始应用于市内电话网以扩充容量，使已有音频电缆的大部分芯线的传输容量扩大24～48倍。到70年代中、末期，各国相继把脉码调制成功地应用于同轴电缆通信、微波接力通信、卫星通信和光纤通信等中、大容量传输系统。80年代初，脉冲编码调制已用于市话中继传输和大容量干线传输以及数字程控交换机，并在用户话机中采用。

中国专利申请CN201410773379.X公开了一种数据传输系统及PCM通信协议的自动调整方法。数据传输系统包括第一端点、第二端点、包含同步信号线的PCM总线以及同步频率控制器。第一端点设置为PCM主端点，PCM主端点用于输出基准频率信号和同步频率切换控制信号，同步频率控制器接收PCM主端点输出的基准频率信号与同步频率切换控制信号，根据PCM主端点输出的同步频率切换控制信号的不同状态输出不同频率的总线同步信号，并接至PCM总线中的同步信号线，第二端点设置为PCM从端点，其根据PCM总线中的同步信号线传输的总线同步信号的不同频率对应处于不同的编解码模式。该方案能够提高PCM从端点的响应速度及协商同步性。

中国专利申请CN201110310547.8公开了一种使用SPI接口实现PCM信息交互的方法，将微控制器的SPI接口与PCM编解码芯片的SPI接口连接，其特征在于，所述微控制器的SPI接口和PCM编解码芯片的SPI接口都为从机接口，由外部时钟源提供SPI主机接口时钟。在从机模式下，SPI收发需要的CPU运算量不到主机模式的十分之一，将极大的释放微控制器的运算量，也让使用更低的微控制器成为可能。

但是上述的两方案都是预先设计了某一终端为主模式(master)接口，某一终端为从模式(slave)接口。

在实际应用过程中，通常会遇到一些功能芯片不能通过配置切换成master或slave模式，他们通常只具有master模式，或只具有slave模式。这导致电路功能设计时器件选型困难，兼容性差。

当然，现在市场上也有一些利用芯片能够双方自身的配置接口模式功能，手动将一方配置为主模式(master)、另一方配置为从模式(slave)。但是该操作还是很复杂。

发明内容

本发明的目的是提供一种PCM接口主从模式自适应方法，该方法能够在外设的芯片双方无论是主或从模式，PCM接口都能正常通信。同时，本发明还提供了适用于该方法的可编程逻辑器件以及一套包含该可编程逻辑器件以及使用该方法的系统。

本发明的具体方案如下：一种PCM接口主从模式自适应方法，所述的方法涉及可编程逻辑器件，所述的可编程逻辑器件上设有与外设的芯片对接的第一PCM接口和第二PCM接口；

所述的方法为：判断第一PCM接口和第二PCM接口是否收到外界所发送的时钟信号；

若是，则以接收到的时钟信号为时钟源，并将接收到外界所发送的时钟信号的PCM接口设置为从模式，将没有接收到外界所发送的时钟信号的PCM接口设置为主模式进行通信；

若否，则生成本地时钟信号作为时钟源并将第一PCM接口和第二PCM接口均设置为主模式进行通信。

在上述的PCM接口主从模式自适应方法中，若第一PCM接口和第二PCM接口中仅有一个接口接收到时钟信号，则以该时钟信号为时钟源并将接收到外界所发送的时钟信号的PCM接口设置为从模式，将没有接收到外界所发送的时钟信号的PCM接口设置为主模式。

在上述的PCM接口主从模式自适应方法中，若第一PCM接口和第二PCM接口中均接收到时钟信号，则将第一PCM接口设置为从模式并且第一PCM接口以其接收到的时钟源来接收数据，同时将接收数据进行缓存；第二PCM接口设置为从模式并且第二PCM接口以其接收到的时钟源来接收数据，同时将接收数据进行缓存；第一PCM接口缓存的数据由第二PCM接口按照第二PCM接口的时钟时序发送出去；第二PCM接口缓存的数据由第一PCM接口按照第一PCM接口的时钟时序发送出去。

在上述的PCM接口主从模式自适应方法中，所述的时钟信号和本地时钟信号中均包含了帧同步信号。

同时，本发明还公开了一种PCM接口主从模式自适应可编程逻辑器件，包括以下模块：

第一PCM接口、第二PCM接口：用于与外设的芯片对接通信；

判断模块：用于判断第一PCM接口和第二PCM接口是否收到外界所发送的时钟信号；

本地时钟生成模块：用于生成本地时钟信号；

时钟源设定模块：用于根据判断模块的判断结果进行时钟源的选定，若第一PCM接口和第二PCM接口收到外界所发送的时钟信号，则以接收到的时钟信号为时钟源，若第一PCM接口和第二PCM接口没有收到外界所发送的时钟信号，则根据本地时钟生成模块所生成本地时钟信号作为时钟源；

接口模式选择模块：用于根据判断模块的判断结果对进行第一PCM接口、第二PCM接口的模式进行选择，若第一PCM接口和第二PCM接口收到外界所发送的时钟信号，则将接收到外界所发送的时钟信号的PCM接口设置为从模式，将没有接收到外界所发送的时钟信号的PCM接口设置为主模式；若第一PCM接口和第二PCM接口没有收到外界所发送的时钟信号，将第一PCM接口和第二PCM接口均设置为主模式。

在上述的PCM接口主从模式自适应可编程逻辑器件中，还包括缓存模块：用于当第一PCM接口和第二PCM接口中均接收到时钟信号且以接收到的两种时钟信号作为时钟源时，将第一PCM接口和第二PCM接口接收到的数据进行缓存，使该数据所对应的时钟信号与另外一个时钟信号同步。

同时，本发明还公开了一种PCM接口主从模式自适应系统，包括两个芯片以及可编程逻辑器件；

所述的可编程逻辑器件包括以下模块：

第一PCM接口、第二PCM接口；

判断模块：用于判断第一PCM接口和第二PCM接口是否收到外界所发送的时钟信号；

本地时钟生成模块：用于生成本地时钟信号；

时钟源设定模块：用于根据判断模块的判断结果进行时钟源的选定，若第一PCM接口和第二PCM接口收到外界所发送的时钟信号，则以接收到的时钟信号为时钟源，若第一PCM接口和第二PCM接口没有收到外界所发送的时钟信号，则根据本地时钟生成模块所生成本地时钟信号作为时钟源；

接口模式选择模块：用于根据判断模块的判断结果对进行第一PCM接口、第二PCM接口的模式进行选择，若第一PCM接口和第二PCM接口收到外界所发送的时钟信号，则将接收到外界所发送的时钟信号的PCM接口设置为从模式，将没有接收到外界所发送的时钟信号的PCM接口设置为主模式；若第一PCM接口和第二PCM接口没有收到外界所发送的时钟信号，将第一PCM接口和第二PCM接口均设置为主模式；

所述的两个芯片分设有第三PCM接口和第四PCM接口；

所述的第三PCM接口用于与第一PCM接口进行通信传输；

所述的第四PCM接口用于与第二PCM接口进行通信传输。

在上述的PCM接口主从模式自适应系统中，若第三PCM接口为发送时钟信号的主模式，且第四PCM接口为接收时钟信号的从模式，则时钟源设定模块设定第一PCM接口为从模式，且第二PCM接口为主模式；所述的第一PCM接口和第三PCM接口、第二PCM接口和第四PCM接口以第三PCM接口发送的时钟信号为时钟源；

若第四PCM接口为发送时钟信号的主模式，且第三PCM接口为接收时钟信号的从模式，则第二PCM接口为从模式，且第一PCM接口为主模式；所述的第一PCM接口和第三PCM接口、第二PCM接口和第四PCM接口之间的通信以第四PCM接口发送的时钟信号为时钟源。

在上述的PCM接口主从模式自适应系统中，若第三PCM接口、第四PCM接口均为接收时钟信号的从模式，则时钟源设定模块设定第一PCM接口、第二PCM接口均为发送时钟信号的主模式，所述的第一PCM接口和第三PCM接口、第二PCM接口和第四PCM接口之间的通信以本地时钟生成模块生成的本地时钟信号为时钟源。

在上述的PCM接口主从模式自适应系统中，若第三PCM接口、第四PCM接口均为发送时钟信号的主模式，则时钟源设定模块设定第一PCM接口、第二PCM接口均为接收时钟信号的从模式，所述的第一PCM接口和第三PCM接口之间的通信以第三PCM接口发送的时钟信号为时钟源，第二PCM接口和第四PCM接口之间的通信以第四PCM接口发送的时钟信号为时钟源；第一PCM接口接收到的数据经过缓存后由第二PCM接口按照第二PCM接口的时钟时序发送出去；第二PCM接口接收到的数据经过缓存后由第一PCM接口按照第一PCM接口的时钟时序发送出去；

所述的可编程逻辑器件还包括缓存模块，所述的第一PCM接口、第二PCM接口所接收到的数据经过缓存模块缓存后使该数据所对应的时钟信号与另外一个时钟信号同步。

本发明与现有技术相比，其有益效果在于：

本发明通过赋予可编程逻辑器件的PCM接口主从模式自适应功能，给设计者提供了极大的兼容性可能。在器件选型，方案更换等方面提供了便利。设计者一旦选择了PCM通信一方的器件，如果需要更换另一方的器件时，不再过多的考虑兼容性问题，其选择更广。也不再因为一方器件更换而导致另一方器件也跟着更换甚至导致核心电路方案也跟着改变，降低了设计风险和改版成本。

附图说明

图1为本发明的实施例1的流程图；

图2为本发明的实施例2的流程图；

图3为本发明的实施例3和4的结构方框图；

图4为本发明的实施例4的结构方框图。

具体实施方式

下面结合实施例，对本发明作进一步的描述，但不构成对本发明的任何限制，任何在本发明权利要求范围所做的有限次的修改，仍在本发明的权利要求范围内。

实施例1

如图1所示，一种PCM接口主从模式自适应方法，所述的方法涉及可编程逻辑器件，所述的可编程逻辑器件上设有与外设的芯片对接的第一PCM接口和第二PCM接口；

所述的方法为：

步骤1：判断第一PCM接口和第二PCM接口是否收到外界所发送的时钟信号，若是，进行步骤2；若否，进行步骤3；

步骤2：以接收到的时钟信号为时钟源并将接收到外界所发送的时钟信号的PCM接口设置为从模式，将没有接收到外界所发送的时钟信号的PCM接口设置为主模式；

步骤3：生成本地时钟信号作为时钟源并将第一PCM接口和第二PCM接口均设置为主模式。

在本实施例中，本地时钟信号和时钟信号除了包含时钟信号数据外还包括帧同步信号，在传统的PCM通信中，时钟信号和帧同步信号是同步发送的。

在实际应用中，可编程逻辑器件的PCM接口是可以根据实际情况进行主从模式的变化的，如上所述，当本可编程逻辑器件在传输数据过程中，如果任一PCM接口都无法接收到时钟信号，这时就说明外设的芯片都是从模式的PCM接口。

在传统的技术中，只能手动调节外设的芯片的接口模式或者直接更换芯片。

但是在本实施例中，有效的避免了该情况，只要发现没有接收到时钟信号，就可以立即生成时钟信号，并通过第一PCM接口和第二PCM接口不断向外设的芯片发送时钟信号，这个时钟信号就是时钟源，由于时钟信号由可编程逻辑器件产生，因此，第一PCM接口和第二PCM接口所发出的时钟信号都是同步的，很少会出现偏差。这样，作为从模式的外设的芯片就可以根据该时钟信号将数据从一块芯片发送到可编程逻辑控制后进而传输到另外一个芯片内。

如果第一PCM接口和第二PCM接口能够接收到时钟信号，则证明外界的芯片至少有一块是处于主模式，这时按照该时钟信号进行使数据从一个芯片经过可编程逻辑控制器即可传递到另外一个芯片上。

通过上述的逻辑控制，可以有效的避免了两块外设的芯片接口都是主模式或者都是从模式导致的不能通信的问题，这样在外设芯片板的更换、型号的变化上来说有更大的兼容性。

实施例2

如图2所示，一种PCM接口主从模式自适应方法，所述的方法涉及可编程逻辑器件，所述的可编程逻辑器件上设有与外设的芯片对接的第一PCM接口和第二PCM接口；

所述的方法为：步骤1：判断第一PCM接口和第二PCM接口是否收到外界所发送的时钟信号；

若是，则进行步骤2，若否则进行步骤3；

步骤2为：以接收到的时钟信号为时钟源进行通信，其具体分为两种情况：

情况一：第一PCM接口和第二PCM接口中仅有一个接口接收到时钟信号，则可编程逻辑器件以该时钟信号为时钟源进行通信；

更为具体来说为,情况一又细分为两种子步骤；

子步骤21：如果第一PCM接口接收到了时钟信号，则第一PCM接口为从模式，第二PCM接口为主模式，第一PCM接口所接收的时钟信号作为第二PCM接口的时钟源不断向所连接的外界的芯片发送该时钟源，通过该时钟信号为时钟源进行数据传输。这样第一PCM接口和对应的外接的芯片之间的通信、第二PCM接口和对应的外接的芯片之间的通信通过同一时钟源进行通信。

子步骤22：如果第二PCM接口接收到了时钟信号，则第二PCM接口为从模式，第一PCM接口为主模式，第二PCM接口所接收的时钟信号作为第一PCM接口的时钟源不断向所连接的外界的芯片发送该时钟源，通过该时钟信号为时钟源进行数据传输。这样第二PCM接口和对应的外接的芯片之间的通信、第一PCM接口和对应的外接的芯片之间的通信通过同一时钟源进行通信。

情况二即子步骤23：若第一PCM接口和第二PCM接口中均接收到时钟信号，则以接收到的两种时钟信号作为时钟源并将第一PCM接口和第二PCM接口均设置为从模式；并将第一PCM接口和第二PCM接口接收到的数据进行缓存，使该数据所对应的时钟信号与另外一个时钟信号同步。具体来说，将第一PCM接口设置为从模式并且第一PCM接口以其接收到的时钟源来接收数据，同时将接收数据进行缓存；第二PCM接口设置为从模式并且第二PCM接口以其接收到的时钟源来接收数据，同时将接收数据进行缓存；第一PCM接口缓存的数据由第二PCM接口按照第二PCM接口的时钟时序发送出去；第二PCM接口缓存的数据由第一PCM接口按照第一PCM接口的时钟时序发送出去。

更为具体来说，第一PCM接口和第二PCM接口均接收到时钟信号，则第一PCM接口和第二PCM接口为从模式，这时，第一PCM接口和对应的芯片之间以及第二PCM接口和对应的芯片之间的通信用对应的时钟信号进行通信即可。至于在可编程逻辑器件中的数据处理过程，主要通过一个缓存步骤进行，因为两个时钟信号虽然是不同的时钟源，但是这两个时钟源之间的误差不会太大，在成千上万次数据帧的传输累积后可能会有一帧的误差，这时候，设计缓存步骤，通过对数据的缓存，可以在双方时钟存在偏差时，进行抵消这种不同步的存在，也就是说通过缓存可以实现双方时钟的同步。

步骤3为：生成本地时钟信号作为时钟源并将第一PCM接口和第二PCM接口均设置为主模式进行通信。

只要发现没有接收到时钟信号，就可以立即生成时钟信号，并通过第一PCM接口和第二PCM接口不断向外设的芯片发送时钟信号，这个时钟信号就是时钟源，由于时钟信号由可编程逻辑器件产生，因此，第一PCM接口和第二PCM接口所发出的时钟信号都是同步的，很少会出现偏差。这样，作为从模式的外设的芯片就可以根据该时钟信号将数据从一块芯片发送到可编程逻辑控制后进而传输到另外一个芯片内。

通过上述的逻辑控制，可以有效的避免了两块外设的芯片接口都是主模式或者都是从模式导致的不能通信的问题，这样在外设芯片板的更换、型号的变化上来说有更大的兼容性。

实施例3

如图3所示，一种PCM接口主从模式自适应可编程逻辑器件，包括以下模块：

第一PCM接口1、第二PCM接口2：用于与外设的芯片对接通信；

判断模块3：用于判断第一PCM接口1和第二PCM接口2是否收到外界所发送的时钟信号；

本地时钟生成模块4：用于生成本地时钟信号；

时钟源设定模块5：用于根据判断模块3的判断结果进行时钟源的选定，若第一PCM接口1和第二PCM接口2收到外界所发送的时钟信号，则以接收到的时钟信号为时钟源，若第一PCM接口1和第二PCM接口2没有收到外界所发送的时钟信号，则根据本地时钟生成模块4所生成本地时钟信号作为时钟源。

接口模式选择模块6：用于根据判断模块3的判断结果对进行第一PCM接口1、第二PCM接口2的模式进行选择，若第一PCM接口1和第二PCM接口2收到外界所发送的时钟信号，则将接收到外界所发送的时钟信号的PCM接口设置为从模式，将没有接收到外界所发送的时钟信号的PCM接口设置为主模式；若第一PCM接口1和第二PCM接口2没有收到外界所发送的时钟信号，将第一PCM接口1和第二PCM接口2均设置为主模式。

缓存模块7：用于当第一PCM接口1和第二PCM接口2中均接收到时钟信号且以接收到的两种时钟信号作为时钟源时，将第一PCM接口1和第二PCM接口2接收到的数据进行缓存，使该数据所对应的时钟信号与另外一个时钟信号同步。

其工作流程在于：

首先判断模块3监测并判断第一PCM接口1、第二PCM接口2是否接收到外界所发送的时钟信号，输出判断结果到时钟源设定模块5，判断结果为三种，第一种是无，第二种是一个接口有一个接口没有，第三种是两个接口都有。

然后，时钟源设定模块5根据判断结果设定时间源该如何选择。如果是第一种结果，则控制本地时钟生成模块4生成一个本地时钟信号作为时钟源，接口模式选择模块6设置第一PCM接口1、第二PCM接口2为主模式，通过第一PCM接口1、第二PCM接口2不断向外界发送该本地时钟信号；

如果是第二种情况，比如第一PCM接口1接收到时钟信号且第二PCM没有接收到，则时钟源设定模块5设定外界所发送的时钟信号为时钟源，接口模式选择模块6设定第一PCM接口1为从模式且设置第二PCM接口2为主模式，第二PCM接口2采用第一PCM接口1接收到的时钟信号并将其作为时钟源不断向外发送；

如果是第三种情况，则接口模式选择模块6设置第一PCM接口1、第二PCM接口2均为从模式，时钟源设定模块5设定接收到的时钟信号都设置为时间源，第一PCM接口1、第二PCM接口2不断接收时钟信号，当有数据从第一PCM接口1传入至可编程逻辑器件，数据经过缓存，使该数据所对应的时钟信号与第二PCM接口2接收到的时钟信号同步，然后再经过第二PCM接口2传送到外界芯片中。具体来说，将第一PCM接口1设置为从模式并且第一PCM接口1以其接收到的时钟源来接收数据，同时将接收数据进行缓存；第二PCM接口2设置为从模式并且第二PCM接口2以其接收到的时钟源来接收数据，同时将接收数据进行缓存；第一PCM接口1缓存的数据由第二PCM接口2按照第二PCM接口2的时钟时序发送出去；第二PCM接口2缓存的数据由第一PCM接口1按照第一PCM接口1的时钟时序发送出去。

当然在上述的第一种和第二种情况中，均可以通过缓存模块7对数据进行缓冲，在本实施例中对此并不排斥。

本可编程逻辑器件可以适用于不同的外接芯片，使兼容性更高。

实施例4

如图3和4所示，一种PCM接口主从模式自适应系统，包括两个芯片A、B以及可编程逻辑器件C；

所述的可编程逻辑器件C包括以下模块：

第一PCM接口1、第二PCM接口2；

判断模块3：用于判断第一PCM接口1和第二PCM接口2是否收到外界所发送的时钟信号；

本地时钟生成模块4：用于生成本地时钟信号；

时钟源设定模块5：用于根据判断模块3的判断结果进行时钟源的选定，若第一PCM接口1和第二PCM接口2收到外界所发送的时钟信号，则以接收到的时钟信号为时钟源，若第一PCM接口1和第二PCM接口2没有收到外界所发送的时钟信号，则根据本地时钟生成模块4所生成本地时钟信号作为时钟源；

接口模式选择模块6：用于根据判断模块3的判断结果对进行第一PCM接口1、第二PCM接口2的模式进行选择，若第一PCM接口1和第二PCM接口2收到外界所发送的时钟信号，则将接收到外界所发送的时钟信号的PCM接口设置为从模式，将没有接收到外界所发送的时钟信号的PCM接口设置为主模式；若第一PCM接口1和第二PCM接口2没有收到外界所发送的时钟信号，将第一PCM接口1和第二PCM接口2均设置为主模式；

所述的两个芯片A、B分设有第三PCM接口8和第四PCM接口9；

所述的第三PCM接口8用于与第一PCM接口1进行通信传输；

所述的第四PCM接口9用于与第二PCM接口2进行通信传输。

若第三PCM接口8为发送时钟信号的主模式，且第四PCM接口9为接收时钟信号的从模式，则时钟源设定模块5设定第一PCM接口1为从模式，且第二PCM接口2为主模式；所述的第一PCM接口1和第三PCM接口8、第二PCM接口2和第四PCM接口9以第三PCM接口8发送的时钟信号为时钟源；

若第四PCM接口9为发送时钟信号的主模式，且第三PCM接口8为接收时钟信号的从模式，则第二PCM接口2为从模式，且第一PCM接口1为主模式；所述的第一PCM接口1和第三PCM接口8、第二PCM接口2和第四PCM接口9之间的通信以第四PCM接口9发送的时钟信号为时钟源。

若第三PCM接口8、第四PCM接口9均为接收时钟信号的从模式，则时钟源设定模块5设定第一PCM接口1、第二PCM接口2均为发送时钟信号的主模式，所述的第一PCM接口1和第三PCM接口8、第二PCM接口2和第四PCM接口9之间的通信以本地时钟生成模块4生成的本地时钟信号为时钟源。

若第三PCM接口8、第四PCM接口9均为发送时钟信号的主模式，则时钟源设定模块5设定第一PCM接口1、第二PCM接口2均为接收时钟信号的从模式，所述的第一PCM接口1和第三PCM接口8之间的通信以第三PCM接口8发送的时钟信号为时钟源，第二PCM接口2和第四PCM接口9之间的通信以第四PCM接口9发送的时钟信号为时钟源；第一PCM接口1接收到的数据经过缓存后由第二PCM接口2按照第二PCM接口2的时钟时序发送出去；第二PCM接口2接收到的数据经过缓存后由第一PCM接口1按照第一PCM接口1的时钟时序发送出去；

所述的可编程逻辑器件还包括缓存模块7，所述的第一PCM接口1、第二PCM接口2所接收到的数据经过缓存模块7缓存后使该数据所对应的时钟信号与另外一个时钟信号同步。

本实施例通过赋予可编程逻辑器件的PCM接口主从模式自适应功能，给设计者提供了极大的兼容性可能。在器件选型，方案更换等方面提供了便利。设计者一旦选择了PCM通信一方的器件，如果需要更换另一方的器件时，不再过多的考虑兼容性问题，其选择更广。也不再因为一方器件更换而导致另一方器件也跟着更换甚至导致核心电路方案也跟着改变，降低了设计风险和改版成本。

以上仅是本发明的优选实施方式，应当指出对于本领域的技术人员来说，在不脱离本发明结构的前提下，还可以作出若干变形和改进，这些都不会影响本发明实施的效果和专利的实用性。

Claims (8)

1.一种PCM接口主从模式自适应方法，其特征在于，所述的方法涉及可编程逻辑器件，所述的可编程逻辑器件上设有与外设的芯片对接的第一PCM接口和第二PCM接口；

所述的方法为：判断第一PCM接口和第二PCM接口是否收到外界所发送的时钟信号；

若第一PCM接口和第二PCM接口中仅有一个接口接收到时钟信号，则以接收到的时钟信号为时钟源，并将接收到外界所发送的时钟信号的PCM接口设置为从模式，将没有接收到外界所发送的时钟信号的PCM接口设置为主模式进行通信；

若第一PCM接口和第二PCM接口中均接收到时钟信号，则将第一PCM接口设置为从模式并且第一PCM接口以其接收到的时钟信号作为时钟源来接收数据，同时将接收数据进行缓存；第二PCM接口设置为从模式并且第二PCM接口以其接收到的时钟信号作为时钟源来接收数据，同时将接收数据进行缓存；第一PCM接口缓存的数据由第二PCM接口按照第二PCM接口的时钟时序发送出去；第二PCM接口缓存的数据由第一PCM接口按照第一PCM接口的时钟时序发送出去；

若第一PCM接口和第二PCM接口均没有接收到时钟信号，则生成本地时钟信号作为时钟源，并将第一PCM接口和第二PCM接口均设置为主模式进行通信。

2.根据权利要求1所述的PCM接口主从模式自适应方法，其特征在于，所述的时钟信号和本地时钟信号中均包含了帧同步信号。

3.一种PCM接口主从模式自适应可编程逻辑器件，其特征在于，包括以下模块：

第一PCM接口、第二PCM接口：用于与外设的芯片对接通信；

判断模块：用于判断第一PCM接口和第二PCM接口是否收到外界所发送的时钟信号；

本地时钟生成模块：用于生成本地时钟信号；

时钟源设定模块：用于根据判断模块的判断结果进行时钟源的选定，若第一PCM接口和第二PCM接口中仅有一个接口接收到时钟信号，则以接收到的时钟信号为时钟源；若第一PCM接口和第二PCM接口中均接收到时钟信号，则将第一PCM接口设置为从模式并且第一PCM接口以其接收到的时钟信号作为时钟源来接收数据，同时将接收数据进行缓存，第二PCM接口设置为从模式并且第二PCM接口以其接收到的时钟信号作为时钟源来接收数据，同时将接收数据进行缓存；若第一PCM接口和第二PCM接口没有收到外界所发送的时钟信号，则根据本地时钟生成模块所生成本地时钟信号作为时钟源；

接口模式选择模块：用于根据判断模块的判断结果对第一PCM接口、第二PCM接口的模式进行选择，若第一PCM接口和第二PCM接口中仅有一个接口接收到时钟信号，则将接收到外界所发送的时钟信号的PCM接口设置为从模式，将没有接收到外界所发送的时钟信号的PCM接口设置为主模式；若第一PCM接口和第二PCM接口中均接收到时钟信号，则将第一PCM接口和第二PCM接口均设置为从模式；若第一PCM接口和第二PCM接口没有收到外界所发送的时钟信号，将第一PCM接口和第二PCM接口均设置为主模式。

4.根据权利要求3所述的PCM接口主从模式自适应可编程逻辑器件，其特征在于，还包括缓存模块：用于当第一PCM接口和第二PCM接口中均接收到时钟信号且以接收到的两种时钟信号作为时钟源时，将第一PCM接口和第二PCM接口接收到的数据进行缓存，使该数据所对应的时钟信号与另外一个时钟信号同步。

5.一种PCM接口主从模式自适应系统，包括两个芯片，其特征在于，还包括可编程逻辑器件；

所述的可编程逻辑器件包括以下模块：

第一PCM接口、第二PCM接口；

判断模块：用于判断第一PCM接口和第二PCM接口是否收到外界所发送的时钟信号；

本地时钟生成模块：用于生成本地时钟信号；

时钟源设定模块：用于根据判断模块的判断结果进行时钟源的选定，若第一PCM接口和第二PCM接口中仅有一个接口接收到时钟信号，则以接收到的时钟信号为时钟源；若第一PCM接口和第二PCM接口中均接收到时钟信号，则将第一PCM接口设置为从模式并且第一PCM接口以其接收到的时钟信号作为时钟源来接收数据，同时将接收数据进行缓存，第二PCM接口设置为从模式并且第二PCM接口以其接收到的时钟信号作为时钟源来接收数据，同时将接收数据进行缓存；若第一PCM接口和第二PCM接口没有收到外界所发送的时钟信号，则根据本地时钟生成模块所生成本地时钟信号作为时钟源；

接口模式选择模块：用于根据判断模块的判断结果对第一PCM接口、第二PCM接口的模式进行选择，若第一PCM接口和第二PCM接口中仅有一个接口接收到时钟信号，则将接收到外界所发送的时钟信号的PCM接口设置为从模式，将没有接收到外界所发送的时钟信号的PCM接口设置为主模式；若第一PCM接口和第二PCM接口中均接收到时钟信号，则将第一PCM接口和第二PCM接口均设置为从模式；若第一PCM接口和第二PCM接口没有收到外界所发送的时钟信号，将第一PCM接口和第二PCM接口均设置为主模式；

所述的两个芯片分设有第三PCM接口和第四PCM接口；

所述的第三PCM接口用于与第一PCM接口进行通信传输；

所述的第四PCM接口用于与第二PCM接口进行通信传输。

6.根据权利要求5所述的PCM接口主从模式自适应系统，其特征在于：若第三PCM接口为发送时钟信号的主模式，且第四PCM接口为接收时钟信号的从模式，则时钟源设定模块设定第一PCM接口为从模式，且第二PCM接口为主模式；所述的第一PCM接口和第三PCM接口、第二PCM接口和第四PCM接口以第三PCM接口发送的时钟信号为时钟源；

若第四PCM接口为发送时钟信号的主模式，且第三PCM接口为接收时钟信号的从模式，则第二PCM接口为从模式，且第一PCM接口为主模式；所述的第一PCM接口和第三PCM接口、第二PCM接口和第四PCM接口之间的通信以第四PCM接口发送的时钟信号为时钟源。

7.根据权利要求5所述的PCM接口主从模式自适应系统，其特征在于：若第三PCM接口、第四PCM接口均为接收时钟信号的从模式，则时钟源设定模块设定第一PCM接口、第二PCM接口均为发送时钟信号的主模式，所述的第一PCM接口和第三PCM接口、第二PCM接口和第四PCM接口之间的通信以本地时钟生成模块生成的本地时钟信号为时钟源。

8.根据权利要求5所述的PCM接口主从模式自适应系统，其特征在于：若第三PCM接口、第四PCM接口均为发送时钟信号的主模式，则时钟源设定模块设定第一PCM接口、第二PCM接口均为接收时钟信号的从模式，所述的第一PCM接口和第三PCM接口之间的通信以第三PCM接口发送的时钟信号为时钟源，第二PCM接口和第四PCM接口之间的通信以第四PCM接口发送的时钟信号为时钟源；第一PCM接口接收到的数据经过缓存后由第二PCM接口按照第二PCM接口的时钟时序发送出去；第二PCM接口接收到的数据经过缓存后由第一PCM接口按照第一PCM接口的时钟时序发送出去；

所述的可编程逻辑器件还包括缓存模块，所述的第一PCM接口、第二PCM接口所接收到的数据经过缓存模块缓存后使该数据所对应的时钟信号与另外一个时钟信号同步。