CN206498435U - 一种用于集群Cache同步的装置 - Google Patents
一种用于集群Cache同步的装置 Download PDFInfo
- Publication number
- CN206498435U CN206498435U CN201720049939.6U CN201720049939U CN206498435U CN 206498435 U CN206498435 U CN 206498435U CN 201720049939 U CN201720049939 U CN 201720049939U CN 206498435 U CN206498435 U CN 206498435U
- Authority
- CN
- China
- Prior art keywords
- pcie
- interface
- high speed
- signal
- pcie switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本实用新型涉及一种用于集群Cache同步的装置,属于集群系统中的数据同步控制领域;该装置包括:PCIe接口、PCIe Switch芯片、均衡去加重中继器、同步时钟发生器、高速信号互联接口。本装置通过PCIe接口与集群中的一个设备相连,经由PCIe Switch芯片扩展PCIe链路,扩展出的PCIe信号由均衡去加重中继器处理后连到高速信号互联接口,同步时钟缓冲器连接在PCIe接口和PCIe switch之间,将从PCIe接口获取的时钟信号增强处理后发给PCIe Switch芯片,本装置通过高速信号互联接口与集群中的另一个设备相连。对比现有技术,本方案数据速度快,硬件连接方便,可适应X86及其他控制器架构平台;并且该装置可插在通用主板的PCIe插槽上,即插即用,不需要对原来的硬件装置进行修改。
Description
技术领域
本实用新型涉及一种用于集群Cache同步的装置,属于集群系统中的数据同步技术领域。
背景技术
集群是一组相互独立的服务器在网络中表现为单一的系统,并以单一系统的模式加以管理。当一台节点服务器发生硬件故障或软件故障时,服务会被另一个节点服务器接管。集群的高可用性为满足日益增长的信息服务需求提供了行之有效的解决方法。随着集群技术的发展,集群的功能不断增强完善,集群的数据处理性能也同步增强,但在集群节点间的缓存同步设计方面还不够完善,如使用主板板载的网口做缓存通道,效率低,或者重新开发主板,增加缓存同步模块,增加了开发成本,并且适用性差,要提升缓存同步性能就要重新设计一款主板。
下面对集群中的技术术语进行解释:
主桥:在控制器芯片组中起主导作用,直接与处理器进行数据和指令交换,充当连接桥梁的处理芯片;
节点:集群中的节点是一组独立的、通过高速网络互连的计算机或服务器。
发明内容
本实用新型的目的是为了解决现有集群系统缓存同步效率低和硬件实现成本高的问题,提出一种用于集群cache同步的装置。
本实用新型的目的是通过以下技术方案实现的:
一种用于集群Cache同步的装置,包括:PCIe接口、PCIe Switch芯片、均衡去加重中继器、同步时钟缓冲器、高速信号互联接口;PCIe接口、PCIe Switch 芯片、均衡去加重中继器与高速信号互联接口依次连接,同步时钟缓冲器将PCIe 接口的差分时钟信号处理为驱动能力更强的同相位时钟信号后连接到PCIe Switch芯片;PCIe接口与集群中的一个设备相连,经由PCIe Switch芯片扩展 PCIe链路,扩展出的PCIe信号由均衡去加重中继器处理后连到高速信号互联接口,同步时钟缓冲器连接在PCIe接口和PCIe switch之间,将从PCIe接口获取的时钟信号增强处理后发给PCIe Switch芯片,本装置通过高速信号互联接口经由PCIe交换机与集群中的其它设备相连;
所述PCIe接口用于与处理器的PCIe插槽连接,与处理器之间进行数据传输;
所述PCIe switch用于把来自PCIe接口的信号扩展出多路信号,以及转发来自均衡去加重中继器的信号;
所述均衡去加重中继器用于对扩展出的PCIe信号以及高速信号互联接口接收到的信号进行补偿,降低高速信号在传输过程中的损耗和失真,改善信号质量;
所述同步时钟缓冲器用于增强时钟信号的驱动能力并将输入时钟转化为多个同相位的差分时钟,输入端与PCIe接口相连,接收来自处理器的时钟信号,输出端与PCIeswitch芯片相连,使PCIe switch芯片与处理器的时钟同步,在数据的传输过程中,在同相时钟的作用下,完成数据的发送和接收;
所述高速信号互联接口用于连接PCIe交换机,与集群中其它节点的cache 同步装置通信,将均衡去加重中继器改善后的信号经由PCIe交换机传输到其它节点;或者接收来自PCIe交换机其它节点的信号,并转给均衡去加重中继器。
一种基于集群Cache同步装置的集群同步方法如下:
步骤一:该同步装置通过PCIe接口从节点1处理器端接收缓存信号;
步骤二:缓存信号经PCIe switch扩展出多路信号,通过同步时钟缓冲器保持PCIeswitch扩展信号与处理器时钟同步;
步骤三:扩展出来的包含缓存信息的信号经过发送端均衡去加重中继器进行均衡去加重处理,可保持信号的高质量;
步骤四:经优化处理的缓存信号在高速信号互联接口输出;
步骤五:高速信号互联接口通过高速线缆将信号传输到PCIe交换机,PCIe 交换机再把信号转发到节点2的cache同步装置的高速信号互联接口;
步骤六:信号在节点2经高速信号互联接口接收后输出给均衡去加重中继器进行均衡去加重处理,再传输到节点2的PCIe switch;
步骤七:节点2的PCIe switch将接收到的数据转发到节点2同步装置的 PCIe接口,通过同步时钟缓冲器保持PCIe switch信号与PCIe接口数据同步,即与处理器时钟同步;
步骤八:通过节点2同步装置PCIe接口将数据传输到节点2处理器,完成数据从节点1到节点2的同步。
有益效果
对比现有技术,本实用新型能够利用PCIe通道快速同步缓存信号,数据速度快,硬件连接方便,可适应X86及其他控制器架构平台。并且该装置可插在通用主板的PCIe插槽上,即插即用,不需要对原来的硬件装置进行修改。
附图说明
图1为本实用新型实施例Cache同步的装置结构框图;
图2为本实用新型实施例Cache同步过程示意图;
具体实施方式
下面结合附图和具体实施例对本实用新型进行详细说明。
如图1所示为Cache同步的装置结构示意图,包括:PCIe接口、PCIe Switch 芯片、均衡去加重中继器、同步时钟缓冲器、高速信号互联接口;PCIe接口、 PCIe Switch芯片、均衡去加重中继器与高速信号互联接口依次连接,同步时钟缓冲器将PCIe接口的差分时钟信号处理为驱动能力更强的同相位时钟信号后连接到PCIe Switch芯片。PCIe接口与集群中的一个设备相连,经由PCIe Switch 芯片扩展PCIe链路,扩展出的PCIe信号由均衡去加重中继器处理后连到高速信号互联接口,同步时钟缓冲器连接在PCIe接口和PCIe switch之间,将从PCIe 接口获取的时钟信号增强处理后发给PCIe Switch芯片,集群中的其它节点也安装本缓存同步装置,它们之间通过PCIe交换机转发高速信号互联接口数据,进行通信。本实施例中PCIe接口为标准的PCIe3.0×8接口,可兼容PCIe2.0和 PCIe1.0;
PCIe switch使用PEX 8717,为PCIe3.0switch,具有16个通道,10个端口;
均衡去加重中继器使用TI公司的DS80PCI800,可适配PCIe1.0,PCIe2.0,和PCIe3.0;
高速信号互联接口可使用miniSAS形式的连接器;
同步时钟缓冲器使用IDT公司的9DB433芯片,具有4组差分时钟输出端口;
当然,正如本领域技术人员所知的,除以上型号,上述各部件还可以选用其它具备同样功能的现有器件或自己设计制造的器件。
Cache同步的装置的工作流程如下:
该同步装置通过PCIe接口从节点1处理器端接收缓存信号;缓存信号经 PCIeswitch扩展出多路信号,以便和集群中的多个设备连接;扩展出来的包含缓存信息的信号经过均衡去加重处理,可保持信号的高质量;经优化处理的缓存信号在高速信号互联接口输出;高速信号互联接口通过高速线缆将信号传输到PCIe交换机,PCIe交换机再把信号转发到节点2同步装置的高速信号互联接口;信号在节点2经Cache同步装置高速信号互联接口接收后转发至均衡去加重中继器进行均衡去加重处理,传输到节点2同步装置的PCIeswitch;节点2 同步装置的PCIe switch将接收到的数据转发到节点2同步装置的PCIe接口;通过节点2同步装置的PCIe接口将数据传输到节点2处理器,完成数据从节点 1到节点2的同步;同时,根据集群系统软件的控制,其它节点之间的缓存数据按照类似的路径进行缓存同步,实现集群的缓存同步功能。在以上数据传输过程中,使用同步时钟缓冲器发出的同相位时钟,使PCIe接口和PCIe switch 芯片的时钟保持同步,保证数据的准确接收和发送。
通过上述本实用新型的实施,PCIe3.0×8接口可以快速的将缓存数据从一个节点传输到另一个节点,单向传输带宽高达20Gbps,比TCP/IP协议的万兆网络 10Gbps高出一倍,比普遍使用的千兆网络1Gbps高出20倍。
以上所述仅是本实用新型的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本实用新型原理的前提下,还可以做出若干改进,或者对其中部分技术特征进行等同替换,这些改进和替换也应视为本实用新型的保护范围。
Claims (1)
1.一种用于集群Cache同步的装置,包括PCIe接口、PCIe Switch芯片、均衡去加重中继器、同步时钟缓冲器、高速信号互联接口;PCIe接口、PCIe Switch芯片、均衡去加重中继器与高速信号互联接口依次连接,同步时钟缓冲器将PCIe接口的差分时钟信号处理为驱动能力更强的同相位时钟信号后连接到PCIe Switch芯片;PCIe接口与集群中的一个设备相连,经由PCIe Switch芯片扩展PCIe链路,扩展出的PCIe信号由均衡去加重中继器处理后连到高速信号互联接口,同步时钟缓冲器连接在PCIe接口和PCIe switch之间,将从PCIe接口获取的时钟信号增强处理后发给PCIe Switch芯片,本装置通过高速信号互联接口经由PCIe交换机与集群中的其它设备相连;
所述PCIe接口用于与处理器的PCIe插槽连接,与处理器之间进行数据传输;
所述PCIe switch用于把来自PCIe接口的信号扩展出多路信号,以及转发来自均衡去加重中继器的信号;
所述均衡去加重中继器用于对扩展出的PCIe信号以及高速信号互联接口接收到的信号进行补偿,降低高速信号在传输过程中的损耗和失真,改善信号质量;
所述同步时钟缓冲器用于增强时钟信号的驱动能力并将输入时钟转化为多个同相位的差分时钟,输入端与PCIe接口相连,接收来自处理器的时钟信号,输出端与PCIe switch芯片相连,使PCIe switch芯片与处理器的时钟同步,在数据的传输过程中,在同相时钟的作用下,完成数据的发送和接收;
所述高速信号互联接口用于连接PCIe交换机,与集群中其它节点的cache同步装置通信,将均衡去加重中继器改善后的信号经由PCIe交换机传输到其它节点;或者接收来自PCIe交换机其它节点的信号,并转给均衡去加重中继器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2016112602701 | 2016-12-30 | ||
CN201611260270 | 2016-12-30 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN206498435U true CN206498435U (zh) | 2017-09-15 |
Family
ID=59802261
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201720049939.6U Active CN206498435U (zh) | 2016-12-30 | 2017-01-16 | 一种用于集群Cache同步的装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN206498435U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112783814A (zh) * | 2019-11-06 | 2021-05-11 | 中科寒武纪科技股份有限公司 | 用于多模式pcie扩频的时钟电路、电子装置及其方法 |
-
2017
- 2017-01-16 CN CN201720049939.6U patent/CN206498435U/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112783814A (zh) * | 2019-11-06 | 2021-05-11 | 中科寒武纪科技股份有限公司 | 用于多模式pcie扩频的时钟电路、电子装置及其方法 |
CN112783814B (zh) * | 2019-11-06 | 2024-05-10 | 中科寒武纪科技股份有限公司 | 用于多模式pcie扩频的时钟电路、电子装置及其方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106411740B (zh) | 基于以太网控制器的网络端口扩展方法 | |
CN112865880B (zh) | 一种通过光口单向传输数据系统及方法 | |
CN101388817B (zh) | 一种百兆以太网额外信息传输方法及其传输实现系统 | |
CN101383786B (zh) | 利用家庭网关实现光网终端与用户端数据交换的方法 | |
CN206498435U (zh) | 一种用于集群Cache同步的装置 | |
CN103124233B (zh) | 一种信号中继系统及其实现方法 | |
CN106941450B (zh) | 一种路由同步方法、设备及通信系统 | |
CN102523067A (zh) | 一种工业级光传输系统 | |
CN108011795B (zh) | 一种实现通信设备中多板卡和多数据通道管理的方法及系统 | |
CN102412923B (zh) | 一种在epon系统中实现olt与onu之间时钟同步的方法 | |
CN202906946U (zh) | 一种海底观测网络的多节点通信系统 | |
CN106713149A (zh) | 路由器的子卡和线卡板 | |
CN101184040A (zh) | 一种路由器及应用该路由器实现电路仿真的方法 | |
CN110098989A (zh) | 一种基于canfd总线的多路can仿真系统及测试方法 | |
CN102457426B (zh) | 一种汇聚型EoPDH网桥设备及其数据传输方法 | |
CN201369744Y (zh) | 系统内外网隔离终端安全装置 | |
CN104683267B (zh) | 一种数据转发方法、装置及交换设备 | |
CN103391383A (zh) | 一种有线数话远传模块及其实现方法 | |
WO2011057447A1 (zh) | 路由器及集群路由器 | |
CN100490451C (zh) | 一种终端发送和接收业务数据的方法 | |
CN101783980A (zh) | 光传输装置和无源光网络系统 | |
CN105790843A (zh) | 一种适用于Profibus的光纤通信方法 | |
CN102938719B (zh) | 海底观测网络的多节点通信系统 | |
CN212406712U (zh) | 一种基于高温高速adsl技术的电缆测井系统 | |
CN113347188B (zh) | 一种基于pcie及异构处理器的车载网络传输装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |