CN111831056A - 一种实时时钟校准模块、方法及一种实时时钟芯片 - Google Patents

一种实时时钟校准模块、方法及一种实时时钟芯片 Download PDF

Info

Publication number
CN111831056A
CN111831056A CN202010746792.2A CN202010746792A CN111831056A CN 111831056 A CN111831056 A CN 111831056A CN 202010746792 A CN202010746792 A CN 202010746792A CN 111831056 A CN111831056 A CN 111831056A
Authority
CN
China
Prior art keywords
real
calibration
counter
time clock
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010746792.2A
Other languages
English (en)
Inventor
王骞
庄戌堃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Original Assignee
Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd filed Critical Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Priority to CN202010746792.2A priority Critical patent/CN111831056A/zh
Publication of CN111831056A publication Critical patent/CN111831056A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 – G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14Time supervision arrangements, e.g. real time clock

Abstract

本申请公开了一种实时时钟校准模块、方法及一种实时时钟芯片,该模块位于实时时钟内部,包括:寄存器,用于对第一计数器和第二计数器的工作时间进行配置;第一计数器,用于根据工作时间对BMC芯片外部的基准时钟进行计数,得到第一计数值;第二计数器,用于根据工作时间对实时时钟内部的总线时钟进行计数,得到第二计数值;计时校准单元,用于根据第一计数值和第二计数值确定调整值,利用调整值对实时时钟内部的秒计数器的预设值进行修正。本申请可利用实时时钟内部的实时时钟校准模块对实时时钟内部的秒计数器的预设值进行修正,在实时时钟内部自动实现时钟校准,无需处理器工作,处理器与实时时钟可独立的并行工作,避免了影响处理器的性能。

Description

一种实时时钟校准模块、方法及一种实时时钟芯片
技术领域
本申请涉及计算机技术领域,更具体地说,涉及一种实时时钟校准模块、方法及一种实时时钟芯片。
背景技术
在服务器BMC芯片中,实时时钟(RTC,Real Time Clock)能够为SoC(System onChip,片上系统)提供稳定的系统时间,系统时间的精确性对于SoC系统至关重要,常用于处理器的定时唤醒和中断功能。
实时时钟RTC提供独立的秒、分、时、日、月和年计数器。秒计数器每秒切换一次,分计数器每分钟切换一次,时计数器每小时切换一次,依此类推。独立的计数器机制降低了软件的复杂性,软件可直接读取计数器值来获取当前时间。RTC还可提供秒、分、时、日的单独和组合时钟报警功能,例如当打开秒报警功能时,RTC将每秒自动触发一个中断。
为防止RTC由于时间或温度所产生的时钟漂移,保证RTC能够提供精确的系统时间,往往需要通过处理器定时的对RTC的时钟进行修正,可通过读取更为精确的系统时间,例如精确的网络标准时钟,或者处理器周期性的获取标准时钟并对RTC进行采集和计算。无论哪种方法都会使得处理器不得不通过触发中断等方式中断当前的进程,使得处理器的实际性能降低。
因此,如何解决上述问题是本领域技术人员需要重点关注的。
发明内容
本申请的目的在于提供一种实时时钟校准模块、方法及一种实时时钟芯片,处理器与实时时钟可以完全独立的并行工作,避免了影响处理器的性能。
为实现上述目的,本申请提供了一种实时时钟校准模块,所述实时时钟校准模块位于实时时钟内部,所述模块包括:寄存器,第一计数器,第二计数器和计时校准单元;
所述寄存器,用于对所述第一计数器和所述第二计数器的工作时间进行配置;
所述第一计数器,用于根据所述工作时间对BMC芯片外部的基准时钟进行计数,得到第一计数值;
所述第二计数器,用于根据所述工作时间对所述实时时钟内部的总线时钟进行计数,得到第二计数值;
所述计时校准单元,用于根据所述第一计数值和所述第二计数值确定调整值,利用所述调整值对所述实时时钟内部的秒计数器的预设值进行修正。
可选的,所述寄存器,还用于:
通过总线接收用户终端配置的校准参数,并将所述校准参数发送至所述计时校准单元,以便所述计时校准单元直接利用所述校准参数对所述实时时钟内部的秒计数器的预设值进行修正。
可选的,所述第一计数器和所述第二计数器,还用于:
接收所述实时时钟内部的计时中断模块发送的控制信号,所述控制信号为所述计时中断模块的秒进位信号;
根据所述控制信号触发所述计时校准单元以每秒为时间周期生成实时校准参数,以便所述计时校准单元利用所述实时校准参数对所述实时时钟内部的秒计数器的预设值进行修正。
可选的,所述计时校准单元,包括:
频率对齐子单元,用于对所述第一计数值和所述第二计数值进行频率对齐;
差值计算子单元,用于计算对齐后第一计数值和对齐后第二计数值之间的差值;
差值归一化子单元,用于对所述差值进行归一化操作,得到所述调整值;
计数修正子单元,用于利用所述调整值对所述实时时钟内部的秒计数器的预设值进行修正。
可选的,所述寄存器,还用于:
通过预设接口获取针对所述寄存器的配置指令,所述配置指令包括寄存器使能信号和寄存器校准选择信号;
相应的,所述计时校准单元,还用于:
根据所述配置指令确定针对所述实时时钟的校准工作方式。
可选的,所述根据所述配置指令确定所述实时时钟的校准工作方式,包括:
若所述寄存器使能信号和所述寄存器校准选择信号均为第一数值,则禁止对所述秒计数器的预设值进行修正;
若所述寄存器使能信号为所述第一数值,所述寄存器校准选择信号为第二数值,则利用所述寄存器中配置的固定校准参数对所述秒计数器的预设值进行修正;
若所述寄存器使能信号为所述第二数值,所述寄存器校准选择信号为所述第一数值,则以每秒为时间周期生成实时校准参数,利用所述实时校准参数对所述秒计数器的预设值进行修正。
为实现上述目的,本申请提供了一种实时时钟校准方法,应用于实时时钟校准模块,所述实时时钟校准模块位于实时时钟内部,包括:
获取寄存器中配置的第一计数器和第二计数器的工作时间;
利用所述第一计数器,根据所述工作时间对BMC芯片外部的基准时钟进行计数,得到第一计数值;
利用所述第二计数器,根据所述工作时间对所述实时时钟内部的总线时钟进行计数,得到第二计数值;
将所述第一计数值和所述第二计数值发送至计时校准单元,利用所述计时校准单元根据所述第一计数值和所述第二计数值确定调整值,并利用所述调整值对所述实时时钟内部的秒计数器的预设值进行修正。
可选的,还包括:
利用所述寄存器通过总线接收用户终端配置的校准参数,并将所述校准参数发送至所述计时校准单元,以便所述计时校准单元直接利用所述校准参数对所述实时时钟内部的秒计数器的预设值进行修正。
可选的,还包括:
通过预设接口获取针对所述寄存器的配置指令,所述配置指令包括寄存器使能信号和寄存器校准选择信号;
根据所述配置指令确定所述计时校准单元针对所述实时时钟的校准工作方式。
为实现上述目的,本申请提供了一种实时时钟芯片,包括:如前述公开的任一种实时时钟校准模块。
通过以上方案可知,本申请提供的一种实时时钟校准模块,所述实时时钟校准模块位于实时时钟内部,所述模块包括:寄存器,第一计数器,第二计数器和计时校准单元;所述寄存器,用于对所述第一计数器和所述第二计数器的工作时间进行配置;所述第一计数器,用于根据所述工作时间对BMC芯片外部的基准时钟进行计数,得到第一计数值;所述第二计数器,用于根据所述工作时间对所述实时时钟内部的总线时钟进行计数,得到第二计数值;所述计时校准单元,用于根据所述第一计数值和所述第二计数值确定调整值,利用所述调整值对所述实时时钟内部的秒计数器的预设值进行修正。由上可知,本申请可利用实时时钟内部的实时时钟校准模块,同时接入实时时钟内部的总线时钟和外接的基准时钟,计算调整值对实时时钟内部的秒计数器的预设值进行修正,可以在实时时钟内部自动实现时钟校准,且误差可以在当前秒或者下一秒进行误差补偿,能够实时地提供精准时钟,无需处理器进行相应工作,处理器与实时时钟可以完全独立的并行工作,避免了影响处理器的性能。
本申请还公开了一种实时时钟校准方法及一种实时时钟芯片,同样能实现上述技术效果。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性的,并不能限制本申请。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请实施例公开的一种实时时钟校准模块的结构图;
图2为本申请实施例公开的实时时钟校准模块的一种具体实施方式示意图;
图3为本申请实施例公开的一种实时时钟校准方法的流程图;
图4为本申请实施例公开的一种实时时钟芯片的架构图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
传统技术中,为防止RTC由于时间或温度所产生的时钟漂移,保证RTC能够提供精确的系统时间,往往需要通过处理器定时的对RTC的时钟进行修正,可通过读取更为精确的系统时间,例如精确的网络标准时钟,或者处理器周期性的获取标准时钟并对RTC进行采集和计算。无论哪种方法都会使得处理器不得不通过触发中断等方式中断当前的进程,使得处理器的实际性能降低。
因此,本申请实施例公开了一种实时时钟校准模块,无需处理器进行相应工作,避免了影响处理器的性能。
参见图1所示,本申请实施例公开了一种实时时钟校准模块,该实时时钟校准模块位于实时时钟内部,可以包括:寄存器101,第一计数器102,第二计数器103和计时校准单元104。具体地:
寄存器101,用于对所述第一计数器102和所述第二计数器103的工作时间进行配置;
本申请实施例中,可通过软件配置寄存器的方式,为第一计数器102和第二计数器103配置工作时间,以便第一计数器102和第二计数器103根据配置的工作时间进行计数。作为另外一种具体的实施方式,还可以通过基准时钟的频率计算一个特定的时间,例如,计时500ms,并固化到硬件电路中作为工作时间。
第一计数器102,用于根据所述工作时间对BMC芯片外部的基准时钟进行计数,得到第一计数值;
第二计数器103,用于根据所述工作时间对所述实时时钟内部的总线时钟进行计数,得到第二计数值;
可以理解的是,第一计数器102和第二计数器103可根据上述寄存器101中配置的工作时间分别对BMC芯片外部的基准时钟和实时时钟内部的总线时钟进行计数,得到对应的第一计数值和第二计数值。
上述基准时钟可以具体为BMC芯片外部的有源晶振等高精度时钟,这类时钟受外界环境影响较少,精度较高。实时时钟内部的总线时钟即为RTC的主输入时钟。
计时校准单元104,用于根据所述第一计数值和所述第二计数值确定调整值,利用所述调整值对所述实时时钟内部的秒计数器的预设值进行修正。
当第一计数器102和第二计数器103按照配置的工作时间完成计时之后,可将得到的第一计数值和第二计数值发送至计时校准单元104。计时校准单元104即可根据第一计数值和第二计数值计算调整值,并利用该调整值对实时时钟内部的秒计数器的预设值进行修正,从而修正由于总线时钟频率波动或分频不准确等因素带来的时钟飘移。
需要说明的是,当两时钟均为理想时钟时,则计算之后的调整值为零,即不对秒计数器的预设值进行修正。当总线时钟出现频率不稳定情况时,调整值不为零,就会通过计时校准单元104对秒计数器的预设值进行修正,以修改秒计数器的计数周期,从而修正时钟。
具体地,上述计时校准单元104可包括:频率对齐子单元,用于对所述第一计数值和所述第二计数值进行频率对齐;差值计算子单元,用于计算对齐后第一计数值和对齐后第二计数值之间的差值;差值归一化子单元,用于对所述差值进行归一化操作,得到所述调整值;计数修正子单元,用于利用所述调整值对所述实时时钟内部的秒计数器的预设值进行修正。
也即,可在接收到第一计数值和第二计数值之后,首先进行频率对齐操作,即将两计数器的值同步到一个频率下。在对齐后进行差值计算,并对差值进行归一化,将差值同步到整个一秒的范围内,即得到最终的调整值。
作为一种优选的实施方式,本申请实施例还提供一种通过软件配置寄存器直接修改秒计数器预设值的方式进行时钟修正。具体地,若在某一段时间内,总线时钟频率的平均波动变化已知,则寄存器101可通过总线接收用户终端配置的校准参数,并将所述校准参数发送至所述计时校准单元,以便所述计时校准单元直接利用所述校准参数对所述实时时钟内部的秒计数器的预设值进行修正。这种时钟校准方式无需基准时钟和两个计数器的参与,可进一步降低功耗和复杂度。在具体实施中,可使用门控时钟或通过配置寄存器来使用不同的控制信号进行两种校准方式的灵活选择。
需要指出的是,除了使用寄存器中产生的控制信号来对计数器进行使能之外,还可将实时时钟内部的计时中断模块的秒进位信号作为另一控制信号,从而使得每一秒计时校准单元都会工作依次,因此每秒都会实时产生一个校准参数,从而提高RTC时钟的实时性。具体地,上述过程可包括:利用第一计数器和第二计数器接收所述实时时钟内部的计时中断模块发送的控制信号,所述控制信号为所述计时中断模块的秒进位信号;根据所述控制信号触发所述计时校准单元以每秒为时间周期生成实时校准参数,以便所述计时校准单元利用所述实时校准参数对所述实时时钟内部的秒计数器的预设值进行修正。
通过以上方案可知,本申请提供的一种实时时钟校准模块,所述实时时钟校准模块位于实时时钟内部,所述模块包括:寄存器,第一计数器,第二计数器和计时校准单元;所述寄存器,用于对所述第一计数器和所述第二计数器的工作时间进行配置;所述第一计数器,用于根据所述工作时间对BMC芯片外部的基准时钟进行计数,得到第一计数值;所述第二计数器,用于根据所述工作时间对所述实时时钟内部的总线时钟进行计数,得到第二计数值;所述计时校准单元,用于根据所述第一计数值和所述第二计数值确定调整值,利用所述调整值对所述实时时钟内部的秒计数器的预设值进行修正。由上可知,本申请可利用实时时钟内部的实时时钟校准模块,同时接入实时时钟内部的总线时钟和外接的基准时钟,计算调整值对实时时钟内部的秒计数器的预设值进行修正,可以在实时时钟内部自动实现时钟校准,且误差可以在当前秒或者下一秒进行误差补偿,能够实时地提供精准时钟,无需处理器进行相应工作,处理器与实时时钟可以完全独立的并行工作,避免了影响处理器的性能。
本申请实施例公开了实时时钟校准模块的一种具体的实施方式,相对于上一实施例,本实施例在实现校准功能的基础上进一步提高灵活性,可为寄存器提供两个控制信号。具体地,所述寄存器101可以通过预设接口获取针对所述寄存器的配置指令,所述配置指令包括寄存器使能信号和寄存器校准选择信号;相应的,计时校准单元104可以根据所述配置指令确定针对所述实时时钟的校准工作方式。
本申请实施例中,上述根据所述配置指令确定所述实时时钟的校准工作方式的过程可以具体包括:若所述寄存器使能信号和所述寄存器校准选择信号均为第一数值,则禁止对所述秒计数器的预设值进行修正;若所述寄存器使能信号为所述第一数值,所述寄存器校准选择信号为第二数值,则利用所述寄存器中配置的固定校准参数对所述秒计数器的预设值进行修正;若所述寄存器使能信号为所述第二数值,所述寄存器校准选择信号为所述第一数值,则以每秒为时间周期生成实时校准参数,利用所述实时校准参数对所述秒计数器的预设值进行修正。
也即,在具体实施中,可根据寄存器使能信号和寄存器校准选择信号灵活选择时钟校准工作方式。例如,当寄存器使能信号和寄存器校准选择信号均为0时,则不再进行实时时钟的校准,这种工作方式适用于无需精确时钟的场景下。当寄存器使能信号为0,寄存器校准选择信号为1时,此时需要通过软件配置寄存器为计时校准单元104提高固定的校准参数进行校准,这种工作方式适用于在一段时间内时钟平均频率波动已知的情况下。当寄存器使能信号为1,寄存器校准选择信号为0时,计时校准单元104将会实时计算时钟偏移,并在秒级对实时时钟进行修正。
以基准时钟频率为20MHz,RTC时钟频率为40MHz的实时时钟校准模块为例,参见图2所示,通过下面的分支,计时校准单元104可通过软件配置寄存器的方式直接提供固定的校准参数进行校准。
通过上面的分支进行校准时,可具体包括:当寄存器使能信号为1,寄存器校准选择信号为0时,当RTC内秒计数器产生进位标志,即时钟加一秒时,实时时钟校准模块内的第一计数器102和第二计数器103开始工作,计数时间可以由寄存器配置,也可以直接硬件提供固定值,计数时间范围为0秒到1秒,以计数500毫秒为例,则第一计数器102计数到10000000时两计数器停止工作。在计数器停止工作后,首先进行频率对齐操作,即将两计数器的值同步到一个频率下,例如将第一计数器102的值乘2,即将20MHz时钟频率下的计数值同步到40MHz时钟频率。在频率对齐后,对两计数器的计数值进行差值计算,此时的差值结果即为40MHz下,计数500毫秒时的误差。最后进行结果归一化操作,即可将差值同步到整个1秒的范围内,例如计数500毫秒时,就将差值乘2,此时差值就同步到了1秒范围内。经过上述步骤后,即可利用最终计算得到的差值对秒计数器的计数周期进行修正,从而对整个时钟进行了修正,可以得到更精确的时钟。
需要说明的是,上述过程中步骤的顺序可能变化或合并,例如若RTC时钟频率是基准时钟频率的1.5倍,则可以直接将第二计数器103的计数值乘以2,第一计数器102的计数值乘以3,此时即可得到两个在1秒时,在RTC时钟频率下的基准计数值和有误差的计数值。此外,当设定的计数时间远小于1秒时,误差可以在当前秒内修正,当设定的计数时间等于或接近1秒时,误差可以在下一秒得到修正。
下面对本申请实施例提供的一种实时时钟校准方法进行介绍,下文描述的一种实时时钟校准方法与上文描述的一种实时时钟校准模块可以相互参照。
参见图3所示,本申请实施例提供了一种实时时钟校准方法,该方法应用于实时时钟校准模块,所述实时时钟校准模块位于实时时钟内部,所述方法具体包括:
S201:获取寄存器中配置的第一计数器和第二计数器的工作时间;
S202:利用所述第一计数器,根据所述工作时间对BMC芯片外部的基准时钟进行计数,得到第一计数值;
S203:利用所述第二计数器,根据所述工作时间对所述实时时钟内部的总线时钟进行计数,得到第二计数值;
S204:将所述第一计数值和所述第二计数值发送至计时校准单元,利用所述计时校准单元根据所述第一计数值和所述第二计数值确定调整值,并利用所述调整值对所述实时时钟内部的秒计数器的预设值进行修正。
关于上述步骤S201至S204的具体实施过程可参考前述实施例公开的相应内容,在此不再进行赘述。
在上述实施例的基础上,作为一种优选实施方式,本申请实施例还可进一步包括:利用所述寄存器通过总线接收用户终端配置的校准参数,并将所述校准参数发送至所述计时校准单元,以便所述计时校准单元直接利用所述校准参数对所述实时时钟内部的秒计数器的预设值进行修正。
在上述实施例的基础上,作为一种优选实施方式,本申请实施例还可进一步包括:通过预设接口获取针对所述寄存器的配置指令,所述配置指令包括寄存器使能信号和寄存器校准选择信号;根据所述配置指令确定所述计时校准单元针对所述实时时钟的校准工作方式。
在上述实施例的基础上,作为一种优选实施方式,所述根据所述配置指令确定所述实时时钟的校准工作方式,包括:若所述寄存器使能信号和所述寄存器校准选择信号均为第一数值,则禁止对所述秒计数器的预设值进行修正;若所述寄存器使能信号为所述第一数值,所述寄存器校准选择信号为第二数值,则利用所述寄存器中配置的固定校准参数对所述秒计数器的预设值进行修正;若所述寄存器使能信号为所述第二数值,所述寄存器校准选择信号为所述第一数值,则以每秒为时间周期生成实时校准参数,利用所述实时校准参数对所述秒计数器的预设值进行修正。
在上述实施例的基础上,作为一种优选实施方式,本申请实施例还可进一步包括:利用所述第一计数器和所述第二计数器,接收所述实时时钟内部的计时中断模块发送的控制信号,所述控制信号为所述计时中断模块的秒进位信号;根据所述控制信号触发所述计时校准单元以每秒为时间周期生成实时校准参数,以便所述计时校准单元利用所述实时校准参数对所述实时时钟内部的秒计数器的预设值进行修正。
在上述实施例的基础上,作为一种优选实施方式,所述步骤S204可具体包括:对所述第一计数值和所述第二计数值进行频率对齐;计算对齐后第一计数值和对齐后第二计数值之间的差值;对所述差值进行归一化操作,得到所述调整值;利用所述调整值对所述实时时钟内部的秒计数器的预设值进行修正。
本申请还提供了一种实时时钟芯片,该芯片中包括如前述公开的任一种实时时钟校准模块。
下面通过一种具体的示例对本申请提供的实时时钟芯片进行介绍。如图4所示,总线接口模块用于将总线传输的读写请求信号解析,并对内部相应的寄存器进行配置;寄存器模块用于保存总线传输的寄存器配置信息,并产生对应的控制、数据等信号对RTC全局进行控制;实时时钟校准模块用于对基准时钟和总线时钟进行运算,并将结果发送至计时中断模块进行校准;计时中断模块用于产生实时时钟信息并根据寄存器配置产生不同的中断。
对于上述芯片架构,使得跨时钟域仅出现在实时时钟校准模块,且该校准模块与总线无直接数据交互,其余模块均可使用总线时钟,因此可以提高整个电路的稳定性。此外,在SoC系统中,总线所接外设众多,而此芯片中寄存器模块使用了总线时钟,可以省去寄存器读写时的跨时钟域的电路延迟,如FIFO同步数据信号所产生的延迟,因此调高了总线的读写效率,极大减少了总线连续读写某一模块时产生的总线延迟过长、总线阻塞等问题。
说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。应当指出,对于本技术领域的普通技术人员来说,在不脱离本申请原理的前提下,还可以对本申请进行若干改进和修饰,这些改进和修饰也落入本申请权利要求的保护范围内。
还需要说明的是,在本说明书中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

Claims (10)

1.一种实时时钟校准模块,其特征在于,所述实时时钟校准模块位于实时时钟内部,所述模块包括:寄存器,第一计数器,第二计数器和计时校准单元;
所述寄存器,用于对所述第一计数器和所述第二计数器的工作时间进行配置;
所述第一计数器,用于根据所述工作时间对BMC芯片外部的基准时钟进行计数,得到第一计数值;
所述第二计数器,用于根据所述工作时间对所述实时时钟内部的总线时钟进行计数,得到第二计数值;
所述计时校准单元,用于根据所述第一计数值和所述第二计数值确定调整值,利用所述调整值对所述实时时钟内部的秒计数器的预设值进行修正。
2.根据权利要求1所述的实时时钟校准模块,其特征在于,所述寄存器,还用于:
通过总线接收用户终端配置的校准参数,并将所述校准参数发送至所述计时校准单元,以便所述计时校准单元直接利用所述校准参数对所述实时时钟内部的秒计数器的预设值进行修正。
3.根据权利要求1所述的实时时钟校准模块,其特征在于,所述第一计数器和所述第二计数器,还用于:
接收所述实时时钟内部的计时中断模块发送的控制信号,所述控制信号为所述计时中断模块的秒进位信号;
根据所述控制信号触发所述计时校准单元以每秒为时间周期生成实时校准参数,以便所述计时校准单元利用所述实时校准参数对所述实时时钟内部的秒计数器的预设值进行修正。
4.根据权利要求1所述的实时时钟校准模块,其特征在于,所述计时校准单元,包括:
频率对齐子单元,用于对所述第一计数值和所述第二计数值进行频率对齐;
差值计算子单元,用于计算对齐后第一计数值和对齐后第二计数值之间的差值;
差值归一化子单元,用于对所述差值进行归一化操作,得到所述调整值;
计数修正子单元,用于利用所述调整值对所述实时时钟内部的秒计数器的预设值进行修正。
5.根据权利要求1至4任一项所述的实时时钟校准模块,其特征在于,所述寄存器,还用于:
通过预设接口获取针对所述寄存器的配置指令,所述配置指令包括寄存器使能信号和寄存器校准选择信号;
相应的,所述计时校准单元,还用于:
根据所述配置指令确定针对所述实时时钟的校准工作方式。
6.根据权利要求5所述的实时时钟校准模块,其特征在于,所述根据所述配置指令确定所述实时时钟的校准工作方式,包括:
若所述寄存器使能信号和所述寄存器校准选择信号均为第一数值,则禁止对所述秒计数器的预设值进行修正;
若所述寄存器使能信号为所述第一数值,所述寄存器校准选择信号为第二数值,则利用所述寄存器中配置的固定校准参数对所述秒计数器的预设值进行修正;
若所述寄存器使能信号为所述第二数值,所述寄存器校准选择信号为所述第一数值,则以每秒为时间周期生成实时校准参数,利用所述实时校准参数对所述秒计数器的预设值进行修正。
7.一种实时时钟校准方法,其特征在于,应用于实时时钟校准模块,所述实时时钟校准模块位于实时时钟内部,包括:
获取寄存器中配置的第一计数器和第二计数器的工作时间;
利用所述第一计数器,根据所述工作时间对BMC芯片外部的基准时钟进行计数,得到第一计数值;
利用所述第二计数器,根据所述工作时间对所述实时时钟内部的总线时钟进行计数,得到第二计数值;
将所述第一计数值和所述第二计数值发送至计时校准单元,利用所述计时校准单元根据所述第一计数值和所述第二计数值确定调整值,并利用所述调整值对所述实时时钟内部的秒计数器的预设值进行修正。
8.根据权利要求7所述的实时时钟校准方法,其特征在于,还包括:
利用所述寄存器通过总线接收用户终端配置的校准参数,并将所述校准参数发送至所述计时校准单元,以便所述计时校准单元直接利用所述校准参数对所述实时时钟内部的秒计数器的预设值进行修正。
9.根据权利要求7或8所述的实时时钟校准方法,其特征在于,还包括:
通过预设接口获取针对所述寄存器的配置指令,所述配置指令包括寄存器使能信号和寄存器校准选择信号;
根据所述配置指令确定所述计时校准单元针对所述实时时钟的校准工作方式。
10.一种实时时钟芯片,其特征在于,包括:如权利要求1至6任一项所述的实时时钟校准模块。
CN202010746792.2A 2020-07-29 2020-07-29 一种实时时钟校准模块、方法及一种实时时钟芯片 Pending CN111831056A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010746792.2A CN111831056A (zh) 2020-07-29 2020-07-29 一种实时时钟校准模块、方法及一种实时时钟芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010746792.2A CN111831056A (zh) 2020-07-29 2020-07-29 一种实时时钟校准模块、方法及一种实时时钟芯片

Publications (1)

Publication Number Publication Date
CN111831056A true CN111831056A (zh) 2020-10-27

Family

ID=72919484

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010746792.2A Pending CN111831056A (zh) 2020-07-29 2020-07-29 一种实时时钟校准模块、方法及一种实时时钟芯片

Country Status (1)

Country Link
CN (1) CN111831056A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112558458A (zh) * 2020-12-16 2021-03-26 炬力(珠海)微电子有限公司 蓝牙时钟计算电路、蓝牙时钟计算方法、介质及设备
CN113260129A (zh) * 2021-07-06 2021-08-13 珠海市杰理科技股份有限公司 同步闪灯控制方法、装置、系统和存储介质

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1763686A (zh) * 2004-10-01 2006-04-26 富晶半导体股份有限公司 监控时钟校正方法及装置
CN101039145A (zh) * 2007-03-30 2007-09-19 华为技术有限公司 时钟的实现方法、装置
CN102339014A (zh) * 2010-05-13 2012-02-01 玛克西姆综合产品公司 生成时钟的同步
CN103024778A (zh) * 2012-11-29 2013-04-03 李俊 一种无线通信终端上提升实时时钟精度的方法
CN107256065A (zh) * 2017-07-14 2017-10-17 佛山华芯微特科技有限公司 一种实时时钟的处理系统及方法
CN107300688A (zh) * 2017-06-01 2017-10-27 中国电子科技集团公司第二十八研究所 一种多点定位系统中的时钟频率标校方法
US9887701B1 (en) * 2016-09-10 2018-02-06 Texas Instruments Deutschland Gmbh Frequency offset correction precision of real-time clocks

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1763686A (zh) * 2004-10-01 2006-04-26 富晶半导体股份有限公司 监控时钟校正方法及装置
CN101039145A (zh) * 2007-03-30 2007-09-19 华为技术有限公司 时钟的实现方法、装置
CN102339014A (zh) * 2010-05-13 2012-02-01 玛克西姆综合产品公司 生成时钟的同步
CN103024778A (zh) * 2012-11-29 2013-04-03 李俊 一种无线通信终端上提升实时时钟精度的方法
US9887701B1 (en) * 2016-09-10 2018-02-06 Texas Instruments Deutschland Gmbh Frequency offset correction precision of real-time clocks
CN107300688A (zh) * 2017-06-01 2017-10-27 中国电子科技集团公司第二十八研究所 一种多点定位系统中的时钟频率标校方法
CN107256065A (zh) * 2017-07-14 2017-10-17 佛山华芯微特科技有限公司 一种实时时钟的处理系统及方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112558458A (zh) * 2020-12-16 2021-03-26 炬力(珠海)微电子有限公司 蓝牙时钟计算电路、蓝牙时钟计算方法、介质及设备
CN112558458B (zh) * 2020-12-16 2021-09-28 炬力(珠海)微电子有限公司 蓝牙时钟计算电路、蓝牙时钟计算方法、介质及设备
CN113260129A (zh) * 2021-07-06 2021-08-13 珠海市杰理科技股份有限公司 同步闪灯控制方法、装置、系统和存储介质
CN113260129B (zh) * 2021-07-06 2021-11-12 珠海市杰理科技股份有限公司 同步闪灯控制方法、装置、系统和存储介质

Similar Documents

Publication Publication Date Title
CN111831056A (zh) 一种实时时钟校准模块、方法及一种实时时钟芯片
US4866606A (en) Loosely coupled distributed computer system with node synchronization for precision in real time applications
Correll et al. Design considerations for software only implementations of the IEEE 1588 precision time protocol
CN100456858C (zh) 终端中的时间误差补偿装置及方法
CN202008583U (zh) 一种同步相量测量装置时钟源
CN109617641B (zh) 一种基于秒脉冲的可调精度时间获取方法
CN109283967B (zh) 一种微控制单元mcu时钟校准方法及相关设备
JP2007078405A (ja) ソフトウェア時計の計時プログラム
CN109302255B (zh) 时间同步控制方法、装置、系统及计算机可读存储介质
CN109412588A (zh) 晶振频率驯服方法、装置、电子设备及存储介质
US7854544B2 (en) Correction apparatus and clock device using the same
CN103092068A (zh) 一种校时方法及其系统
CN101995816B (zh) 一种钟表自动校准方法和钟表自动校准装置
CN110515294A (zh) 一种嵌入式gps终端的快速高精度授时方法
CN109782841B (zh) 基于rtc芯片的实时时钟的实现方法、终端设备及存储介质
CN108873669B (zh) 一种计算机同步时钟的utc时间计算方法
CN106444966B (zh) 一种实时时钟rtc调整装置及方法
CN109581859A (zh) 一种自动校时方法及装置
CN212364801U (zh) 烟感探测器mcu的rtc校准电路
CN110262210B (zh) 基于计数器的晶振守时方法
CN110187237B (zh) 实时检测并调整晶振输出频率的电网同步采集方法及其装置
CN110609464B (zh) 一种嵌入式通讯系统的授时方法和系统
CN215117190U (zh) 一种钟差测量装置、数字钟
CN202759413U (zh) 一种基于卫星及恒温晶振的在线时间误差驯服系统
KR200212557Y1 (ko) 피씨 표준시간 보정장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination