KR101044521B1 - 네트워크에 연결된 슬레이브 장치들의 동기 제어장치 - Google Patents

네트워크에 연결된 슬레이브 장치들의 동기 제어장치 Download PDF

Info

Publication number
KR101044521B1
KR101044521B1 KR1020080138837A KR20080138837A KR101044521B1 KR 101044521 B1 KR101044521 B1 KR 101044521B1 KR 1020080138837 A KR1020080138837 A KR 1020080138837A KR 20080138837 A KR20080138837 A KR 20080138837A KR 101044521 B1 KR101044521 B1 KR 101044521B1
Authority
KR
South Korea
Prior art keywords
processor
communication module
data
synchronization
network
Prior art date
Application number
KR1020080138837A
Other languages
English (en)
Other versions
KR20100080191A (ko
Inventor
조명철
Original Assignee
엘에스산전 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스산전 주식회사 filed Critical 엘에스산전 주식회사
Priority to KR1020080138837A priority Critical patent/KR101044521B1/ko
Priority to US12/579,349 priority patent/US8265101B2/en
Priority to CN2009102096671A priority patent/CN101771526B/zh
Publication of KR20100080191A publication Critical patent/KR20100080191A/ko
Application granted granted Critical
Publication of KR101044521B1 publication Critical patent/KR101044521B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0685Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0688Change of the master or reference, e.g. take-over or failure of the master
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/418Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS], computer integrated manufacturing [CIM]
    • G05B19/41815Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS], computer integrated manufacturing [CIM] characterised by the cooperation between machine tools, manipulators and conveyor or other workpiece supply system, workcell
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/02Details
    • H04L12/12Arrangements for remote connection or disconnection of substations or of equipment thereof
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/30Nc systems
    • G05B2219/34Director, elements to supervisory
    • G05B2219/34001PLL phase locked loop
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Abstract

본 발명은 네트워크에 연결된 복수의 슬레이브 장치들의 동작을 상호간에 동기시키는 네트워크에 연결된 슬레이브 장치들의 동기 제어장치에 관한 것으로서 제 1 동기신호가 발생할 때마다 프로세서가 액추에이터를 구동시킬 제어 데이터를 생성하고, 제 1 동기신호에 의한 동기 인터럽트가 발생할 경우에 제어데이터를 드라이버로 출력하며, 통신모듈의 수신 데이터를 입력하고 처리하여 상기 제어 데이터를 생성할 수 있도록 하며, 프로세서의 제어에 따라 타이머가 설정된 주기로 타이머 인터럽트를 발생하게 하고, 제 1 동기신호가 발생하지 않고, 상기 타이머 인터럽트가 발생할 경우에 프로세서가 제어데이터를 생성하고, 생성한 제어 데이터를 드라이버로 출력한다.
이더캣, 네트워크, 슬레이브, 동기, 액추에이터, 통신모듈, 프로세서

Description

네트워크에 연결된 슬레이브 장치들의 동기 제어장치{Apparatus for controlling synchronization between slave devices connected to network}
본 발명은 네트워크에 연결된 복수의 슬레이브 장치들의 동작을 상호간에 동기시키는 네트워크에 연결된 슬레이브 장치들의 동기 제어장치에 관한 것이다.
보다 상세하게는 네트워크에 연결된 복수의 슬레이브 장치들에 각기 구비되어 있는 프로세서들의 제어 주기를 동기시키고, 또한 상기 프로세서의 제어에 의해 액추에이터를 구동시키는 드라이버의 클럭신호를 동기시키는 네트워크에 연결된 슬레이브 장치들의 동기 제어장치에 관한 것이다.
일반적으로 FA(Factory Automation) 시스템에서 입출력 레벨의 장치들은 직접 배선하는 방법들을 사용하였다.
최근에는 통신기술의 발전과, 설치의 편리성 및 비용 절감 등의 이유로 네트 워크를 통해 복수의 장치들을 서로 연결하여 동작시키고 있다. 복수의 장치들을 연결하는 네트워크들 중에서 이더캣(EtherCAT ; Ethernet for Control Automation Technology) 네트워크는 산업용 이더넷의 한 종류로 빠른 데이터의 업데이트 기능을 가지면서 복수의 장치들 사이의 동기 제어가 가능하다.
통상적으로 이더캣 네트워크는 하나의 마스터 장치와 복수의 슬레이브 장치로 이루어진다. 상기 하나의 마스터 장치는 통신모듈로 예를 들면, 표준의 이더넷 집적소자를 사용하고, 복수의 슬레이브 장치들은 통신모듈로 예를 들면, 전용의 이더캣 ASIC(Application Specific Integrated Circuit)를 사용하고 있다.
이더캣 네트워크에서는 복수의 슬레이브 장치들의 동작을 동기시키기 위하여 디스트리뷰티드 클럭(Distributed Clock) 기능을 사용하고, 상기 디스트리뷰티드 클럭 기능은 복수의 슬레이브 장치들 각각에 구비되어 있는 통신모듈인 이더캣 ASIC에서 동기신호로 구현된다.
그러나 이더캣 네트워크를 통해 전송되는 데이터들은 상기 디스트리뷰티드 클럭 기능에 따른 동기신호에 의해 동기가 되지만, 복수의 슬레이브 장치에 각기 구비되어 데이터를 처리하는 프로세서와, 프로세서의 제어에 의해 액추에이터를 구동시키는 드라이버는 별도의 클럭신호에 의해 동작한다.
그러므로 복수의 슬레이브 장치들에 각기 구비되어 있는 프로세서들의 동작이 동기되지 않음은 물론 슬레이브 장치들에 각기 구비되어 있는 드라이버에 의해 구동되는 액추에이터는 동기가 되지 않았다.
그러므로 본 발명이 해결하고자 하는 과제는 복수의 슬레이브 장치들 각각에 구비되어 마스터 장치로부터 전송된 데이터를 처리하는 복수의 프로세서들의 제어 주기를 동기시키는 네트워크에 연결된 슬레이브 장치들의 동기 제어장치를 제공한다.
또한 본 발명은 복수의 슬레이브 장치들 각각에 구비되어 있는 복수의 프로세서에 의해 각기 액추에이터를 구동시키는 드라이버의 클럭신호를 동기시켜 제어의 정밀성을 향상시킬 수 있는 네트워크에 연결된 슬레이브 장치들의 동기 제어장치를 제공한다.
본 발명이 이루고자 하는 기술적 과제들은 상기에서 언급한 기술적 과제들로 제한되지 않고, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 명확하게 이해될 수 있을 것이다.
본 발명의 네트워크에 연결된 슬레이브 장치들의 동기 제어장치는, 네트워크를 통해 데이터를 수신하고, 제 1 및 제 2 동기신호를 발생하는 통신모듈과, 상기 제 2 동기신호에 따라 클럭신호를 발생하는 PLL(Phase Locked Loop)과, 발진기의 발진신호에 따라 동작하면서 클럭신호를 발생하고, 내부의 타이머가 설정된 주기로 타이머 인터럽트를 발생하게 하며, 상기 통신모듈이 상기 제 1 동기신호를 발생할 경우에 그 제 1 동기신호에 따라 상기 통신모듈의 수신데이터를 입력하여 처리하고 제어데이터를 생성하며, 상기 통신모듈이 상기 제 1 동기신호를 발생하지 않을 경우에 상기 타이머 인터럽트에 따라 제어데이터를 생성하는 프로세서와, 상기 PLL이 발생하는 클럭신호 또는 상기 프로세서가 발생하는 클럭신호를 선택하는 멀티플렉서와, 상기 프로세서가 생성한 제어 데이터를 상기 멀티플렉서가 선택한 클럭신호에 따라 처리하여 액추에이터를 구동시키는 드라이버를 포함하여 구성됨을 특징으로 한다.
상기 통신모듈은 네트워크를 통해 통신이 가능할 경우에 디스트리뷰티드 클럭 기능으로 상기 제 1 및 제 2 동기신호를 발생하고, 네트워크를 통해 통신이 가능하지 않을 경우에 상기 제 1 및 제 2 동기신호를 발생하지 않는 것을 특징으로 한다.
상기 프로세서는 상기 통신모듈이 상기 제 1 동기신호를 발생할 경우에 제 1 동기신호에 동기로 제어데이터를 생성함과 아울러 제 1 동기신호에 동기로 상기 생성한 제어데이터를 상기 드라이버로 출력하며, 상기 통신모듈의 수신데이터를 입력하고 처리하여 상기 제어 데이터를 생성할 수 있게 하는 것을 더 포함함을 특징으로 한다.
상기 프로세서는 상기 제 1 동기신호에 따라 선택신호를 발생하여 상기 멀티플렉서의 클럭신호 선택을 제어하는 것을 더 포함함을 특징으로 한다.
삭제
삭제
삭제
삭제
본 발명의 네트워크에 연결된 슬레이브 장치들의 동기 제어장치에 따르면, 네트워크를 통해 통신의 수행이 가능할 경우에 복수의 슬레이브 장치에 각기 구비되어 있는 통신모듈이 디스트리뷰티드 클럭 기능으로 동시에 동기신호를 발생하는 것을 이용하여 복수의 슬레이브 장치에 각기 구비되어 있는 프로세서들의 제어 동작을 동기시키고, 또한 복수의 슬레이브 장치에 각기 구비되어 액추에이터를 구동시키는 드라이버들의 동작도 정확하게 동기시켜 액추에이터의 구동을 정밀하게 제어할 수 있다.
이하의 상세한 설명은 예시에 지나지 않으며, 본 발명의 실시 예를 도시한 것에 불과하다. 또한 본 발명의 원리와 개념은 가장 유용하고, 쉽게 설명할 목적으로 제공된다.
따라서, 본 발명의 기본 이해를 위한 필요 이상의 자세한 구조를 제공하고자 하지 않았음은 물론 통상의 지식을 가진 자가 본 발명의 실체에서 실시될 수 있는 여러 가지의 형태들을 도면을 통해 예시한다.
도 1은 예를 들면, 이더캣 네트워크의 구성을 보인 도면이다. 여기서, 부호 100은 마스터 장치이고, 부호 110(110-1, 110-2, 110-3, …)은 복수의 슬레이브 장치이다.
상기 마스터 장치(100)와 복수의 슬레이브 장치(110)들은 데이터 통신을 수행하기 위한 통신모듈(102)(112)을 각기 내장하고 있다.
예를 들면, 상기 마스터 장치(100)는 통신모듈(102)로 표준의 이더넷 집적소자를 구비하고, 상기 복수의 슬레이브 장치(110)들은 통신모듈(112)로 전용의 이더 캣 ASIC를 구비하여 상호간에 데이터 통신을 수행한다.
상기 마스터 장치(100)는 하나의 입출력 포트(104)를 구비하고, 상기 슬레이브 장치(110)는 각기 2개의 입출력 포트(114, 114a)를 구비하며, 상기 하나의 마스터 장치(100)에 구비되어 있는 하나의 입출력 포트(104)와 상기 복수의 슬레이브 장치(110)들에 각기 구비되어 있는 2개의 입출력 포트(114, 114a)들은 통신 케이블(120)을 통해 직렬로 연결된다.
부호 130은 복수의 액추에이터이다. 상기 복수의 액추에이터(130)들은 상기 슬레이브 장치(110)의 제어에 따라 각기 구동된다.
이러한 구성을 가지는 이더캣 네트워크는 마스터 장치(100)가 슬레이브 장치(110)로 복수의 액추에이터(130)의 구동 등에 관련된 소정의 데이터를 전송하고자 할 경우에 마스터 장치(100)는 해당 데이터를 통신모듈(102)을 통해 입출력 포트(104)로 데이터를 출력한다.
상기 마스터 장치(100)의 입출력 포트(104)로 출력된 데이터는 통신 케이블(120)을 통해 첫 번째 위치하는 슬레이브 장치(110-1)의 입출력 포트(114)로 입력되어 통신모듈(112)이 수신 및 처리함과 아울러 입출력 포트(114a)로 출력하여 복수의 슬레이브 장치(110-2, 110-3, …)들에 순차 전송된다.
그리고 복수의 슬레이브 장치(110-1, 110-2, 110-3, …)들 각각은 액추에이터(130)의 현재 구동상태에 대한 데이터를 포함하는 데이터를 통신모듈(112)을 통해 마스터 장치(100)로 전송한다.
즉, 슬레이브 장치(110-3)가 출력하는 데이터는 슬레이브 장치(110-2, 110-1)를 순차적으로 통해 마스터 장치(100)로 전송되고, 슬레이브 장치(110-2)가 출력하는 데이터는 슬레이브 장치(110-1)를 통해 마스터 장치(100)로 전송되며, 슬레이브 장치(110-1)가 출력하는 데이터는 마스터 장치(100)로 직접 전송된다.
도 2는 복수의 슬레이브 장치(110)들의 구성을 보인 도면이다. 여기서, 부호 200은 발진기이다. 상기 발진기(200)는 발진하여 소정 주파수의 클럭신호(CLK1)를 발생한다.
부호 210은 프로세서이다. 상기 프로세서(210)는 상기 발진기(200)가 발생하는 클럭신호(CLK1)에 동기되어 동작하고, 소정 주기를 가지는 클럭신호(CLK2)를 발생한다. 또한 상기 프로세서(210)는 통신모듈(112)이 동기신호(SYNC0)를 발생하여 인터럽트 단자(INT)로 입력될 경우에 데이터 버스(220)를 통해, 상기 마스터 장치(100)가 전송하여 상기 통신모듈(112)이 수신한 데이터를 입력 및 처리하고, 처리한 데이터에 따라 액추에이터(130)의 구동시키기 위한 제어 데이터를 발생한다.
부호 212는 상기 프로세서(210)에 내장되어 있는 타이머이다. 상기 타이머(212)는 상기 프로세서(210)의 제어에 따라 동작하여 타이머 인터럽트를 발생할 주기를 설정하고, 타이머 인터럽트가 발생될 경우에 상기 프로세서(210)가 타이머 인터럽트의 동작을 수행하게 한다.
부호 230은 드라이버이다. 상기 드라이버(230)는 상기 프로세서(210)가 발생한 클럭신호(CLK2)에 따라 동작하고, 상기 프로세서(210)가 발생하는 제어 데이터 에 따라 상기 액추에이터(130)를 구동시킨다.
이러한 구성을 가지는 슬레이브 장치(110)는 발진기(200)가 발진하여 클럭신호(CLK1)를 발생하고, 발생한 클럭신호(CLK1)에 따라 프로세서(210)가 동작한다.
그리고 상기 프로세서(210)는 클럭신호(CLK2)를 발생하고, 발생한 클럭신호(CLK2)에 따라 드라이버(230)가 동작한다.
마스터 장치(100)가 전송하는, 액추에이터(130)를 구동시키기 위한 데이터를 통신모듈(130)이 수신한다. 예를 들면, 액추에이터(130)를 구동시키기 위한 위치, 속도 및 압력 등의 파라미터가 포함되어 있는 데이터를 통신모듈(130)이 수신한다.
이더캣 네트워크에 복수의 슬레이브 장치(110)가 연결되어 있을 경우에 상기 마스터 장치(100)가 전송하는 데이터를 복수의 슬레이브 장치(110)에 각기 구비된 통신모듈(112)이 수신하는 시간은 물리적 지연이 발생하여 상호간에 차이가 있게 된다.
그러므로 상기 통신모듈(112)은 디스트리뷰티드 클럭(Distributed Clock) 기능을 사용하여 복수의 슬레이브 장치(110)들 사이의 시간 지연을 계산하고, 계산한 시간 지연에 따라 복수의 슬레이브 장치(110)들 각각에 구비되어 있는 복수의 통신모듈(112)이 동시에 동기신호(SYNC0)를 발생한다.
상기 통신모듈(112)이 발생하는 동기신호(SYNC0)는 프로세서(210)의 인터럽트 단자(INT)로 입력된다.
그러면, 프로세서(212)는 데이터 버스(220)를 통해, 상기 마스터 장치(100) 가 전송하여 상기 통신모듈(112)이 수신한 데이터를 입력하고, 입력한 데이터를 처리하여 제어 데이터를 발생한다.
상기 발생한 제어 데이터는 드라이버(230)로 입력되는 것으로서 드라이버(230)는 상기 제어 데이터에 따라 액추에이터(130)를 구동시킨다.
도 3은 도 2의 프로세서의 동작을 보인 신호흐름도이다. 도 3을 참조하면, 프로세서(210)는 먼저 타이머 인터럽트를 발생할 주기를 설정하고, 설정한 타이머 인터럽트의 주기를 타이머(212)가 카운트하여 타이머 인터럽트를 발생하게 한다(S300).
그리고 상기 프로세서(210)는 상기 통신모듈(112)로부터 입력한 수신 데이터를 처리하고(S302), 제어 알고리즘으로 상기 액추에이터(130)를 구동시킬 제어 데이터를 생성한다(S304).
이와 같은 상태에서 상기 프로세서(210)는 상기 타이머(212)가 타이머 인터럽트를 발생하는지의 여부를 판단하고(S306), 타이머(212)가 타이머 인터럽트를 발생하지 않았을 경우에 타이머 인터럽트를 발생할 때까지 계속 대기한다.
그리고 상기 타이머(212)가 타이머 인터럽트를 발생하였을 경우에 상기 프로세서(210)는 상기 단계(S302)로 복귀하여 상기 통신 모듈(112)로부터 입력한 수신 데이터를 처리하고, 제어 알고리즘에 따라 제어 데이터를 생성한 후 타이머(212)가 타이머 인터럽트를 발생할 때까지 대기하는 동작을 반복 수행한다.
도 4는 도 2의 프로세서가 수행하는 동기 인터럽트의 동작을 보인 신호흐름 도이다. 도 4를 참조하면, 마스터 장치(100)가 전송하는 소정의 데이터를 통신모듈(112)이 수신하여 동기신호(SYNC0)를 발생할 경우에 그 동기신호(SYNC0)가 상기 프로세서(210)의 인터럽트 단자(INT)에 인가되어 동기 인터럽트가 걸리는 것으로서 상기 프로세서(210)는 동기 인터럽트가 걸릴 경우에 상기 통신모듈(112)이 수신한 데이터를 데이터버스(220)를 통해 입력하여 상기 단계(S302)에서 처리할 수 있도록 하고(S400), 슬레이브 기기(110)의 현재 상태에 대한 데이터를 데이터 버스(220)를 통해 통신모듈(112)로 출력하여 마스터 장치(100)로 전송하고(S402), 동기 인터럽트의 동작을 종료한다.
도 5는 도 2의 프로세서가 수행하는 타이머 인터럽트의 동작을 보인 신호흐름도이다. 도 5를 참조하면, 상기 타이머(212)가 타이머 인터럽트의 주기를 카운트하여 타이머 인터럽트를 발생하면, 상기 프로세서(210)는 상기 단계(S304)에서 계산한 제어 데이터를 드라이버(230)로 출력하여 드라이버(230)가 제어 데이터에 따라 액추에이터(130)를 구동시키게 한다(S500).
그리고 상기 드라이버(210)는 타이머 인터럽트를 발생할 타이머 인터럽트의 주기를 재설정하고(S502), 타이머 인터럽트의 동작을 종료한다.
즉, 상기 프로세서(210)는 동기 인터럽트가 발생할 경우에 통신모듈(112)이 수신한 데이터를 입력함과 아울러 슬레이브 장치(110)의 현재 상태에 대한 데이터를 마스터 장치(100)로 전송하며, 타이머 인터럽트의 주기에 따라 상기 수신 데이터를 처리하고, 액추에이터(130)를 구동시킬 제어 데이터를 생성하며, 타이머 인터 럽트가 발생할 경우에 상기 생성한 제어데이터를 드라이버(230)로 출력하여 액추에이터(130)를 구동시키게 한다.
그러므로 상기 프로세서(210)가 동기신호(SYNC0)에 따라 통신모듈(112)로부터 데이터 버스(220)를 통해 수신 데이터를 입력하나, 타이머 인터럽트에 따라 수신데이터를 처리하여 제어데이터를 생성 및 드라이버(230)로 출력하고, 상기 드라이버(230)는 상기 프로세서(210)가 발생하는 클럭신호(CLK2)에 따라 제어데이터를 처리하여 액추에이터(130)를 구동시키므로 복수의 슬레이브 장치(110)가 각기 구비되어 있는 프로세서(210)들의 제어주기가 일치하지 않음은 물론 드라이버(230)가 액추에이터(130)를 구동시키는 것이 동기되지 않는다.
즉, 슬레이브 장치(110-1)와 슬레이브 장치(110-2)는, 도 6의 (a) 및 (c)에 도시된 바와 같이 통신모듈(112)이 디스트리뷰티드 클럭 기능에 의해 동기신호(SYNC0)를 발생하여 프로세서(210)가 통신모듈(112)로부터 데이터 버스(220)를 통해 수신 데이터를 입력하는 것은 동기된다.
그러나 상기 프로세서(210)는 발진기(200)가 발생하는 클럭신호(CLK1)에 따라 동작하고, 또한 상기 타이머(212)가 카운트하는 타이머 인터럽트의 주기로 수신 데이터를 처리하고, 제어 데이터를 생성하므로 도 6의 (b) 및 (d)에 도시된 바와 같이 슬레이브 장치(110-1)와 슬레이브 장치(110-2)가 수신 데이터를 처리하고, 제어 데이터를 생성하는 주기는 동기되지 않는다.
또한 상기 드라이버(230)는 클럭신호(CLK2)에 따라 동작하고, 그 클럭신 호(CLK2)는 상기 프로세서(210)가 발생하는 것으로서 도 7의 (a) 및 (b)에 도시된 바와 같이 슬레이브 장치(110-1) 및 슬레이브 장치(110-2)의 클럭신호(CLK2)가 상호간에 동기되지 않아 상기 드라이버(230)가 동기로 제어데이터를 처리하지 못하고, 이로 인하여 액추에이터(130)를 정밀하게 제어하는데 한계가 있었다.
도 8은 본 발명의 동기 제어장치에 따른 슬레이브 장치의 바람직한 실시 예의 구성을 보인 도면이다. 여기서, 부호 800은 발진기이다. 상기 발진기(800)는 발진하여 클럭신호(CLK11)를 생성한다.
부호 810은 통신모듈이다. 상기 통신모듈(810)은 이더넷 네트워크에 연결되어 있을 경우에 디스트리뷰티드 기능에 따라 제 1 및 제 2 동기신호(SYNC10)(SYNC11)를 발생한다. 즉, 복수의 슬레이브 장치(110)들이 이더넷 네트워크에 연결되어 있을 경우에 복수의 슬레이브 장치(110)들에 각기 구비되어 있는 복수의 통신모듈(810)들이 디스트리뷰티드 기능에 따라 동시에 제 1 및 제 2 동기신호(SYNC10)(SYNC11)를 발생한다.
또한 상기 마스터 장치(100)로부터 입출력 포트(114)를 통해 입력되는 데이터를 수신하고, 수신한 데이터를 저장함과 아울러 입출력 포트(114a)를 통해 하위의 슬레이브 장치(110)로 전송하며, 하위의 슬레이브 장치(110)로부터 입출력 포트(114a)를 통해 입력되는 데이터를 입출력 포트(114)를 통해 마스터 장치(100) 또는 상위의 슬레이브 장치(110)로 전송한다.
부호 820은 PLL(Phase Locked Loop)이다. 상기 PLL(820)은 상기 통신모 듈(810)이 발생하는 제 2 동기신호(SYNC11)에 따라 클럭신호(CLK12)를 생성한다.
부호 830은 프로세서이다. 상기 프로세서(830)는 상기 발진기(800)가 발생하는 클럭신호(CLK11)에 따라 동작하고, 클럭신호(CLK13)를 발생한다. 또한 상기 프로세서(830)는 상기 통신모듈(810)이 제 1 동기신호(SYNC10)를 발생하는지의 여부에 따라 선택신호(SEL)를 발생한다. 또한 상기 프로세서(830)는 내부에 타이머 인터럽트의 주기를 카운트하는 타이머(832)를 구비하고, 상기 인터럽트 단자(INT)로 제 1 동기신호(SYNC10)가 입력되지 않을 경우에 상기 타이머(832)가 발생하는 타이머 인터럽트에 따라 제어 알고리즘을 수행하여 제어데이터를 생성하고, 생성한 제어 데이터를 출력한다. 또한 상기 프로세서(830)는 인터럽트 단자(INT)로 제 1 동기신호(SYNC10)가 입력될 경우에 그 제 1 동기신호(SYNC10)에 따라, 상기 통신모듈(810)이 수신한 수신 데이터를 데이터 버스(840)를 통해 입력하고, 제어 알고리즘을 수행하여 제어데이터를 생성하고, 생성한 제어 데이터를 출력한다.
부호 850은 멀티플렉서이다. 상기 멀티플렉서(850)는 상기 통신모듈(810)이 제 1 동기신호(SYNC10)를 발생할 경우에 상기 선택신호(SEL)에 따라 상기 PLL(820)의 클럭신호(CLK12)를 클럭신호(CLK14)로 선택하고, 상기 통신모듈(810)이 제 1 동기신호(SYNC10)를 발생하지 않을 경우에 상기 선택신호(SEL)에 따라 상기 프로세서(830)의 클럭신호(CLK13)를 클럭신호(CLK14)로 선택한다.
부호 860은 드라이버이다. 상기 드라이버(860)는 상기 PLL(850)이 선택한 클럭신호(CLK14)에 따라 상기 제어 데이터를 처리하여 액추에이터(870)를 구동시킨다.
이와 같이 구성된 본 발명의 동기 제어장치는 발진기(800)가 발진하여 클럭신호(CLK11)를 발생하고, 발생한 클럭신호(CLK11)에 따라 프로세서(830)가 동작하면서 클럭신호(CLK13)를 발생한다.
그리고 네트워크가 연결되어 있을 경우에 마스터 장치(100)가 전송하는 데이터를 입출력 포트(114)를 통해 통신모듈(810)이 수신하고, 디스트리뷰티드 클럭 기능을 이용하여 주기적으로 동기신호(SYNC10, SYNC11)를 발생하며, 발생한 제 2 동기신호(SYNC11)는 PLL(820)로 입력되어 PLL(820)이 클럭신호(CLK12)를 발생한다.
이와 같은 상태에서 상기 프로세서(830)는 타이머(832)가 설정된 타이머 인터럽트의 주기로 타이머 인터럽트를 발생하도록 하면서 인터럽트 단자(INT)로 제 1 동기신호(SYNC10)가 입력되는지의 여부를 판단한다. 상기 판단 결과 인터럽트 단자(INT)로 제 1 동기신호(SYNC10)가 입력되지 않을 경우에 상기 프로세서(830)는 상기 타이머(832)가 발생하는 타이머 인터럽트에 따라 제어 알고리즘을 실행하여 제어데이터를 생성하고, 생성한 제어데이터를 드라이버(860)로 출력하며, 선택신호(SEL)를 발생하여 멀티플렉서(850)가 클럭신호(CLK13)를 클럭신호(CLK14)로 선택하게 한다.
그러면, 상기 멀티플렉서(850)는 선택신호(SEL)에 따라 클럭신호(CLK13)를 선택하여 클럭신호(CLK14)로 출력하고, 출력한 클럭신호(CLK14)는 드라이버(860)로 입력되는 것으로서 상기 드라이버(860)는 상기 클럭신호(CLK14) 즉, 상기 클럭신호(CLK13)에 따라 상기 제어데이터를 처리하여 액추에이터(870)를 구동시킨다.
그리고 상기 인터럽트 단자(INT)로 제 1 동기신호(SYNC10)가 입력될 경우에 상기 프로세서(830)는 제 1 동기신호(SYNC10)에 따라 상기 통신모듈(810)로부터 데이터 버스(840)를 통해 수신 데이터를 입력하여 처리하고, 제어 알고리즘을 실행하여 제어데이터를 생성하며, 생성한 제어데이터를 드라이버(860)로 출력하며, 선택신호(SEL)를 발생하여 멀티플렉서(850)가 클럭신호(CLK12)를 클럭신호(CLK14)로 선택하게 한다.
그러면, 상기 멀티플렉서(850)는 선택신호(SEL)에 따라 클럭신호(CLK12)를 선택하여 클럭신호(CLK14)로 출력하고, 출력한 클럭신호(CLK14)는 드라이버(860)로 입력되는 것으로서 상기 드라이버(860)는 상기 클럭신호(CLK14) 즉, 상기 클럭신호(CLK12)에 따라 상기 제어데이터를 처리하여 액추에이터(870)를 구동시킨다.
즉, 본 발명은 네트워크가 연결되었을 경우에 복수의 슬레이브 장치(110)들 각각에 구비되어 있는 통신모듈(810)들이 디스트리뷰티드 클럭 기능에 따라 동기로 출력하는 제 1 동기신호(SYNC10)를 발생할 경우에 그 제 1 동기신호(SYNC10)에 따라 프로세서(830)가 수신 데이터를 입력하여 처리하고, 제어데이터를 생성하여 드라이버(860)로 출력하는 동작을 동기로 수행하게 된다.
또한 통신모듈(810)이 제 1 동기신호(SYNC10)를 발생할 경우에 디스트리뷰티드 클럭 기능에 따라 동기로 통신모듈(810)이 출력하는 제 2 동기신호(SYNC11)에 따라 PLL(820)가 클럭신호(CLK12)를 발생하고, 그 발생한 클럭신호(CLK12)를 멀티플렉서(850)가 클럭신호(CLK14)로 선택하여 드라이버(860)로 출력함으로써 드라이버(860)가 제어데이터를 처리하여 액추에이터(870)를 구동시키는 것을 동기시킬 수 있다.
도 9는 본 발명의 동기 제어장치에 따른 프로세서의 동작을 보인 신호흐름도이다. 도 9를 참조하면, 프로세서(830)가 타이머 인터럽트를 발생할 주기를 설정하고(S900), 설정한 타이머 인터럽트의 주기를 타이머(832)가 카운트하여 타이머 인터럽트를 발생하게 한다.
그리고 상기 프로세서(830)는 제어 알고리즘을 수행하여 제어 데이터를 생성하고(S902), 네트워크가 연결되어 있는지의 여부를 판단한다(S904).
상기 판단 결과 네트워크가 연결되어 있을 경우에 상기 프로세서(830)는 인터럽트 단자(INT)에 제 1 동기신호(SYNC10)가 입력되는지의 여부를 판단하고(S906), 인터럽트 단자(INT)에 제 1 동기신호(SYNC10)가 입력될 때마다 상기 단계(S902)로 복귀하여 제어 알고리즘으로 제어 데이터를 생성하고, 네트워크가 연결되어 있는지의 여부를 판단하는 동작을 반복 수행한다.
그리고 상기 네트워크가 연결되어 있지 않을 경우에 상기 프로세서(830)는 타이머(832)가 타이머 인터럽트를 발생하는지의 여부를 판단하고, 타이머 인터럽트를 발생할 때마다 상기 단계(S902)로 복귀하여 제어 알고리즘으로 제어 데이터를 생성하고, 네트워크가 연결되어 있는지의 여부를 판단하는 동작을 반복 수행한다.
도 10은 본 발명의 동기 제어장치에 따른 프로세서의 동기 인터럽트의 동작을 보인 신호흐름도이다. 도 10을 참조하면, 인터럽트 단자(INT)로 제 2 동기신호(SYNC11)가 입력되어 동기 인터럽트가 걸릴 경우에 프로세서(830)는 드라이버(860)로 제어데이터를 출력한다(S1000). 즉, 상기 프로세서(830)는 상기 단계(S902)에서 생성한 제어데이터를 드라이버(960)로 출력한다.
그리고 상기 프로세서(830)는 통신모듈(810)에 수신데이터가 있는지의 여부를 판단하고(S1002), 수신데이터가 없을 경우에 슬레이브 장치(110)의 현재 상태에 대한 데이터를 마스터 장치(100)로 전송한(S1008) 후 동기 인터럽트의 동작을 종료한다.
그리고 상기 통신모듈(810)에 수신데이터가 있을 경우에 상기 프로세서(830)는 그 수신데이터를 입력하고(S1004), 입력한 수신데이터를 처리하여(S1006) 상기 단계(S902)에서 제어 알고리즘으로 제어 데이터를 생성할 수 있도록 하며, 슬레이브 장치(110)의 현재 상태에 대한 데이터를 마스터 장치(100)로 전송한(S1008) 후 동기 인터럽트의 동작을 종료한다.
도 11은 본 발명의 동기 제어장치에 따른 프로세서의 타이머 인터럽트의 동작을 보인 신호흐름도이다. 도 11을 참조하면, 타이머(832)가 타이머 인터럽트를 발생할 경우에 상기 프로세서(830)는 현재 네트워크가 연결되어 있는지의 여부를 판단한다(S1100).
상기 판단 결과 네트워크가 연결되어 있을 경우에 제어데이터를 드라이버(960)로 출력하지 않고, 타이머 인터럽트의 주기를 재설정하여(S1104) 타이머(832)가 상기 재설정한 타이머 인터럽트의 주기에 따라 타이머 인터럽트를 발생하게 하고 타이머 인터럽트를 종료한다.
그리고 상기 판단 결과 네트워크가 연결되어 있지 않을 경우에 상기 단 계(S902)에서 생성한 제어데이터를 드라이버(960)로 출력한다(S1102). 그리고 상기 프로세서(830)는 타이머 인터럽트의 주기를 재설정하여(S1104) 타이머(832)가 상기 재설정한 타이머 인터럽트의 주기에 따라 타이머 인터럽트를 발생하게 하고 타이머 인터럽트를 종료한다.
즉, 본 발명은 통신모듈(810)이 제 1 동기신호(SYNC10)를 출력할 경우에 그 제 1 동기신호(SYNC10)에 따라 제어 알고리즘을 수행하여 제어 데이터를 생성하고, 제 1 동기신호(SYNC10)에 의한 동기 인터럽트를 수행하면서 상기 생성한 제어 데이터를 드라이버(860)로 출력하고, 통신모듈(810)이 수신한 수신 데이터를 입력하여 처리한다.
그리고 통신모듈(810)이 제 1 동기신호(SYNC10)를 출력하지 않을 경우에 타이머 인터럽트에 따라 프로세서(830)가 제어 알고리즘을 수행하여 제어 데이터를 생성하고, 생성한 제어데이터를 드라이버(860)로 출력한다.
도 12는 본 발명에 의하여 복수의 슬레이브 장치(110)에 각기 구비되어 있는 프로세서(830)들이 동기되는 것을 설명하기 위한 도면이다. 통신모듈(810)에 네트워크가 연결되어 있지 않으면, 슬레이브 장치(110-1)(110-2)의 통신모듈(810)이 도 12의 (a) 및 (d)와 같이 제 1 동기신호(SYNC10)를 발생하지 않음은 물론 도 12의 (b) 및 (d)와 같이 제 2 동기신호(SYNC11)를 발생하지 않게 된다.
그러면, 프로세서(830)는 타이머(832)가 카운트하여 발생하는 타이머 인터럽 트에 따라 예를 들면, 도 12의 (c) 및 (f)와 같은 제어 주기로 제어 데이터를 생성하고, 드라이버(860)로 출력하게 되는 것으로서 슬레이브 장치(110-1)(110-2)에 각기 구비되어 있는 프로세서(830)의 동작이 동기되지 않게 된다.
그리고 통신모듈(810)에 네트워크가 연결되면, 슬레이브 장치(110-1)(110-2)의 통신모듈(810)이 도 12의 (a) 및 (d)와 같이 동시에 제 1 동기신호(SYNC10)를 발생함은 물론 도 12의 (b) 및 (d)와 같이 동시에 제 2 동기신호(SYNC11)를 발생하게 되고, 상기 제 1 동기신호(SYNC10)에 따라 프로세서(830)가 도 12의 (c) 및 (f)와 같이 동일한 제어 주기로 수신 데이터를 처리하여 제어데이터를 생성 및 출력하는 것으로서 슬레이브 장치(110-1)(110-2)에 각기 구비되어 있는 프로세서(830)의 동작이 동기된다.
도 13은 본 발명에 의해 복수의 슬레이브 장치에 각기 구비되어 있는 드라이버의 클럭신호가 동기되는 것을 설명하기 위한 도면이다. 통신모듈(810)에 네트워크가 연결되어 있지 않으면, 슬레이브 장치(110-1)(110-2)의 통신모듈(810)이 도 13의 (a) 및 (d)와 같이 제 1 동기신호(SYNC10)를 발생하지 않음은 물론 도 13의 (b) 및 (d)와 같이 제 2 동기신호(SYNC11)를 발생하지 않게 된다.
이 때 슬레이브 장치(110-1)(110-2)에 각기 구비되어 있는 프로세서(830)는 도 13의 (c) 및 (g)와 같이 상호간에 동기가 되지 않는 클럭신호(CLK13)를 발생하고, 그 클럭신호(CLK13)를 멀티플렉서(850)가 도 13의 (d) 및 (h)와 같이 클럭신호(CLK14)로 선택하여 드라이버(860)로 입력시키므로 클럭신호(CLK14)에 따라 동작 하는 드라이버(860)의 동작은 도 13의 (d) 및 (h)와 같이 동기되지 않는다.
그리고 통신모듈(810)에 네트워크가 연결되면, 슬레이브 장치(110-1)(110-2)의 통신모듈(810)이 도 13의 (a) 및 (e)와 같이 동시에 제 1 동기신호(SYNC10)를 발생함은 물론 동시에 제 2 동기신호(SYNC11)를 발생하게 되고, 그 제 2 동기신호(SYNC11)를 PLL(820)이 도 13의 (b) 및 (f)와 같이 클럭신호(CLK12)를 생성하며, PLL(820)이 생성한 클럭신호(CLK12)를 멀티플렉서(850)가 클럭신호(CLK14)로 선택하여 드라이버(860)로 입력시키므로 드라이버(860)의 동작은 도 13의 (d) 및 (h)와 같이 정확하게 동기된다.
한편 상기에서는 이더캣 네트워크에 구비되어 있는 복수의 슬레이브 장치들 각각에 구비되어 있는 프로세서 및 드라이버의 동작을 동기시키는 것을 예로 들어 설명하였다.
본 발명을 실시함에 있어서는 이더캣 네트워크에 한정되지 않고, 마스터 장치 및 복수의 슬레이브 장치들이 상호간에 통신이 가능하게 구성되고, 복수의 슬레이브 장치들이 디스트리뷰티드 클럭 기능으로 동시에 동기신호를 발생할 수 있는 각종 네트워크에 간단히 적용하여 실시할 수 있다.
이상에서는 대표적인 실시 예를 통하여 본 발명에 대하여 상세하게 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 상술한 실시 예에 대하여 본 발명의 범주에서 벗어나지 않는 한도 내에서 다양한 변형이 가능함을 이 해할 것이다.
그러므로 본 발명의 권리범위는 설명된 실시 예에 국한되어 정해져서는 안 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
본 발명은 네트워크에 연결되어 있는 복수의 슬레이브 장치 내에 각기 구비되어 있는 프로세서의 동작과 드라이버의 동작을 정확하게 동기시키는 것으로서 복수의 슬레이브 장치에 의해 구동되는 액추에이터의 구동을 정밀하게 제어한다.
도 1은 이더캣 네트워크의 구성을 보인 도면,
도 2는 슬레이브 장치의 구성을 보인 도면,
도 3은 도 2의 프로세서의 동작을 보인 신호흐름도,
도 4는 도 2의 프로세서가 수행하는 동기 인터럽트의 동작을 보인 신호흐름도,
도 5는 도 2의 프로세서가 수행하는 타이머 인터럽트의 동작을 보인 신호흐름도,
도 6은 복수의 슬레이브 장치에 각기 구비되어 있는 프로세서의 제어주기가 동기되지 않는 것을 설명하기 위한 도면,
도 7은 복수의 슬레이브 장치에 각기 구비되어 있는 드라이버의 클럭신호가 동기되지 않는 것을 설명하기 위한 도면,
도 8은 본 발명의 동기 제어장치에 따른 슬레이브 장치의 바람직한 실시 예의 구성을 보인 도면,
도 9는 본 발명의 동기 제어장치에 따른 프로세서의 동작을 보인 신호흐름도,
도 10은 본 발명의 동기 제어장치에 따른 프로세서의 동기 인터럽트의 동작을 보인 신호흐름도,
도 11은 본 발명의 동기 제어장치에 따른 프로세서의 타이머 인터럽트의 동작을 보인 신호흐름도,
도 12는 본 발명에 의해 복수의 슬레이브 장치에 각기 구비되어 있는 프로세서의 동작이 동기되는 것을 설명하기 위한 도면, 및
도 13은 본 발명에 의해 복수의 슬레이브 장치에 각기 구비되어 있는 드라이버의 클럭신호가 동기되는 것을 설명하기 위한 도면이다.

Claims (8)

  1. 네트워크를 통해 데이터를 수신하고, 제 1 및 제 2 동기신호를 발생하는 통신모듈;
    상기 제 2 동기신호에 따라 클럭신호를 발생하는 PLL(Phase Locked Loop);
    발진기의 발진신호에 따라 동작하면서 클럭신호를 발생하고, 내부의 타이머가 설정된 주기로 타이머 인터럽트를 발생하게 하며, 상기 통신모듈이 상기 제 1 동기신호를 발생할 경우에 그 제 1 동기신호에 따라 상기 통신모듈의 수신데이터를 입력하여 처리하고 제어데이터를 생성하며, 상기 통신모듈이 상기 제 1 동기신호를 발생하지 않을 경우에 상기 타이머 인터럽트에 따라 제어데이터를 생성하는 프로세서;
    상기 PLL이 발생하는 클럭신호 또는 상기 프로세서가 발생하는 클럭신호를 선택하는 멀티플렉서; 및
    상기 프로세서가 생성한 제어 데이터를 상기 멀티플렉서가 선택한 클럭신호에 따라 처리하여 액추에이터를 구동시키는 드라이버를 포함하여 구성된 네트워크에 연결된 슬레이브 장치들의 동기 제어장치.
  2. 제 1 항에 있어서, 상기 통신모듈은;
    네트워크를 통해 통신이 가능할 경우에 디스트리뷰티드 클럭 기능으로 상기 제 1 및 제 2 동기신호를 발생하고, 네트워크를 통해 통신이 가능하지 않을 경우에 상기 제 1 및 제 2 동기신호를 발생하지 않는 것을 특징으로 하는 네트워크에 연결된 슬레이브 장치들의 동기 제어장치.
  3. 제 1 항에 있어서, 상기 프로세서는;
    상기 통신모듈이 상기 제 1 동기신호를 발생할 경우에 제 1 동기신호에 동기로 제어데이터를 생성함과 아울러 제 1 동기신호에 동기로 상기 생성한 제어데이터를 상기 드라이버로 출력하며, 상기 통신모듈의 수신데이터를 입력하고 처리하여 상기 제어 데이터를 생성할 수 있게 하는 것을 더 포함함을 특징으로 하는 네트워크에 연결된 슬레이브 장치들의 동기 제어장치.
  4. 제 1 항에 있어서, 상기 프로세서는;
    상기 제 1 동기신호에 따라 선택신호를 발생하여 상기 멀티플렉서의 클럭신호 선택을 제어하는 것을 더 포함함을 특징으로 하는 네트워크에 연결된 슬레이브 장치들의 동기 제어장치.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
KR1020080138837A 2008-12-31 2008-12-31 네트워크에 연결된 슬레이브 장치들의 동기 제어장치 KR101044521B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080138837A KR101044521B1 (ko) 2008-12-31 2008-12-31 네트워크에 연결된 슬레이브 장치들의 동기 제어장치
US12/579,349 US8265101B2 (en) 2008-12-31 2009-10-14 Synchronization control device of slave devices connected to network and method thereof
CN2009102096671A CN101771526B (zh) 2008-12-31 2009-11-04 连接到网络的从设备的同步控制装置及其方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080138837A KR101044521B1 (ko) 2008-12-31 2008-12-31 네트워크에 연결된 슬레이브 장치들의 동기 제어장치

Publications (2)

Publication Number Publication Date
KR20100080191A KR20100080191A (ko) 2010-07-08
KR101044521B1 true KR101044521B1 (ko) 2011-06-27

Family

ID=42284915

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080138837A KR101044521B1 (ko) 2008-12-31 2008-12-31 네트워크에 연결된 슬레이브 장치들의 동기 제어장치

Country Status (3)

Country Link
US (1) US8265101B2 (ko)
KR (1) KR101044521B1 (ko)
CN (1) CN101771526B (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8825944B2 (en) 2011-05-23 2014-09-02 International Business Machines Corporation Populating strides of tracks to demote from a first cache to a second cache
KR101283716B1 (ko) * 2011-10-18 2013-07-08 엘에스산전 주식회사 이더캣 기반의 네트워크 시스템 및 이의 운용방법
CN104025534B (zh) * 2011-11-04 2017-11-28 飞思卡尔半导体公司 实时分布式网络从器件、实时分布式网络
US20130173868A1 (en) * 2011-12-29 2013-07-04 Texas Instruments Incorporated Generation of Activation List for Memory Translation and Memory Access Protection in Industrial Ethernet Standard
US9021201B2 (en) 2012-01-17 2015-04-28 International Business Machines Corporation Demoting partial tracks from a first cache to a second cache
US8825957B2 (en) 2012-01-17 2014-09-02 International Business Machines Corporation Demoting tracks from a first cache to a second cache by using an occupancy of valid tracks in strides in the second cache to consolidate strides in the second cache
US8966178B2 (en) 2012-01-17 2015-02-24 International Business Machines Corporation Populating a first stride of tracks from a first cache to write to a second stride in a second cache
US8825953B2 (en) 2012-01-17 2014-09-02 International Business Machines Corporation Demoting tracks from a first cache to a second cache by using a stride number ordering of strides in the second cache to consolidate strides in the second cache
KR101346690B1 (ko) * 2012-01-31 2013-12-31 주식회사 아진엑스텍 다중 프로토콜 전송 장치
US9706508B2 (en) * 2013-04-05 2017-07-11 Honeywell International Inc. Integrated avionics systems and methods
KR102225329B1 (ko) 2014-03-03 2021-03-09 삼성전자주식회사 이더캣 제어 장치 및 이를 포함하는 공장 자동화 시스템
CN104539412B (zh) * 2014-12-30 2019-05-07 深圳市英威腾电气股份有限公司 Ethercat主从同步方法及装置和主从站系统
US10007639B2 (en) * 2015-04-08 2018-06-26 Microsemi Semiconductor Ulc PLL system with master and slave devices
CN104883037A (zh) * 2015-06-08 2015-09-02 艾德克斯电子(南京)有限公司 一种多机系统及同步方法
US10585410B2 (en) * 2015-11-05 2020-03-10 Mitsubishi Electric Corporation Functional unit and control apparatus wherein a functional unit synchronized with another functional unit on basis of an outside trigger signal having a synchronized period
DE102016104767B4 (de) * 2016-03-15 2017-10-12 Pilz Gmbh & Co. Kg Vorrichtung und Verfahren zum Steuern einer automatisierten Anlage
CN107870756B (zh) * 2017-10-26 2021-02-02 武汉精测电子集团股份有限公司 一种同步控制多台图形信号发生器的方法及系统
CN110032532B (zh) * 2019-03-15 2021-02-09 北京控制工程研究所 一种基于定时中断触发的主从式串口通讯方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07281785A (ja) * 1994-04-05 1995-10-27 Toshiba Corp プロセッサシステム
KR20030046686A (ko) * 2001-12-06 2003-06-18 삼성전자주식회사 이동 통신 시스템에서 망동기 클럭을 생성하기 위한 클럭생성 장치
JP2007219642A (ja) 2006-02-14 2007-08-30 Fanuc Ltd 制御システム
JP2007295647A (ja) 2006-04-21 2007-11-08 Meidensha Corp インバータの同期運転方式

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100598010B1 (ko) * 2004-08-06 2006-07-06 삼성전자주식회사 클럭 분배기, 클럭 분배기를 포함한 시스템, 클럭 분배방법 및 클럭 분배를 이용한 데이터 읽기 및 쓰기 방법
CN1780488B (zh) * 2004-11-23 2010-05-05 中兴通讯股份有限公司 一种程控交换机系统时钟校准装置
US7447931B1 (en) * 2005-12-09 2008-11-04 Rockwell Automation Technologies, Inc. Step time change compensation in an industrial automation network
GB0712039D0 (en) * 2006-12-21 2007-08-01 Zarlink Semiconductor Inc Integrated phase lock loop and network PHY or switch
FI20075931L (fi) * 2007-12-18 2009-06-19 Abb Oy Menetelmä ja laite signaalidatan siirtämiseksi
US8155769B2 (en) * 2008-03-17 2012-04-10 National Instruments Corporation Industrial control with integrated machine vision
US8130773B2 (en) * 2008-06-25 2012-03-06 Honeywell International Inc. Hybrid topology ethernet architecture
US7876792B2 (en) * 2008-10-31 2011-01-25 Alcatel Lucent Network element clocking accuracy and stability monitoring over a packet-switched network

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07281785A (ja) * 1994-04-05 1995-10-27 Toshiba Corp プロセッサシステム
KR20030046686A (ko) * 2001-12-06 2003-06-18 삼성전자주식회사 이동 통신 시스템에서 망동기 클럭을 생성하기 위한 클럭생성 장치
JP2007219642A (ja) 2006-02-14 2007-08-30 Fanuc Ltd 制御システム
JP2007295647A (ja) 2006-04-21 2007-11-08 Meidensha Corp インバータの同期運転方式

Also Published As

Publication number Publication date
US20100166022A1 (en) 2010-07-01
CN101771526A (zh) 2010-07-07
KR20100080191A (ko) 2010-07-08
CN101771526B (zh) 2013-10-02
US8265101B2 (en) 2012-09-11

Similar Documents

Publication Publication Date Title
KR101044521B1 (ko) 네트워크에 연결된 슬레이브 장치들의 동기 제어장치
US8689035B2 (en) Communication system, communication interface, and synchronization method
JP6404975B2 (ja) スレーブ、シリアル通信システム、および、シリアル通信システムの通信方法
CN100448190C (zh) 控制系统
JP2007219642A (ja) 制御システム
JP2013152095A (ja) 時刻制御装置、時刻制御方法、およびプログラム
US9319237B2 (en) Method and device for controlling a bus system and a corresponding bus system
JP2006148907A (ja) 周期的に作動するコミュニケーションシステムにおける時間同期化方法
JP2011193457A (ja) 時間同期を行うためのシステムおよび方法
JP2001027904A (ja) 数値制御システム
KR101492910B1 (ko) 이더캣 기반의 분산 시계 동기화를 위한 방법 및 시스템
JP5067670B2 (ja) マシンコントローラシステム
US20170117980A1 (en) Time synchronization for network device
US20240048497A1 (en) Communication device, communication method, and recording medium
TWI735401B (zh) 通信裝置、通信系統、通信方法及程式
KR20120051632A (ko) 링형 토폴로지를 갖는 분산 시스템에서의 클럭 동기화 방법 및 장치
JP2003202907A (ja) Plcモジュールとオプションモジュールとの同期方法
KR20110083409A (ko) 타이밍 제어기, 이를 이용하여 동기를 제어하는 장치
JP2012191361A (ja) 同期制御システム
JP2009541889A (ja) データの処理方法
JP2006157271A (ja) シリアル伝送装置の同期方法
CN114546928B (zh) 核心簇同步的方法、控制方法及设备、核心、介质
RU2454707C1 (ru) Устройство синхронизации источников оптических сигналов
JP2002245021A (ja) 通信で指令する場合の同期方法
KR100244682B1 (ko) 로봇의 다중모터제어시스템의 동기화장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141217

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150713

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170213

Year of fee payment: 6

R401 Registration of restoration
FPAY Annual fee payment

Payment date: 20170621

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180207

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190430

Year of fee payment: 9

R401 Registration of restoration