RU2009107795A - Метод внедрения детерминизма среди множества интервалов тактирования - Google Patents
Метод внедрения детерминизма среди множества интервалов тактирования Download PDFInfo
- Publication number
- RU2009107795A RU2009107795A RU2009107795/08A RU2009107795A RU2009107795A RU 2009107795 A RU2009107795 A RU 2009107795A RU 2009107795/08 A RU2009107795/08 A RU 2009107795/08A RU 2009107795 A RU2009107795 A RU 2009107795A RU 2009107795 A RU2009107795 A RU 2009107795A
- Authority
- RU
- Russia
- Prior art keywords
- counter
- clock
- value
- execution unit
- threshold value
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/06—Clock generators producing several clock signals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Microcomputers (AREA)
- Executing Machine-Instructions (AREA)
Abstract
1. Устройство, содержащее: ! генератор универсальных тактовых импульсов (ГУТИ) для генерирования тактового импульса, общего для множества различных тактовых сигналов, имеющих множество различных частот и фаз; ! счетчик для подсчета от начального значения до порогового значения на частоте, пропорциональной тактовому импульсу ГУТИ; ! по меньшей мере, один блок исполнения, подлежащий активации из приостановленного состояния в результате того, что счетчик достиг порогового значения. ! 2. Устройство по п.1, в котором, по меньшей мере, один блок исполнения должен сбросить счетчик в начальное состояние. ! 3. Устройство по п.1, в котором начальное значение является ненулевым значением и в котором пороговое значение является нулевым значением. ! 4. Устройство по п.1, в котором частота тактовых импульсов ГУТИ равна частоте изменения в счете счетчика. ! 5. Устройство по п.1, в которое дополнительно включены декодер команд, планировщик команд и блок изъятия команд. ! 6. Система, содержащая: ! память, включающую в себя программное обеспечение; ! процессор для выполнения этого программного обеспечения, причем процессор имеет, по меньшей мере, один блок исполнения и множество интервалов тактирования, соответствующих множеству функций; ! логику для внедрения детерминизма в, по меньшей мере, один блок исполнения по отношению к множеству интервалов тактирования, причем эта логика включает в себя счетчик для счета от начального состояния до порогового состояния со скоростью, соответствующей универсальному тактовому импульсу, а универсальный тактовый импульс синхронизирован с множеством тактовых сигналов от множества интервалов та
Claims (20)
1. Устройство, содержащее:
генератор универсальных тактовых импульсов (ГУТИ) для генерирования тактового импульса, общего для множества различных тактовых сигналов, имеющих множество различных частот и фаз;
счетчик для подсчета от начального значения до порогового значения на частоте, пропорциональной тактовому импульсу ГУТИ;
по меньшей мере, один блок исполнения, подлежащий активации из приостановленного состояния в результате того, что счетчик достиг порогового значения.
2. Устройство по п.1, в котором, по меньшей мере, один блок исполнения должен сбросить счетчик в начальное состояние.
3. Устройство по п.1, в котором начальное значение является ненулевым значением и в котором пороговое значение является нулевым значением.
4. Устройство по п.1, в котором частота тактовых импульсов ГУТИ равна частоте изменения в счете счетчика.
5. Устройство по п.1, в которое дополнительно включены декодер команд, планировщик команд и блок изъятия команд.
6. Система, содержащая:
память, включающую в себя программное обеспечение;
процессор для выполнения этого программного обеспечения, причем процессор имеет, по меньшей мере, один блок исполнения и множество интервалов тактирования, соответствующих множеству функций;
логику для внедрения детерминизма в, по меньшей мере, один блок исполнения по отношению к множеству интервалов тактирования, причем эта логика включает в себя счетчик для счета от начального состояния до порогового состояния со скоростью, соответствующей универсальному тактовому импульсу, а универсальный тактовый импульс синхронизирован с множеством тактовых сигналов от множества интервалов тактирования.
7. Система по п.6, содержащая дополнительно логику периодических прерываний для управления системой (ППУС), чтобы помогать в отладке программного обеспечения, причем логика ППУС должна быть синхронизирована с множеством интервалов тактирования согласно логике внедрения детерминизма.
8. Система по п.7, в которой процессор включает в себя центральный процессор, графическое ядро, блок управления памятью и, по меньшей мере, один блок управления периферией.
9. Система по п.8, содержащая дополнительно множество процессоров.
10. Система по п.9, в которой, по меньшей мере, два из множества процессоров имеют множество интервалов тактирования.
11. Способ, содержащий этапы, на которых:
инициализируют счетчик в начальное значение;
приостанавливают блок исполнения, связанный с этим счетчиком;
изменяют значение счетчика со скоростью, пропорциональной частоте сигнала генератора универсальных тактовых импульсов (ГУТИ);
активируют блок исполнения после того, как счетчик достигнет порогового значения.
12. Способ по п.11, в котором блок исполнения заставляет счетчик перейти на начальное значение.
13. Способ по п.11, в котором сигнал ГУТИ представляет множество тактовых сигналов от множества интервалов тактирования.
14. Способ по п.11, в котором блок исполнения активируют путем генерирования сигнала прерывания после того, как значение счетчика достигнет порогового значения.
15. Способ по п.11, в котором начальное значение счетчика является ненулевым значением, а порогового значение является нулевьм значением.
16. Машиночитаемый носитель с хранящимся на нем набором команд, который при исполнении компьютером заставляет компьютер выполнять способ, содержащий этапы, на которых:
исполняют множество команд в блоке исполнения;
генерируют сигнал периодических прерываний для управления системой (ППУС) в детерминированной точке множеством команд, причем детерминированная точка является результатом логики детерминизма, приведенной к исполнению в известное состояние по отношению к множеству тактовых сигналов от множества интервалов тактирования, при этом логика детерминизма включает в себя счетчик, чтобы заставить исполнение активироваться из приостановленного состояния, когда счетчик достигнет порогового значения, при этом счетчик должен досчитать до порогового значения со скоростью, пропорциональной универсальному тактовому импульсу, представляющему множество тактовых сигналов от множества интервалов тактирования.
17. Машиночитаемый носитель по п.16, в котором начальное значение является значением больше нулевого, а порогового значение является нулем.
18. Машиночитаемый носитель по п.16, в котором начальное значение является нулем, а порогового значение больше нулевого.
19. Машиночитаемый носитель по п.16, в котором блок исполнения связан с процессором интегральной системы.
20. Машиночитаемый носитель по п.19, в котором процессор интегральной системы включает в себя, по меньшей мере, один центральный процессор, графическое ядро, контроллер памяти и, по меньшей мере, один контроллер периферии.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/042,985 US8312309B2 (en) | 2008-03-05 | 2008-03-05 | Technique for promoting determinism among multiple clock domains |
| US12/042,985 | 2008-03-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| RU2009107795A true RU2009107795A (ru) | 2010-09-10 |
| RU2432601C2 RU2432601C2 (ru) | 2011-10-27 |
Family
ID=40953295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2009107795/08A RU2432601C2 (ru) | 2008-03-05 | 2009-03-04 | Метод внедрения детерминизма среди множества интервалов тактирования |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8312309B2 (ru) |
| JP (1) | JP5336228B2 (ru) |
| KR (1) | KR101196494B1 (ru) |
| CN (1) | CN101526831B (ru) |
| DE (1) | DE102009010627A1 (ru) |
| RU (1) | RU2432601C2 (ru) |
| TW (1) | TWI395089B (ru) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8103816B2 (en) * | 2008-10-28 | 2012-01-24 | Intel Corporation | Technique for communicating interrupts in a computer system |
| GB2507049A (en) | 2012-10-16 | 2014-04-23 | Ibm | Synchronizing Trace Data |
| US9043521B2 (en) | 2012-11-13 | 2015-05-26 | Intel Corporation | Technique for communicating interrupts in a computer system |
| US11200184B1 (en) * | 2020-12-22 | 2021-12-14 | Industrial Technology Research Institute | Interrupt control device and interrupt control method between clock domains |
| US11764834B2 (en) | 2022-02-15 | 2023-09-19 | Raytheon Company | Device for and method of synchronizing multiple beamforming devices |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3999169A (en) * | 1975-01-06 | 1976-12-21 | The United States Of America As Represented By The Secretary Of The Navy | Real time control for digital computer utilizing real time clock resident in the central processor |
| US4099255A (en) * | 1976-12-10 | 1978-07-04 | Honeywell Information Systems Inc. | Interrupt apparatus for enabling interrupt service in response to time out conditions |
| US5167024A (en) * | 1989-09-08 | 1992-11-24 | Apple Computer, Inc. | Power management for a laptop computer with slow and sleep modes |
| EP0449305B1 (en) * | 1990-03-28 | 1999-07-21 | Nec Corporation | Data processor for generating pulse signal in response to external clock |
| JPH0776931B2 (ja) * | 1990-11-27 | 1995-08-16 | 工業技術院長 | 情報処理システム |
| US5295257A (en) * | 1991-05-24 | 1994-03-15 | Alliedsignal Inc. | Distributed multiple clock system and a method for the synchronization of a distributed multiple system |
| US5586332A (en) * | 1993-03-24 | 1996-12-17 | Intel Corporation | Power management for low power processors through the use of auto clock-throttling |
| DE69505224T2 (de) * | 1994-07-22 | 1999-05-20 | Advanced Micro Devices Inc | Computersystem |
| JPH0898284A (ja) * | 1994-07-25 | 1996-04-12 | Nippondenso Co Ltd | データ受信装置，送信装置および通信装置 |
| JPH1165898A (ja) * | 1997-08-21 | 1999-03-09 | Hitachi Ltd | 電子計算機の保守方式 |
| EP0939491B1 (en) * | 1998-02-27 | 2007-04-18 | Lucent Technologies Inc. | Clock pulse generator |
| US6128745A (en) * | 1998-05-28 | 2000-10-03 | Phoenix Technologies Ltd. | Power management inactivity monitoring using software threads |
| US6118306A (en) * | 1998-12-03 | 2000-09-12 | Intel Corporation | Changing clock frequency |
| JP2001013179A (ja) * | 1999-06-29 | 2001-01-19 | Mitsubishi Electric Corp | リングオシレータクロック周波数測定方法、リングオシレータクロック周波数測定回路、およびマイクロコンピュータ |
| US6724850B1 (en) * | 2000-08-31 | 2004-04-20 | Hewlett-Packard Development Company, L.P. | Deterministic hardware behavior between multiple asynchronous clock domains through the novel use of a PLL |
| US6948098B2 (en) * | 2001-03-30 | 2005-09-20 | Cirrus Logic, Inc. | Circuits and methods for debugging an embedded processor and systems using the same |
| DE10229129C1 (de) * | 2002-06-28 | 2003-12-11 | Advanced Micro Devices Inc | Debug-Schnittstelle für einen Ereigniszeitgeber |
| US20040040013A1 (en) * | 2002-08-26 | 2004-02-26 | Mohit Kalra | Time-based breakpoints in debuggers |
| US6987404B2 (en) * | 2003-10-10 | 2006-01-17 | Via Technologies, Inc. | Synchronizer apparatus for synchronizing data from one clock domain to another clock domain |
| US7269768B2 (en) * | 2004-03-18 | 2007-09-11 | Intel Corporation | Method and system to provide debugging of a computer system from firmware |
| CN1780488B (zh) * | 2004-11-23 | 2010-05-05 | 中兴通讯股份有限公司 | 一种程控交换机系统时钟校准装置 |
| JP4847734B2 (ja) * | 2005-10-31 | 2011-12-28 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置、それのデバッグシステム及びデバッグ方法。 |
| WO2008020513A1 (fr) * | 2006-08-14 | 2008-02-21 | Nec Corporation | débogueur et procédé de débogage |
-
2008
- 2008-03-05 US US12/042,985 patent/US8312309B2/en not_active Expired - Fee Related
-
2009
- 2009-02-26 DE DE102009010627A patent/DE102009010627A1/de not_active Withdrawn
- 2009-02-27 TW TW098106383A patent/TWI395089B/zh not_active IP Right Cessation
- 2009-02-27 JP JP2009045539A patent/JP5336228B2/ja not_active Expired - Fee Related
- 2009-03-04 KR KR1020090018398A patent/KR101196494B1/ko not_active IP Right Cessation
- 2009-03-04 RU RU2009107795/08A patent/RU2432601C2/ru not_active IP Right Cessation
- 2009-03-05 CN CN2009101269226A patent/CN101526831B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN101526831A (zh) | 2009-09-09 |
| TWI395089B (zh) | 2013-05-01 |
| KR101196494B1 (ko) | 2012-11-01 |
| DE102009010627A1 (de) | 2009-09-17 |
| KR20090095500A (ko) | 2009-09-09 |
| RU2432601C2 (ru) | 2011-10-27 |
| TW200944997A (en) | 2009-11-01 |
| JP2010020752A (ja) | 2010-01-28 |
| CN101526831B (zh) | 2013-05-08 |
| US20090228736A1 (en) | 2009-09-10 |
| JP5336228B2 (ja) | 2013-11-06 |
| US8312309B2 (en) | 2012-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9772868B2 (en) | Method and system for handling interrupts in a virtualized environment | |
| RU2009107795A (ru) | Метод внедрения детерминизма среди множества интервалов тактирования | |
| KR101864980B1 (ko) | 가상 머신 전력 관리 | |
| US9323576B2 (en) | Removal of idle time in virtual machine operation | |
| US10289442B1 (en) | Parallelization in virtual machine operation | |
| US9052911B2 (en) | Mechanism for consistent core hang detection in a a processor core | |
| US20130162661A1 (en) | System and method for long running compute using buffers as timeslices | |
| JPS63163912A (ja) | マイクロコンピユ−タシステム | |
| CN104008008B (zh) | 一种Linux系统中复用调试串口的方法 | |
| WO2004114128A3 (en) | Instruction controlled data processing device | |
| WO2016014182A1 (en) | Mid-thread pre-emption with software assisted context switch | |
| RU2016127443A (ru) | Команда запуска виртуального выполнения для диспетчеризации множественных потоков в компьютере | |
| US9841795B2 (en) | Method for resetting an electronic device having independent device domains | |
| EP3948556A1 (en) | Processor and interrupt controller | |
| CN109885340B (zh) | 一种应用程序冷启动加速方法、装置、电子设备 | |
| US11249777B2 (en) | Virtual machine context management | |
| JP2015195003A (ja) | コマンド制御装置、コマンド制御方法および集積回路 | |
| JP2012115996A5 (ja) | 情報処理装置及びその制御方法、並びにプログラム | |
| CN104503856B (zh) | 一种嵌入式系统的控制方法及装置 | |
| US9778950B2 (en) | Throttling circuitry | |
| CN106569879B (zh) | 唤醒外设的方法及移动终端 | |
| US20160116970A1 (en) | Power management | |
| JP2020184329A (ja) | 命令実行のトレース | |
| US9354876B2 (en) | Processor with execution unit wait control | |
| JP2015014966A (ja) | 情報処理装置、情報処理方法、および、情報処理プログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20180305 |