DE69505224T2

DE69505224T2 - Computersystem

Info

Publication number: DE69505224T2
Application number: DE69505224T
Authority: DE
Inventors: Hans Buda Texas 78610 Magnusson; Dan S. Austin Texas 78749 Mudgett; Michael D. Austin Tx 78735 Pedneau
Original assignee: Advanced Micro Devices Inc
Current assignee: Advanced Micro Devices Inc
Priority date: 1994-07-22
Filing date: 1995-07-07
Publication date: 1999-05-20
Anticipated expiration: 2015-07-08
Also published as: EP0715258A1; DE69505224D1; ES2122455T3; US5682310A; EP0715258B1; JPH08171500A; ATE172039T1

Description

Die vorliegende Erfindung betrifft Computersysteme und insbesondere Mechanismen und Techniken zur Unterstützung der Schaltungsemulation.
Das Herz eines Computersystems ist der Mikroprozessor. Bei der Entwicklung der Mikroprozessoren in den letzten Jahren wurden sie so konzipiert, daß sie eine zunehmende Anzahl von Funktionen wie Multitasking, Spezialgraphikverarbeitung, verbesserte mathematische Funktionen und Leistungsmanagement unterstützen können. Verbesserungen der Fähigkeiten der Mikroprozessoren haben es den Softwareprogrammierern ermöglicht, ausgeklügeltere Softwareprogramme zu erzeugen, und eine effiziente und vielseitige Steuerung der Ausführung von Softwareprogrammen gestattet. Mit zunehmender Ausgeklügeltheit und Komplexität der Software ist es jedoch schwieriger geworden, einen von Defekten oder "Bugs" freien Softwarekode zu entwickeln. Die Möglichkeit der effizienten Ausprüfung von Software ist ein wünschenswerter Schritt bei der Entwicklung eines Softwareproduktes.
Daher wurden viele Computersysteme mit Mechanismen konfiguriert, die den Softwareprogrammierern eine Ausprüfung der Software erlauben. So sind beispielsweise Mikroprozessoren wie das besonders verbreitete Mikroprozessormodell 80486 mit Merkmalen ausgestattet, die es dem Softwareprogrammierer gestatten, den Mikroprozessor während seiner Ausführung des Softwarecodes abzufragen, zu analysieren und zu steuern. Ein solches Merkmal, das üblicherweise in den auf dem Modell 80486 basierenden Systemen unterstützt wird, ist als Schaltungsemulationsmodus oder ICE- Modus bekannt.
Fig. 1 ist ein Blockdiagramm, das ein typisches Computersystem 100 darstellt, welches den Schaltungsemulationsmodus unterstützt. Das Computersystem 100 weist eine mit einem Mikroprozessor (CPU) 104 und einer Direktzugriffsspeichereinheit 106 verbundene Speichersteuereinheit (MCU) 102 auf.
Der Schaltungsemulationsmodus des Computersystems 100 kann während des Betriebs des Mikroprozessors 104 in einem normalen Modus (währenddessen der Softwarekode aus dem normalen Speicherraum ausgeführt wird) initiiert werden. Der Schaltungsemulationsmodus wird von dem Mikroprozessor 104 auf ein ICE-Interruptsignal an Leitung 108 hin initiiert. Wie dem Fachmann bekannt, kann das ICE-Interruptsignal von einer (nicht gezeigten) externen Quelle bestätigt werden. Bei Bestätigung des ICE- Interruptsignals geht der Mikroprozessor 104 in einen Schaltungsemulationsmodus (ICE) über und beginnt mit der Verarbeitung dessen, was als ICE-Kode bezeichnet wird. Während des ICE-Modus bestätigt der Mikroprozessor 104 während der Speicherzugriffe ein ICE-Adressenstrobe- (ICEADS) anstatt des normalen Adressenstrobesignals ADS. Es sei darauf hingewiesen, daß dies ggf. die Speicherung des ICE- Kodes innerhalb einer Speicherbank ermöglicht, die vom normalen Speicherraum vollständig getrennt ist. Bei dem gezeigten Beispiel weist ein ICE-Vektor, der an einer vorbestimmten Speicherstelle 112 der Speichereinheit 106 gespeichert ist, auf die Startspeicherstelle 110 des ICE-Kodes. Auf die Bestätigung des ICE-Interruptsignals hin liest der Mikroprozessor 104 den ICE-Vektor und springt zu der von dem ICE- Vektor angezeigten Speicherstelle. An diesem Punkt beginnt der Mikroprozessor 104 mit der Ausführung des ICE-Kodes. Ein Anfangsteil der den ICE-Kode umfassenden Befehle veranlaßt den Mikroprozessor 104, den momentanen Zustand der verschiedenen Register, Flaggen und andere, mit dem Mikroprozessor 104 zusammenhängende Parameter, die insgesamt als "Zustandsinformation" bezeichnet werden, zu speichern. Durch das Retten dieser Zustandsinformation kann der Anwender anschließend die Speicherstellen inspizieren, an denen die Zustandsinformation gerettet wurde, und dadurch den internen Status des Mikroprozessors bestimmen, wenn der ICE-Interrupt bestätigt wurde. Der ICE-Kode kann von dem Systemprogrammierer so zugeschnitten werden, daß er viele verschiedene Abfragefunktionen unterstützt. Derartige Abfragefunktionen können dem Programmierer bei der Ausprüfung der Software sehr helfen, indem sie es beispielsweise ermöglichen, den Kode in Einzelschritten zu untersuchen und den Zustand der verschiedenen Register und des Speicherraums zu überprüfen. Der letzte Befehl des ICE-Kodes ist üblicherweise ein Rückkehrbefehl, der den Mikro prozessor dazu bringt, zu dem Zustand zurückzukehren, in dem er sich befand, als der ICE-Interrupt anfangs bestätigt wurde. Die gerettete Zustandsinformation ermöglicht dem Mikroprozessor 104 die Rückkehr zum Normalbetrieb zum Abschluß des ICE- Vorgangs, da die Zustandsinformation in den verschiedenen CPU-Registern und Flaggenstellen, in denen sie sich ursprünglich befand, wiederhergestellt werden kann. Die Zustandsinformation wird unmittelbar vor der Ausführung des Rückkehrbefehls wiederhergestellt. Bei Ausführung des Rückkehrbefehls kehrt der Mikroprozessor um in den Zustand, in dem er sich befand, als der ICE-Interrupt anfangs bestätigt wurde.
In US-A-5 175 853 ist ein Computersystem offenbart, welches mit Möglichkeiten zur Durchführung einer Softwareausprüfung sowie mit Systemmanagementfunktionen ausgestattet ist, wobei bei beiden Interrupts verwendet werden.
Der ICE-Interrupt wird ferner häufig in Computersystemen zur Durchführung von Routinesystemmanagementfunktionen, wie beispielsweise Leistungsmanagement, verwendet. Ein Programmierer kann den Systemmanagementkode in dem ICE-Speicherraum des Computersystems speichern, um eine effiziente Bearbeitung der Systemmanagementfunktionen zu erzielen. Jedoch hat die Verwendung von ICE-Interrupts bei Systemmanagementfunktionen zu Schwierigkeiten bei der Entwicklung des Systemmanagementsoftwarekodes geführt, da man nicht in den Schaltungsemulationsmodus gelangt, während der Systemmanagementkode ausgeführt wird. Dies stellte insbesondere bei Computersystemen, die eine relativ komplexe Systemmanagementsoftware verwenden, ein Problem dar.
Die Einzelheiten der Erfindung sind in den angefügten Ansprüchen angeführt.
Die Anmelderin beschreibt ein die Erfindung aufweisendes Mikroprozessor- und Computersystem mit einem Schaltungsemulationsmodus zur Ausprüfung von Systemmanagementsoftware. In einem Ausführungsbeispiel weist das Computersystem einen Mikroprozessorkern mit einer ICE-Interruptleitung zur Unterstützung eines Schaltungs emulationsmodus des Computersystems auf. Mit anderen Worten, die ICE-Interruptleitung nimmt ein ICE-Interruptsignal auf, das den Mikroprozessorkern selektiv veranlaßt, mit der Ausführung des ICE-Kodes zu beginnen. Eine Interruptsteuereinheit ist mit der ICE-Interruptleitung des Mikroprozessorkerns verbunden und steuert eine Speichersteuereinheit gemäß den Bestätigungen eines externen "Debug"-Interruptsignals und eines externen SMM-(Systemmanagementmodus-)Interruptsignals. Während des Normalbetriebs führt der Mikroprozessorkern den Kode aus einem "normalen" Speicherbereich eines mit der Speichersteuereinheit verbundenen Systemspeichers aus. Falls das Debug-Interruptsignal bestätigt wird, während der Mikroprozessorkern in seinem Normalmodus arbeitet, bestätigt die Interruptsteuereinheit als Antwort das ICE- Interruptsignal zu dem Mikroprozessorkern. Dies veranlaßt den Prozessorkern, einen ICE-Vektor aus dem Systemspeicher auszulesen und anschließend den ICE-Kode auszuführen. Ein zweiter Bereich innerhalb des Systemspeichers ist dem Systemmanagementkode zugeordnet. Falls des SMM-Interruptsignal während des Betriebs des Mikroprozessorkerns im Normalmodus bestätigt wird, verursacht die Interruptsteuereinheit erneut die Bestätigung des ICE-Interruptsignals. In Reaktion darauf fordert der Mikroprozessorkern den ICE-Vektor an. In diesem Modus jedoch veranlaßt die Interruptsteuereinheit die Speichersteuereinheit, die angeforderte Adresse zu einer zweiten Speicherstelle des Systemspeichers zu verschieben, an der ein SMM-Vektor gespeichert ist. Der SMM-Vektor zeigt die Startadresse des SMM-Kodes an. Somit beginnt der Mikroprozessorkern bei Empfang des SMM-Vektors mit der Ausführung des Systemmanagementkodes. Das Computersystem gestattet den Eintritt in einen Schaltungsemulationsmodus, während der Mikroprozessorkem aus dem Systemmanagementraum des Systemspeichers heraus ausführt, indem es das Debug-Interruptsignal bestätigt. Wenn das Debug-Interruptsignal bestätigt wird, während der Mikroprozessorkern den Systemmanagementkode ausführt, bestätigt die Interruptsteuereinheit das ICE- Signal zu dem Mikroprozessorkern erneut. Anschließend gewinnt der Mikroprozessorkern den ICE-Vektor durch die Speichersteuereinheit wieder und beginnt mit der Ausführung des ICE-Kodes. Bei Abschluß des ICE-Kodes kehrt der Mikroprozessorkern zu dem Punkt innerhalb des Systemmanagementkodes zurück, an dem sich seine Ausführung zu der Zeit befand, als das Debug-Interruptsignal bestätigt wurde. Das Computersystem gestattet in vorteilhafter Weise die Schaltungsemulation des Systemmanagementkodes, wobei eine effiziente Bearbeitung der Systemmanagementfunktionen gewahrt bleibt.
Die Anmelderin beschreibt ein Computersystem mit einem Prozessorkern mit einer Interrupt-Eingangsleitung und einer mit der Interrupt-Eingangsleitung verbundenen Interruptsteuereinheit. Die Interruptsteuereinheit ist in der Lage, ein Debug-Interruptsignal und ein SMM-Interruptsignal zu empfangen, wobei ein momentaner Zustand der Interruptsteuereinheit von Bestätigungen des Debug-Interruptsignals und des SMM- Interruptsignals abhängt, und wobei die Interruptsteuereinheit in der Lage ist, ein Speichermodussignal auf der Speichermodusleitung zu erzeugen, das den momentanen Zustand der Interruptsteuereinheit angibt. Die Interruptsteuereinheit ist ferner in der Lage, selektiv ein ICE-Interruptsignal auf der Interrupteingangsleitung in Reaktion auf Bestätigungen des Debug-Interruptsignals und des SMM-Interruptsignals zu bestätigen. Ferner weist das Computersystem einen Direktzugriffsspeicher und eine mit dem Prozessorkern und der Speichermodusleitung verbundene Speichersteuereinheit auf, wobei die Speichersteuereinheit in der Lage ist, ein Adressensignal vom Prozessorkern zu empfangen, und wobei die Speichersteuereinheit in der Lage ist, das Adressensignal an einer ersten physikalischen Stelle des Direktzugriffsspeichers abzubilden, wenn sich das Speichermodussignal in einem ersten Zustand befindet, und an einer zweiten physikalischen Stelle des Direktzugriffsspeichers abzubilden, wenn sich das Speichermodussignal in einem zweiten Zustand befindet.
Andere Merkmale und Vorteile der Erfindung werden deutlich bei der Lektüre der folgenden detaillierten Beschreibung und bei Bezugnahme auf die beigefügten Zeichnungen, welche zeigen:
Fig. 1 ein Blockdiagramm, das ein typisches Computersystem darstellt;
Fig. 2 ein Blockdiagramm eines eine Interruptsteuereinheit gemäß der vorliegenden Erfindung enthaltenden Computersystems;
Fig. 3 ein Zustandsübergangsdiagramm, das die Betriebszustände und Zustandsübergänge in der Interruptsteuereinheit darstellt;
Fig. 4 ein Blockdiagramm, das die Abbildung des ICE-Kodes und des SMM-Kodes an der normalen ICE-Speicherstelle darstellt.
Zwar ist die Erfindung verschiedenen Modifikationen und alternativen Formen zugänglich; bestimmte Ausführungsbeispiele der Erfindung sind in den Zeichnungen als Beispiel gezeigt und werden hier im Detail beschrieben. Aber es sei darauf hingewiesen, daß die Zeichnungen und die detaillierte Beschreibung dazu die Erfindung nicht auf die bestimmte offenbarte Form beschränken sollen; im Gegenteil, die Erfindung soll alle Modifikationen, Äquivalente und Alternativen, die in den Rahmen der vorliegenden Erfindung, wie durch die angefügten Ansprüche definiert, fallen, abdecken.
Wie als nächstes mit Bezug auf Fig. 2 deutlich wird, ist ein Blockdiagramm eines Computersystems 200 gemäß der vorliegenden Erfindung gezeigt. Das Computersystem 200 weist einen Prozessorkern 202, der mit einer Interruptsteuereinheit 204 verbunden ist, eine Videosteuereinrichtung 206 und eine Speichersteuereinheit 208 auf. Ferner ist ein mit der Speichersteuereinheit 208 verbundener Systemspeicher 210 gezeigt. In ihrer dargestellten Form weist die Speichersteuereinheit 208 einen Datenpuffer 212, eine Adressenumsetzungs- und -steuereinheit 214 und ein Sperr-Register 216 auf.
Der Prozessorkern 202 ist beispielsweise beispielhaft für einen Mikroprozessorkern vom Modell 80486. Der Systemspeicher 210 ist beispielhaft für ein Speichersystem, das z. B. aus einem dynamischen RAM besteht. Die Videosteuereinrichtung 206 ist eine herkömmliche Videosteuereinrichtung, die Daten vom Prozessorkern 202 empfängt und entsprechend eine (nicht gezeigte) Videoanzeigevorrichtung antreibt. Generell steuert und orchestriert die Speichersteuereinheit 208 die Datenübertragung zwischen dem Systemspeicher 210 und dem lokalen CPU-Bus 222. Spezifische Einzelheiten hinsichtlich der Speichersteuereinheit 208 folgen weiter unten.
Die Interruptsteuereinheit 204 ist für die Steuerung der Bestätigung eines ICE-Interruptsignals an einem Eingangsanschluß 220 des Prozessorkerns 202 und zur Steuerung des Betriebszustands der Speichersteuereinheit 208 vorgesehen, wie nachfolgend ausführlich erläutert wird. Wie für den Fachmann deutlich ersichtlich und zuvor erläutert, veranlaßt die Bestätigung des ICE-Interruptsignals an Leitung 220 den Mikroprozessor 202, einen ICE-Vektor mit einer vorbestimmten Adresse in dem Systemspeicher 210 zu lesen. Der ICE-Vektor weist auf eine Adresse eines ICE- Interruptdienstprogramms hin. Ein Anfangsteil der den ICE-Kode enthaltenden Befehle bewirkt, daß der Prozessorkern 202 den momentanen Zustand der verschiedenen Register, Flaggen und anderer (mit dem Prozessorkern 202 zusammenhängenden) Parameter speichert. Ein anderer Teil des ICE-Kodes wird von dem Systemprogrammierer so abgestimmt, daß er viele verschiedene Abfragefunktionen unterstützt, um es dem Programmierer beispielsweise zu ermöglichen, den Kode in Einzelschritten zu untersuchen und den Zustand der verschiedenen Register und des Speicherraums zu überprüfen. Der letzte Befehl des ICE-Kodes ist ein Rückkehrbefehl, der bewirkt, daß der Prozessorkern 202 in den Zustand zurückkehrt, in dem er sich befand, als der ICE- Interrupt anfänglich bestätigt wurde. Die gerettete Zustandsinformation ermöglicht es dem Prozessorkern 202 beim Abschluß des ICE-Vorgangs, zum Normalbetrieb zurückzukehren, da die Zustandsinformation innerhalb der verschiedenen CPU-Register und Flaggenstellen unmittelbar vor der Ausführung des Rückkehrbefehls wiederhergestellt wird.
Die Speichersteuereinheit 208 steuert und orchestriert die Datenübertragung zwischen dem Systemspeicher 210 und dem Prozessorkern 202 in Abhängigkeit von einem 2-Bit- Speichermodussignal mit der Kennzeichnung MEMMODE [1 : 0]. Wie nachfolgend deutlicher wird, arbeitet das Computersystem 200, abhängig vom Zustand der Interruptsteuereinheit 204, entweder in einem "Normal"-Modus, einem "Systemmanagement"- Modus, einem "Debug"-Modus oder einem "Debug-SMM"-Modus. Jeder dieser Modi wird nachfolgend im Detail erläutert. Der Speicherraum, auf den die Speichersteuereinheit 208 im Normalmodus zugreift, wird im allgemeinen als "normaler Speicherraum" bezeichnet.
Der Datenpuffer 212 bietet einen vorübergehenden Speicherbereich für die Datenübertragung zwischen einem lokalen CPU-Bus 222 und dem Systemspeicher 210. Im allgemeinen verschiebt die Adressenumsetzungs- und -steuereinheit 214 Adressensignale von dem lokalen CPU-Bus 222 und liefert entsprechende Adressensignale an den Systemspeicher 210. Die Adressenumsetzungs- und -steuereinheit 214 liefert ferner mit dem lokalen CPU-Bus 222 und dem Systemspeicher 210 zusammenhängende Zeitsteuerungs- und Steuersignale, um gewünschte Datenübertragungen durchzuführen, und zwar entsprechend herkömmlichen Techniken. Diese Zeitsteuerungs- und Steuersignale hängen von den innerhalb des Computersystems 200 verwendeten spezifischen Protokollen ab, und die Erzeugung derselben ist für viele unterschiedliche Systeme bekannt. Die Funktion des Sperr-Registers 216 wird nachfolgend näher erläutert.
Zunächst wird die Funktionsweise der Interruptsteuereinheit 204 beschrieben. In Fig. 3 stellt ein Zustandsübergangsdiagramm 300 die Betriebszustände der Interuptsteuereinheit 204 dar. Das Zustandsübergangsdiagramm 300 von Fig. 3 stellt die verschiedenen Zustände der Interruptsteuereinheit 204 sowie ihre Reaktion auf selektive Bestätigungen des "Debug-Interrupt"-Signals und des "SMM-Interrupt"-Signals dar. Wie das Zustandsübergangsdiagramm zeigt, weist die Interruptsteuereinheit 204 einen Normalzustand 302, einen Debug-Zustand 304, einen SMM-Zustand 306 und einen Debug-SMM-Zustand 308 auf.
Der Debug-Interrupt (DBGINTR) und der SMM-Interrupt (SMIINTR) können von jeder beliebigen Quelle, wie beispielsweise einer Testeinheit bzw. einer externen Leistungsmanagementeinheit, bestätigt werden. Wie aus den Fig. 2 und 3 zusammengenommen deutlich wird, gelangt die Interruptsteuereinheit 204 beim Rücksetzen des Systems in den Zustand 302. Der Zustand 302 repräsentiert einen normalen Betriebsmodus eines Computersystems 200, währenddessen der Prozessorkern 202 in einem Normalmodus arbeitet. Falls der Prozessorkern 202 während des Normalmodus einen Befehl ausführt, der Zugriff auf den Systemspeicher 210 erfordert, bildet die Adressenumsetzungs- und -steuereinheit 214 Adressen von dem lokalen CPU-Bus 222 direkt an entsprechenden Adressen des Systemspeichers 210 derart ab, daß auf den "normalen Speicherraum" des Systemspeichers 210 zugegriffen wird (wie nachfolgend dargestellt wird). An sich können sowohl das Betriebssystem als auch die gewünschten Anwenderprogramme auf herkömmliche Weise ausgeführt werden. Es sei darauf hingewiesen, daß die Speichersteuereinheit 208 während des Normalbetriebsmodus zwar die direkte Abbildung durchführt, die Speichersteuereinheit 208 jedoch jeden anderen Typus eines Speicherwiederabbildungs- oder -indizierungsschemas implementieren kann, um auf den normalen Speicherraum zuzugreifen. Weitere Einzelheiten hinsichtlich der Abbildung des Speicherraums innerhalb des Computersystems 200 folgen unten.
Während des Zustands 302 erkennt die Interruptsteuereinheit 204 die Bestätigungen sowohl des Debug-Interrupts als auch des SMM-Interrupts. Eine Bestätigung des Debug-Interruptsignals verursacht den Übergang der Interruptsteuereinheit 204 vom Zustand 302 in den Zustand 304. Der Zustand 304 wird als der Debug-Modus des Computersystems 200 bezeichnet. Dieser Zustand erlaubt es dem Benutzer, Software, die aus dem normalen Speicherraum des Computersystems 200 heraus ausgeführt wird, auszuprüfen. Es sei darauf hingewiesen, daß die Interruptsteuereinheit 204 in diesem Ausführungsbeispiel auf die Bestätigung entweder des ICEADS-Signals oder des ADS- Signals von dem Prozessorkern 202 hin ein Adressenstrobesignal ADS zu der Speichersteuereinheit 208 bestätigt. Wenn die Interruptsteuereinheit 204 in den Zustand 304 übergeht, wird das ICE-Interruptsignal zu dem Prozessorkern 202 von der Steuereinheit 204 bestätigt, was bewirkt, daß der Prozessorkern 202 in seinen Schaltungsemulations modus (ICE) eintritt, wie dies von dem MEMMODE-Signal wiedergespiegelt wird. Wie zuvor gesagt, liest der Prozessorkern 202 auf eine Bestätigung des ICE-Interrupts hin den "ICE-Vektor", um innerhalb des Systemspeichers 210, aus welchem heraus der Prozessorkern 202 anschließend ausfuhren muß, die Startadressenposition zu bestimmen. Für den Fachmann ist klar, daß der Prozessorkern 202 den "ICE-Vektor" an einer vorherbestimmten Speicherstelle innerhalb des Systemspeichers 210 liest. Während des Zustands 304 treibt die Interruptsteuereinheit 204 das Speichermodussignal MEMMODE [1 : 0], um der Speichersteuereinheit 208 anzuzeigen, daß der momentane Zustand der "Debug"-Modus ist. Dies veranlaßt die Adressenumsetzungs- und -steuereinheit 214, die auf den Adressenleitungen des lokalen Busses 222 (von dem Prozessorkern 202) getriebene Adresse des "ICE-Vektors" (entweder direkt oder indirekt) zu einem (als den "Debug-Vektor" bezeichneten) Wert einer vorbestimmten Speicherstelle des Systemspeichers 210, welcher die Startadressenposition dessen, was im allgemeinen als der Debug-Speicherraum des Systemspeichers 210 bezeichnet wird, zu verschieben. Der Debug-Speicherraum enthält den Schaltungsemulationskode, um es einem Programmierer zu ermöglichen, den Status des Prozessorkerns 202 abzufragen. Beim Lesen der Adresse der Startposition des "Debug"-Raums beginnt der Prozessorkern 202 mit der Ausführung des Debug-Kodes. Im folgenden wird der Debug- Raum des Systemspeichers 210 ausführlicher beschrieben. Bei der Ausführung eines Wiederaufnahme- (oder Rückkehr-)Befehls erzeugt der Prozessorkern 202 ein Steuersignal mit der Bezeichnung "Return", welches die Interruptsteuereinheit 204 veranlaßt, von dem Zustand 304 wieder zurück in den Zustand 302 überzugehen. Es sei darauf hingewiesen, daß ein Wiederaufnahmebefehl üblicherweise am Ende des Debug-Kodes geliefert wird. Ferner sei darauf hingewiesen, daß die Interruptsteuereinheit während des Zustands 304 Bestätigungen entweder des Debug-Interrupts oder des SMM-Interrupts maskiert (nicht auf sie antwortet).
Während des Zustands 302 veranlaßt eine Bestätigung des SMM-Interruptsignals die Interruptsteuereinheit 204, aus dem Zustand 302 in den Zustand 306 überzugehen. Der. Zustand 306 wird als Systemmanagementbetriebsmodus des Computersystems 200 bezeichnet. Dieser Zustand wird den Servicesystemmanagementfunktionen wie beispielsweise den Leistungsmanagementfunktionen durch die Ausführung der spezifischen Systemmanagementsoftware zur Verfügung gestellt. Ähnlich wie bei den Übergängen in den Zustand 304, wenn die Interruptsteuereinheit 204 in den Zustand 306 übergeht, wird das ICE-Interruptsignal zu dem Prozessorkern 202 von der Interruptsteuereinheit 204 bestätigt. Dies wiederum veranlaßt den Prozessorkern 202, in seinen Schaltungsemulationsmodus (ICE) einzutreten, wodurch es den ICE-Vektor auf zuvor beschriebene Weise abfragt. Die Funktionsweise des Prozessorkerns ist an diesem Punkt identisch mit der zuvor mit Bezug auf die Übergänge in den Zustand 304 beschriebenen. Während des Zustands 306 jedoch zeigt das Speichermodussignal MEMMODE [1 : 0] von der Interruptsteuereinheit 204 der Speichersteuereinheit 208 an, daß sich das Computersystem 200 nun im Systemmanagementbetriebsmodus befindet. Dies veranlaßt die Adressenumsetzungs- und -steuereinheit 214, die auf den Adressenleitungen des lokalen Busses 222 von dem Prozessorkern 202 bereitgestellte Adresse des ICE-Vektors zu einem Wert einer vorbestimmten Adresse des Systemspeichers 210 zu verschieben, welcher die Startadresse dessen anzeigt, das als Systemmanagementraum des Systemspeichers 226 bezeichnet wird. Diese Startadresse wird hier als der SMM-Vektor bezeichnet. Der Systemmanagementraum des Systemspeichers 226 enthält Systemmanagementroutinen, welche Funktionen wie beispielsweise das Leistungsmanagement durchführen. Wenn also der SMM-Interrupt bestätigt wird, liest der Prozessorkern 202 den SMM-Vektor, welcher dadurch bewirkt, daß die Startadresse des Systemmanagementspeicherkodes an den Prozessorkern 202 geliefert wird. Danach führt der Prozessorkern 202 die spezifischen Systemmanagementroutinen aus. Bei der Ausführung eines Wiederaufnahmebefehls kehrt die Interruptsteuereinheit 204 aus dem Zustand 306 in den Zustand 302 zurück. Es sei darauf hingewiesen, daß vor der Ausführung eines Wiederaufnahmebefehls ein Teil der Befehle innerhalb des Systemmanagementraums bewirkt, daß der Zustand des Prozessorkerns 202 wieder in den Zustand zurückversetzt wird, in dem er sich unmittelbar vor der Bestätigung des SMM-Interruptsignals befand. Es sei ferner darauf hingewiesen, daß nur jene Register und Flaggen, die während der Ausführung der Systemmanagementroutinen modifiziert werden, bei der Initiierung des Systemmanagementmodus gerettet und innerhalb des Prozessorkerns 202 bei Abschluß des Systemmanagementmodus wiederhergestellt zu werden brauchen.
Wenn das Computersystem 200 im Zustand 306 ist, kann das Debug-Interruptsignal bestätigt werden, um zu bewirken, daß die Interruptsteuereinheit 204 aus dem Zustand 306 in den Zustand 308 übergeht. Es sei darauf hingewiesen, daß das SMM-Interruptsignal während des Zustands 306 maskiert ist. Der Zustand 308 wird als ein "Debug-SMM-Betriebsmodus" des Computersystems 200 bezeichnet. Dieser Zustand trägt der Ausprüfung des Systemmanagementkodes, der aus dem Systemmanagementspeicherraum des Systemspeichers 210 heraus ausgeführt wird, Rechnung. Wenn die Interruptsteuereinheit 204 in den Zustand 308 eintritt, bestätigt die Interruptsteuereinheit das ICE-Interruptsignal an Leitung 220 zu dem Prozessorkern 202 erneut, wodurch der Prozessorkern veranlaßt wird, erneut den ICE-Vektor anzufordern. Ferner treibt die Interruptsteuereinheit 204 das Speichermodussignal MEMMODE [1 : 0], um anzuzeigen, daß sich das Computersystem 200 momentan im Debug-SMM-Modus befindet. Wenn der Prozessorkern 202 den ICE-Vektor liest, bewirkt die Adressenumsetzungs- und -steuereinheit 214, daß die Adresse der Startposition des Debug-Speicherraums von dem Prozessorkern 202 gelesen wird (d. h. derselbe, während des Zustands 304 gelesene Wert wird während des Zustands 308 gelesen, um die Startadresse des Debug-Speicherraums zu bestimmen). Danach führt der Prozessorkern 202 den sich innerhalb des Debug-Speicherraums befindenden Debug-Kode aus. Dies ermöglicht es einem Benutzer, die Systemmanagementsoftware über einen Schaltungsemulationsmodus auszuprüfen. Bei einer Bestätigung eines Wiederaufnahmebefehls kehrt die Interruptsteuereinheit 204 aus dem Zustand 308 in den Zustand 306 zurück und fährt danach mit der Ausführung des Systemmanagementkodes an der Stelle fort, an der sie aufhörte, als das Debug-Interruptsignal bestätigt wurde. Es sei darauf hingewiesen, daß während des Zustands 308 sowohl der Debug-Interrupt als auch der SMM- Interrupt maskiert sind.
Zur Zusammenfassung des oben Gesagten sei angemerkt, daß die Interruptsteuereinheit 204 beim Rücksetzen oder Starten des Systems in den Zustand 302 gelangt. Bei der Bestätigung des Debug-Interruptsignals auf Leitung 218 oder eines SMM-Interruptsignals auf Leitung 220 kann die Interruptsteuereinheit 204 gemäß dem Zustandsübergangsdiagramm von Fig. 3 in den Zustand 304 oder 306 übergehen. Durch Bestätigung des Debug-Interrupts kann man ebenso während des Zustands 306 in den Zustand 308 gelangen. Bei einem Zustandsübergang bestätigt die Interruptsteuereinheit 204 das ICE-Interruptsignal an Leitung 220. Das ICE-Interruptsignal veranlaßt den Mikroprozessor 202, den Interruptvektor zu lesen und gemäß entweder dem Debug-Vektor oder dem SMM-Vektor entweder zu dem Debug-Speicherraum oder zu dem Systemmanagementmodusraum zu springen. Die Interruptsteuereinheit 204 erzeugt ein Speichermodussignal MEMMODE [1 : 0] auf Leitung 222, welches den momentanen Zustand der vier möglichen Zustände der Interruptsteuereinheit 204 anzeigt. Die Speichersteuereinheit 208 nutzt das Speichermodussignal zur Steuerung von Adressenverschiebungen und somit zur Bestimmung dessen, welcher Speicherraum für den Mikroprozessor 204 aktiv ist (d. h. "normaler Speicherraum", "SMM-Speicherraum" oder "Debug-Speicherraum").
Fig. 4 als nächste zeigt ein Blockdiagramm, welches die Abbildung eines Debug- Vektors 402, eines SMM-Vektors 404, eines Debug-Speicherraums 408 und eines Systemmanagementraums 410 darstellt. In dem bevorzugten Ausführungsbeispiel befindet sich jeder dieser Speicherbereiche innerhalb des adressierbaren Raums des Computersystems 200, der für die Videosteuereinrichtung 206 reserviert ist. Schaltungsteile, die denjenigen von Fig. 2 entsprechen, haben dieselben Bezugszeichen.
Ein Prozessorspeicherplan 414 stellt den Systemspeicherraum so dar, wie er von dem Prozessorkern 202 gesehen wird. Der Systemspeicherplan 416 stellt den eigentlichen Speicherraum in dem Systemspeicher 210 dar. Während des Normalbetriebs des Computersystems 200, wenn der Prozessorkern 202 an einer Speicherstelle in dem Videoadressenraum 418 schreibt, reagiert die Speichersteuereinheit 208 nicht. Statt dessen beansprucht die Videosteuereinheit 206 den Zyklus und treibt so das Videogerät gemäß den empfangenen Daten an. Für den Fachmann ist klar, daß ein Bereich eines Systemspeichers, der dem reservierten Videosteuereinrichtungsraum innerhalb herkömmlicher Systeme entspricht, normalerweise unbenutzt und somit verschwendet ist.
Wie aus den Fig. 2-4 zusammengenommen hervorgeht, schreibt und liest der Prozessorkern 202 während des Betriebs des Computersystems 200 Informationen in den und aus dem Systemspeicher 210. Wie zuvor gesagt, koordiniert die Speichersteuereinheit 208 diese Lese- und Schreibvorgänge zwischen dem Mikroprozessor 202 und der Systemspeichereinheit 210. Die Speichersteuereinheit 208 greift auf der Grundlage des Speichermodussignals MEMMODE[1 : 0] an Leitung 222 auf einen der drei Speicherräume zu. Wie zuvor gesagt, werden diese drei Speicherräume als "normaler Speicherraum", "SMM-Speicherraum" und "Debug-Speicherraum" bezeichnet.
Wenn der Prozessorkern 202 auf den normalen Speicherraum zugreift, setzt die Speichersteuereinheit die lokalen Busadressen (direkt oder indirekt) in Systemspeicheradressen um. Wenn der Prozessorkern 202 jedoch, wie oben erwähnt, Zugang zu dem Videoadressenraum verlangt, reagiert die Speichersteuereinheit 208 nicht.
Wenn der Prozessorkern 202 in Reaktion auf die Bestätigung des Debug-Interruptsignals in den Debug-Betriebsmodus gelangt, führt der Prozessorkern 202 einen Lesevorgang durch; um den Wert des normalen ICE-Vektors 406 zu lesen. Da das MEMMODE[1 : 0]-Signal der Speichersteuereinheit 208 anzeigt, daß der momentane Zustand der Debug-Zustand ist, setzt die Speichersteuereinheit 208 das Adressensignal auf dem lokalen Bus 222 in die Adresse des Debug-Vektors 402 um. Folglich führt die Speichersteuereinheit 208 den Debug-Vektor 402 über den lokalen CPU-Bus 222 zu dem Prozessorkern 202 zurück. An diesem Punkt beginnt der Prozessorkern 202 mit der Ausführung aus dem Debug-Speicherraum 408 des Systemspeichers 210. Es sei darauf hingewiesen, daß zwar die bei Zugriff auf den Debug-Speicherraum 408 auf dem lokalen CPU-Bus 222 getriebenen Adressenwerte den Werten des Videosteuerein richtungsraums entsprechen, aber während des Debug-Betriebsmodus beansprucht die Speichersteuereinheit 208 den Zyklus, womit verhindert wird, daß die Videosteuereinrichtung auf den Zyklus reagiert. Gemäß der vorangegangenen Beschreibung setzt die Speichersteuereinheit die Adresse auf dem lokalen CPU-Bus um, um auf den sich innerhalb des Debug-Speicherraums 408 befindenden Kode zuzugreifen.
Beim Eintritt in den Systemmanagementzustand und den Debug-SMM-Zustand ist die Funktionsweise ähnlich. Obwohl wieder Adressenwerte auf dem lokalen CPU-Bus 222, die dem Videosteuereinrichtungsraum entsprechen, auf den Systemmanagementraum 410 zugreifen, beansprucht die Speichersteuereinheit 208 den Zyklus während des Systemmanagementmodus, wodurch eine Reaktion der Videosteuereinrichtung verhindert wird.
Das Sperr-Register 216 der Speichersteuereinheit 208 ist als Sperrmechanismus vorgesehen, um das Einschreiben von Daten in den Systemmanagementraum 410 zu verhindern, wenn das Computersystem nicht im Systemmanagementmodus arbeitet. Beim Rücksetzen und Booten des Systems wird das Sperr-Register 216 derart gelöscht, daß die Systemmanagementroutinen von beispielsweise einer BIOS-ROM-Vorrichtung in den Systemmanagementraum 410 geladen werden können, während sich das System im Normalmodus befindet. Nach dem Laden der Systemmanagementroutinen in dem Systemmanagementraum 410 des Systemspeichers 210 wird das Sperr-Register 216 derart gesetzt (z. B. über Softwareprogrammierung); daß die Systemmanagementroutinen während des Normalmodus nicht überschrieben werden können. Genauer gesagt, während des Normalmodus werden Speicherzugriffe auf den Systemmanagementspeicherraum von der Adressenumsetzungs- und -steuereinheit 214 verhindert, falls das Sperr-Register 216 von der Systemsoftware gesetzt worden ist. Sobald das Sperr-Register 216 von der Systemsoftware gesetzt ist (vermutlich nach dem Ladender Systemmanagementroutinen), kann es anschließend nicht mehr rückgesetzt werden, solange sich das System im Normalmodus befindet. Es sei darauf hingewiesen, daß die Adressenumsetzungs- und -steuereinheit 214 ferner derart konfiguriert ist, daß entwe der während des Normalmodus (Zustand 302) oder des SMM-Modus (Zustand 306) auf den Debug-Speicherraum nicht zugegriffen werden kann, ungeachtet des Status des Sperr-Registers 216. Dagegen kann ungeachtet des Status des Sperr-Registers 216 während jedes Modus auf den normalen Speicherraum zugegriffen werden. Ebenso kann ungeachtet des Sperr-Registers während des Betriebs im SMM-Modus (Zustand 306) oder im Debug-SMM-Modus (Zustand 308) auf den SMM-Raum zugegriffen werden.
Wie zuvor gesagt, werden in einem Ausführungsbeispiel der Debug-Speicherraum 408 und der Systemmanagementraum 410 (oder Teile davon) an Speicherstellen abgebildet, die auch der Videosteuereinrichtung 206 gehören. Um zwischen Zugriffen auf diese Speichersubsyteme zu unterscheiden, wird ein Steuerbit, das ein vorbestimmtes Bit des Sperr-Registers 216 oder ein Bit eines separat abgebildeten Steuerregisters innerhalb der Adressenumsetzungs- und -steuereinheit 216 sein kann, bereitgestellt, um selektiv Zugriffe auf den Debug-Speicherraum und den Systemmanagementraum und nicht auf die Videosteuereinrichtung 206 freizugeben. Somit muß vor der Durchführung eines gewünschten Speicherzugriffszyklus auf den Debug-Speicherraum oder den Systemmanagementraum der Systemprogrammierer zunächst dieses Steuerbit setzen, um die Zugriffe zu ermöglichen. Wenn ein Videozugriff gewünscht ist, muß der Systemprogrammierer das Steuerbit löschen. Es sei darauf hingewiesen, daß das das Steuerbit enthaltende Register entweder innerhalb des Speichers oder des I/O-Raums des Computersystems abgebildet werden kann.
Sobald obenstehende Offenbarung vollständig gewürdigt ist, werden dem Fachmann zahlreiche Variationen und Modifikationen ersichtlich werden. Beispielsweise sei darauf hingewiesen, daß zwar der normale Speicherraum, der Debug-Speicherraum und der Systemspeicherraum des Computersystems innerhalb eines gemeinsamen Systemspeichers 210 dargestellt sind, die jeweiligen Speicherräume aber auch innerhalb separat freigegebenen Banken eines Speichersystems mit einem geeigneten Mechanismus zur Freigabe und Übergabe der unterschiedlichen Banken gespeichert werden können. Außerdem sei darauf hingewiesen, daß die Interruptsteuereinheit 204 und die Speichersteuereinheit 208 als integraler Teil der integrierten Schaltung, auf der sich der Prozessorkern 202 befindet, ausgebildet sein können. Es sei darauf hingewiesen, daß die folgenden Ansprüche als alle derartigen Variationen und Modifikationen umfassend ausgelegt werden.

Claims

1. Computersystem (200) mit:

- einem Prozessorkern (202) mit einer Interrupt-Eingangsleitung (220);

- einer mit der Interrupt-Eingangsleitung (220) verbundenen Interruptsteuereinheit (204, die in der Lage ist, ein Debug-Interruptsignal und ein Systemmanagementmodusinterruptsignal (SMM) zu empfangen, wobei der momentane Zustand der Interruptsteuereinheit (204) von Bestätigungen des Debug-Interruptsignals und des Systemmanagementmodusinterruptsignals (SMM) abhängt, und wobei die Interruptsteuereinheit (204) in der Lage ist, ein Speichermodussignal auf einer Speichermodusleitung (221) zu erzeugen, das den momentanen Zustand der Interruptsteuereinheit (204) angibt, und wobei die Interruptsteuereinheit (204) in der Lage ist, selektiv ein Schaltungsemulationsinterruptsignal (ICE) auf der Interrupteingangsleitung (220) in Reaktion auf Bestätigungen des Debug-Interruptsignals und des Systemmanagementmodusinterruptsignals (SMM) zu bestätigen;

- einem Direktzugriffsspeicher (210); und

- einer mit dem Prozessorkern (202) und der Speichermodusleitung (221) verbundenen Speichersteuereinheit (208), wobei die Speichersteuereinheit (208) in der Lage ist, ein Adressensignal vom Prozessorkern (202) zu empfangen, und wobei die Speichersteuereinheit (208) in der Lage ist, das Adressensignal an einer ersten physikalischen Stelle des Direktzugriffsspeichers (210) abzubilden, wenn sich das Speichermodussignal in einem ersten Zustand befindet, und an einer zweiten physikalischen Stelle des Direktzugriffsspeichers (210) abzubilden, wenn sich das Speichermodussignals in einem zweiten Zustand befindet.

2. Computersystem (200) nach Anspruch 1, bei dem die Interrupt-Eingangsleitung (220) des Prozessorkerns (202) eine Schaltungsemulations(-ICE-)interrupteingangsleitung ist.

3. Computersystem (200) nach Anspruch 1, bei dem eine erste Gruppe von Speicherstellen des Direktzugriffsspeichers (210) einen Systemmanagementkode speichert, und bei dem eine zweite Gruppe von Stellen des Direktzugriffsspeichers (210) einen Debugkode speichert.

4. Computersystem (200) nach Anspruch 3, bei dem die erste physikalische Stelle des Direktzugriffsspeichers (210) in der ersten Gruppe von Stellen enthalten ist.

5. Computersystem (200) nach Anspruch 4, bei dem die zweite physikalische Stelle des Direktzugriffsspeichers (210) in der zweiten Gruppe von Stellen des Direktzugriffsspeichers (210) enthalten ist.

6. Computersystem (200) nach Anspruch 5, bei dem die Interruptsteuereinheit (204) das Speichermodussignal in Reaktion auf eine Bestätigung des Systemmanagementmodusinterruptsignals (SSM) in den ersten Zustand treibt.

7. Computersystem (200) nach Anspruch 6, bei dem die Interruptsteuereinheit (204) das Speichermodussignal in Reaktion auf eine Bestätigung Debug-Interruptsignals in den zweiten Zustand treibt.