KR100246710B1 - 컴퓨터 시스템의 인터럽트 제어 장치 및 방법 - Google Patents

컴퓨터 시스템의 인터럽트 제어 장치 및 방법 Download PDF

Info

Publication number
KR100246710B1
KR100246710B1 KR1019970706028A KR19970706028A KR100246710B1 KR 100246710 B1 KR100246710 B1 KR 100246710B1 KR 1019970706028 A KR1019970706028 A KR 1019970706028A KR 19970706028 A KR19970706028 A KR 19970706028A KR 100246710 B1 KR100246710 B1 KR 100246710B1
Authority
KR
South Korea
Prior art keywords
interrupt request
signal
interrupt
register
signals
Prior art date
Application number
KR1019970706028A
Other languages
English (en)
Other versions
KR19980702623A (ko
Inventor
브라이언 제이 헤쥐스
마이클 떠불류 스크라이버
Original Assignee
피터 엔. 데트킨
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 피터 엔. 데트킨, 인텔 코오퍼레이션 filed Critical 피터 엔. 데트킨
Publication of KR19980702623A publication Critical patent/KR19980702623A/ko
Application granted granted Critical
Publication of KR100246710B1 publication Critical patent/KR100246710B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

인터럽트 요구 라우터(107)에 대해 설명한다. 이 인터럽트 요구 라우터(107)는 레지스터에 구성값을 저장하고, 제1복수의 인터럽트 요구 신호(PCI0- PCI15)중 하나의 인터럽트 요구 신호를 수신하며, 그리고 제2복수의 인터럽트 요구 신호(IRQ1-IRQ15)중 하나의 인터럽트 요구 신호를 발생한다. 제2복수의 인터럽트 요구 신호(IRQ1-IRQ15)중 상기 하나의 인터럽트 요구 신호가 상기 구성값에 의해 결정된다.

Description

컴퓨터 시스템의 인터럽트 제어 장치 및 방법
한가지 종래 컴퓨터 시스템, 즉 PC/XT 컴퓨터 시스템은 8개의 인터럽트 요구 라인에 접속되어 있는 하나의 인터럽트 제어기를 가지고 있다. 이 8개의 인터럽트 요구 라인은 또한 주변 장치 또는 기타 다른 구성 요소에 접속되어 있다. 상기 인터럽트 제어기는 또한 단일의 인터럽트 신호 라인에 의해 마이크로프로세서에 접속되어 있다. 상기 인터럽트 제어기가 주변 장치 또는 기타 다른 장치로부터 상기 8개의 인터럽트 요구 라인중 하나의 인터럽트 요구 라인을 통해 인터럽트 요구 신호를 수신하면, 상기 인터럽트 제어기는 상기 단일의 인터럽트 신호 라인을 통해 상기 마이크로프로세서측으로 인터럽트 신호를 전송한다. 따라서, 발생원에 관계없이 모든 인터럽트 요구 신호에 의해 동일한 인터럽트 신호가 상기 마이크로프로세서측으로 전송된다.
종래의 다른 컴퓨터 시스템, 즉 PC/AT 컴퓨터 시스템은 2개의 인터럽트 제어기를 가지고 있다. 제1인터럽트 제어기는 단일의 인터럽트 라인에 의해 마이크로프로세서에 접속되어 있다. 상기 제1인터럽트 제어기는 또한 8개의 인터럽트 요구 라인에 접속되어 있다. 상기 8개의 인터럽트 요구 라인중 7개의 인터럽트 요구 라인은 주변 장치 또는 기타 다른 구성 요소에 접속되어 있다. 제8인터럽트 요구 라인은 상기 제2인터럽트 제어기에 접속되어 있다. 상기 제2인터럽트 제어기는 또한 다른 8개의 인터럽트 요구 라인에 접속되어 있다. 상기 8개의 인터럽트 요구 라인은 주변 장치 또는 기파 다른 구성 요소에 접속되어 있다. 이 방법으로, 전체 15개의 인터럽트 요구 라인이 주변 장치 또는 기타 다른 구성 요소용으로 제공되어 있다.
상기 제1인터럽트 제어기가 주변 장치 또는 기타 다른 장치로부터 7개의 인터럽트 요구 라인중 하나의 인터럽트 요구 라인을 통해 인터럽트 요구 신호를 수신하면, 상기 제1인터럽트 제어기는 상기 단일의 인터럽트 신호 라인을 통해 상기 마이크로프로세서측으로 인터럽트 신호를 전송한다. 따라서, 발생원에 관계없이 상기 7개의 인터럽트 요구 라인중 하나의 인터럽트 요구 라인상의 모든 인터럽트 요구 신호에 의해, 상기 마이크로프로세서측으로 동일한 인터럽트 신호가 전송된다. 또한, 상기 제2인터럽트 제어기가 주변 장치 또는 기타 다른 장치로부터 그 8개의 인터럽트 요구 라인중 하나의 인터럽트 요구 라인을 통해 인터럽트 요구 신호를 수신하면, 상기 제2인터럽트 제어기는 상기 제1인터럽트 제어기측으로 인터럽트 요구 신호를 전송한다. 상기 제2인터럽트 제어기로부터의 인터럽트 요구 신호에 응답하는 상기 제1인터럽트 제어기는 상기 단일의 인터럽트 신호 라인을 통해 상기 마이크로프로세서측으로 인터럽트 신호를 전송한다. 따라서, 발생원에 관계없이 제2 인터럽트 제어기의 8개의 인터럽트 요구 라인중 어느 하나의 인터럽트 요구 라인상의 모든 인터럽트 요구 신호에 의해, 상기 제1인터럽트 제어기측으로 동일한 인터럽트 요구 신호가 전송되고 상기 마이크로프로세서측으로 동일한 인터럽트 신호가 전송된다.
상기 PC/AT 컴퓨터 시스템에서, 상기 마이크로프로세서가 인터럽트 신호를 수신하면, 상기 마이크로프로세서는 상기 인터럽트 신호의 발생원을 결정할 것인지를 제1인터럽트 제어기측에 질문한다. 이 제1인터럽트 제어기측에 질문할 때, 상기 제1인터럽트 제어기의 8개의 인터럽트 요구 라인 모두는 폴링(polling)된다. 상기 인터럽트 신호가 상기 제1인터럽트 제어기의 제8인터럽트 요구 라인상의 인터럽트 요구 신호로 인해 발생되면, 상기 마이크로프로세서는 또한 상기 제2인터럽트 제어기측에 질문한다. 상기 제2인터럽트 제어기측에 질문할 때, 상기 제2인터럽트 제어기의 8개의 인터럽트 요구 라인 모두는 폴링된다. 이 방법으로, 상기 마이크로프로세서는 15개의 인터럽트 요구 라인중 어느 인터럽트 요구 라인이 상기 마이크로프로세서측에 인터럽트 신호를 발생하였는지를 결정할 수 있으며, 따라서 상기 인터럽트 신호의 발생원을 결정할 수 있다.
하지만, 상기 PC/AT 컴퓨터 시스템은 15개의 인터럽트 요구 라인에 제한되어 있다. 상기 컴퓨터 시스템을, 추가적인 기능, 예컨대 오디오, 비디오 및 멀티미디어를 포함하도록 확장하면, 필요한 레벨의 성능을 달성하는데 추가적인 인터럽트 처리 기능이 필요하다.
따라서, 개선된 인터럽트 요구 처리 능력을 제공하는 인터럽트 요구 라우터(router)가 필요하다.
본 발명은 컴퓨터 시스템의 인터럽트 분야에 관한 것이다. 특히, 본 발명은 컴퓨터 시스템의 인터럽트 처리 및 제어 분야에 관한 것이다.
도 1은 본 발명의 일실시예의 컴퓨터 시스템을 블록도 형태로 나타낸 도면.
도 2는 본 발명의 제2실시예의 인터럽트 요구 라우터를 블록도 형태로 나타낸 도면.
도 3은 도 1의 인터럽트 제어기를 블록도 형태로 나타낸 도면.
도 4는 본 발명의 제3실시예의 인터럽트 요구 라운터를 논리도 형태로 나타낸 도면.
도 5는 본 발명의 제4실시예의 인터럽트 요구 라우터를 회로도 형태로 나타낸 도면.
도 6은 본 발명의 제5실시예의 인터럽트 요구 라우터를 논리도 형태로 나타낸 도면.
도 7은 본 발명의 제6실시예의 인터럽트 요구 라우터를 논리도 형태로 나타낸 도면.
도 8은 본 발명의 제7실시예의 구동 모드 선택기를 블록도 형태로 나타낸 도면.
도 9는 본 발명의 제8실시예의 인터럽트 요구 라우터를 논리도 형태로 나타낸 도면.
새로운 인터럽트 요구 라우터에 대해 설명한다. 이 인터럽트 요구 라우터는 제1복수의 인터럽트 요구 신호를 수신하는 복수의 인터럽트 요구 입력; 구성값(configuration value)을 저장하는 복수의 레지스터; 상기 복수의 인터럽트 요구 입력과 상기 복수의 레지스터에 접속되어, 상기 제1복수의 인터럽트 요구 신호중 하나의 인터럽트 요구 신호에 응답하여 제2복수의 인터럽트 요구 신호를 발생하는 인터럽트 요구 처리 장치로서, 제2복수의 인터럽트 요구 신호중 상기 인터럽트 요구 신호가 상기 구성값에 의해 결정되는 인터럽트 요구 처리 장치; 및 상기 제2복수의 인터럽트 요구 신호를 전송하는 복수의 인터럽트 요구 출력을 구비하고 있다.
다른 실시예에서, 상기 인터럽트 요구 라우터는 또한 상기 인터럽트 요구 처리 장치에 접속되어, 상기 제1복수의 인터럽트 요구 신호의 극성 구성값을 저장하는 극성 레지스터로서, 상기 극성 구성값이 상기 제1복수의 인터럽트 요구 신호중 하나의 인터럽트 요구 신호의 액티브 신호 상태를 지시하는 극성 레지스터를 더 구비하고 있다.
또 다른 실시예에서, 상기 인터럽트 요구 라우터는 또한 상기 인터럽트 레지스터 처리 장치에 접속되어, 상기 복수의 인터럽트 요구 출력중 하나의 인터럽트 요구 출력의 구동 모드 구성값을 저장하는 인터럽트 요구 모드 레지스터로서, 상기 구동 모드 구성값이 상기 복수의 인터럽트 요구 출력중 하나의 인터럽트 요구 출력의 구동 모드를 지시하는 인터럽트 요구 모드 레지스터를 더 구비하고 있다.
인터럽트 요구 신호를 전송하는 방법에 대해서도 설명한다. 이 방법은 구성값을 레지스터에 저장하는 단계; 제1복수의 인터럽트 요구 신호중 하나의 인터럽트 요구 신호를 수신하는 단계; 및 제2복수의 인터럽트 요구 신호중 하나의 인터럽트 요구 신호를 발생하는 단계로서, 제2복수의 인터럽트 요구 신호중 상기 하나의 인터럽트 요구 신호가 상기 구성값에 의해 결정되는 단계를 포함하고 있다.
다른 실시예에서, 상기 방법은 극성 구성값을 저장하는 단계로서, 이 극성 구성값이 제1복수의 인터럽트 요구 신호중 상기 인터럽트 요구 신호의 액티브 신호 상태를 지시하는 단계를 더 포함하고 있다.
또 다른 실시예에서, 상기 방법은 구동 모드 구성값을 저장하는 단계로서, 이 구동 모드 구성값이 제2복수의 인터럽트 요구 신호중 상기 인터럽트 요구 신호의 구동 모드를 지시하는 단계를 더 포함하고 있다.
본 발명은 첨부 도면에서 예로서 설명되는 것이지 한정하는 것으로 설명되지 않으며, 이 도면에서 동일한 참조 부호는 유사한 소자를 나타낸다.
새로운 인터럽트 요구 라우터에 대해 설명한다. 이하의 상세한 설명에서는, 본 발명의 철저한 이해를 제공하기 위해 복수의 특정 상세 사항이 설명된다. 하지만, 이러한 특정 상세 사항없이도 본 발명이 실시될 수도 있음은 당업자에 의해 이해된다. 기타 다른 예에서는, 잘 알려진 방법, 절차, 구성 요소, 및 회로에 대해서는 본 발명이 모호해지지 않도록 상세히 설명하지 않는다.
후술되는 상세한 설명중 일부는 컴퓨터 시스템내의 데이타 비트에 대한 연산의 알고리즘 및 기호 표현에 의해 제시되고 있다. 이들 알고리즘 설명과 표현은 다른 당업자에게 그 동작의 실체를 가장 효과적으로 전달하기 위해 데이타 처리 분야의 숙련자에 의해 사용되는 수단들이다. 알고리즘은 여기에서, 그리고 일반적으로, 원하는 결과를 가져오는 스텝들의 일관성있는 순서로서 인식된다. 이들 스텝은 물리적인 양의 물리적인 처리를 필요로 하는 스텝들이다. 통상적으로, 반드시 그런 것은 아니더라도, 이들 양은 저장, 전송, 조합, 비교, 및 기타 다른 처리가 행해질 수 있는 전기적인 또는 자기적인 신호의 형태를 가지고 있다. 이들 신호를 비트, 값, 요소, 기호, 문자, 용어, 수자 등으로서 언급하는 것이 주로 일반적인 사용예라는 이유 때문에 때때로 편리한 것으로 판명되었다. 하지만, 이들 용어와 이와 유사한 용어 모두는 적절한 물리적인 양과 관련되어 있어야 하고, 그리고 이들 양에 적용되는 편리한 라벨에 불과함을 명심해야 한다. 이하의 설명으로부터 명백한 바와같이, 달리 특별하게 언급하지 않는 한, 본 발명 전반을 통해, "처리", 또는 "컴퓨팅" 또는 "산출" 또는 "결정" 또는 "디스플레이" 등과 같은 용어를 사용하여 행하는 설명은 컴퓨터 시스템, 또는 이와 유사한 전자 컴퓨팅 장치의 동작과 처리를 말하며, 이때 이 컴퓨터 시스템은 이 컴퓨터 시스템의 레지스터와 메모리내의 물리적인(전자적인) 양으로서 나타내어진 데이타를 처리하여, 컴퓨터 시스템 메모리 또는 레지스터 또는 기타 다른 그러한 정보 기억 장치, 전송 장치 또는 디스플레이 장치내의 물리적인 양으로서 유사하게 나타내어진 기타 다른 데이타로 변환한다.
도 1에는 본 발명의 일실시예의 컴퓨터 시스템이 블록도 형태로 예시되어 있다. 상기 컴퓨터 시스템은 버스(100), 키보드 인터페이스(101), 외부 메모리(102), 대용량 기억 장치(103), 프로세서(104), 디스플레이 장치 제어기(105), 인터럽트 제어기(106) 및 인터럽트 요구 라우터(107)를 구비하고 있다. 버스(100)는 디스플레이 장치 제어기(105), 키보드 인터페이스(101), 인터럽트 제어기(106), 마이크로프로세서(104), 메모리(102) 및 대용량 기억 장치(103)에 접속되어 있다. 디스플레이 장치 제어기(105)는 디스플레이 장치에 접속될 수 있다. 키보드 제어기(101)는 인터럽트 제어기(106)에 접속되어 있고, 그리고 키보드에 접속될 수 있다. 인터럽트 제어기(106)는 인터럽트 요구 라우터(107)에 접속되어 있다.
버스(100)는 단일의 버스 또는 복수의 버스의 조합일 수 있다. 일예로서, 버스(100)는 업계 표준 아키텍쳐(ISA) 버스, 확장된 업계 표준 아키텍쳐(EISA) 버스, 시스템 버스, X 버스, PS/2 버스, 주변 장치 연결 규칙(PCI) 버스, 퍼스널 컴퓨터 메모리 카드 국제 협회(PCMCIA) 버스 또는 기타 다른 버스를 구비하고 있을 수 있다. 버스(100)는 임의 버스의 조합을 구비하고 있을 수도 있다. 버스(100)는 상기 컴퓨터 시스템의 구성 요소들 사이에 통신 링크를 제공한다. 키보드 인터페이스(101)는 키보드 제어기 또는 기타 다른 키보드 인터페이스일 수 있다. 키보드 인터페이스(101)는 전용 장치일 수도 있고 또는 버스 제어기 또는 기타 다른 제어기와 같은 또 다른 장치에 존재할 수도 있다. 키보드 인터페이스(101)는 키보드를 상기 컴퓨터 시스템에 접속할 수 있도록 해 주며, 그리고 키보드로부터의 신호를 상기 컴퓨터 시스템측으로 전송한다. 외부 메모리(102)는 다이내믹 랜덤 액세스 메모리(DRAM) 장치, 스태틱 랜덤 액세스 메모리(SRAM) 장치, 또는 기타 다른 메모리 장치를 구비하고 있을 수 있다. 외부 메모리(102)는 프로세서(104)에 의한 사용을 위해 대용량 기억 장치(103)와 프로세서(104)로부터의 정보와 데이타를 저장한다. 대용량 기억 장치(103)는 하드 디스크 드라이브, 플로피 디스크 드라이브, CD-ROM 드라이브, 플래시 메모리 장치 또는 기타 다른 대용량 기억 장치일 수 있다. 대용량 기억 장치(103)는 정보와 데이타를 외부 메모리(102)측에 제공한다.
프로세서(104)는 외부 메모리(102)로부터의 정보와 데이타를 처리하고, 정보와 데이타를 외부 메모리(102)에 저장한다. 프로세서(104)는 또한 키보드 제어기(101)로부터 신호를 수신하고, 디스플레이 장치에서의 디스플레이를 위해 정보와 데이타를 디스플레이 장치 제어기(105)측으로 전송한다. 프로세서(104)는 복잡한 명령어 집합 컴퓨팅(CISC) 마이크로프로세서, 간략화된 명령어 집합 컴퓨팅(RISC) 마이크로프로세서, 매우 길이가 긴 명령어 워드(VLIW) 마이크로프로세서 또는 기타 다른 프로세서 장치일 수 있다. 디스플레이 장치 제어기(105)는 상기 컴퓨터 시스템에 디스플레이 장치의 접속을 가능하게 해 주며, 그리고 상기 디스플레이 장치와 상기 컴퓨터 시스템사이에서 인터페이스의 역할을 한다. 디스플레이 장치 제어기(105)는 단색 디스플레이 어댑터(MDA) 카드, 컬러 그래픽 어댑터(CGA) 카드, 향상된 그래픽 어댑터(EGA) 카드 또는 기타 다른 디스플레이 장치 제어기일 수 있다. 상기 디스플레이 장치는 텔레비젼 세트, 컴퓨터 모니터, 평면 디스플레이 장치 또는 기타 다른 디스플레이 장치일 수 있다. 상기 디스플레이 장치는 디스플레이 장치 제어기(105)를 통해 프로세서(104)로부터 정보와 데이타를 수신하고, 이 정보와 데이타를 상기 컴퓨터 시스템의 사용자에게 디스플레이해 준다.
인터럽트 제어기(106)는 인터럽트 요구 라우터(107), 주변 장치, 및 키보드 인터페이스(101)와 같은 기타 다른 구성 요소로부터 인터럽트 요구 신호를 수신한다. 인터럽트 요구 신호에 응답하여, 인터럽트 제어기(106)는 인터럽트 신호를 마이크로프로세서(104)측으로 전송한다. 인터럽트 제어기(106)는 또한 이 인터럽트 제어기(106)가 프로세서(104)로부터 질문을 수신할 때 상기 인터럽트의 발생원을 지시해 준다. 인터럽트 제어기(106)는 인텔 코포레이션에 의해 제조된 품번 8259의 제어기 또는 기타 다른 제어기일 수 있다. 인터럽트 요구 라우터(107)는 상기 레지스터에 구성값을 저장한다. 인터럽트 요구 라우터(107)는 또한 제1복수의 인터럽트 요구 신호를 수신하는 복수의 인터럽트 요구입력을 구비하고 있다. 인터럽트 요구 라우터(107)는 또한 제2복수의 인터럽트 요구 신호를 전송하는 복수의 인터럽트 요구 출력을 구비하고 있다. 상기 인터럽트 요구 출력은 인터럽트 제어기(106)에 접속되어 있다. 인터럽트 요구 라우터(107)가 인터럽트 요구 입력을 통해 제1복수의 인터럽트 요구 신호중 하나의 인터럽트 요구 신호를 수신하면, 인터럽트 요구 라우터(107)는 상기 제2복수의 인터럽트 요구 신호중 하나의 인터럽트 요구 신호를 인터럽트 제어기(106)측에 발생해 줄 수 있다. 상기 제2인터럽트 요구 신호중 상기 하나의 인터럽트 요구 신호는 상기 레지스터에 저장된 구성값에 의해 결정된다.
또한, 인터럽트 요구 라우터(107)는 각각의 인터럽트 요구 입력에 하나씩의 레지스터, 즉 복수의 레지스터를 구비하고 있을 수 있다. 이 경우에, 각각의 인터럽트 요구 입력은 개별적으로 제어가능하며, 그리고 인터럽트 요구 라우터(107)는 상기 인터럽트 요구 입력에 응답하여 어느 인터럽트 요구 출력 신호를 발생하도록, 또는 상기 인터럽트 요구 입력에 응답하여 어떠한 인터럽트 요구 출력 신호도 발생하지 않도록 프로그래밍될 수 있다.
각각의 인터럽트 요구 입력의 제어 가능성은 주어진 시스템 구성의 인터럽트 처리 성능을 최적화하는 인터럽트 요구 입력과 인터럽트 요구 출력 조합을 이용할 수 있는 융통성을 인터럽트 요구 라우터(107)측에 제공한다. 인터럽트 요구 라우터(107)의 프로그래밍 가능성은 상기 시스템 구성에서의 변화를 설명하기 위해, 또는 인터럽트 처리 성능을 또한 최적화하기 위해, 인터럽트 요구 입력과 인터럽트 요구 출력 조합을 변경시키는 능력을 인터럽트 요구 라우터(107)측에 제공한다. 또한, 프로그래밍 가능성은 상기 컴퓨터 시스템의 동작중에 인터럽트 요구 입력과 인터럽트 요구 출력을 변경시키는 능력을 인터럽트 요구 라우터(107)측에 제공한다.
도 2에는 본 발명의 제2실시예의 인터럽트 요구 라우터가 블록도 형태로 예시되어 있다. 인터럽트 요구 라우터(207)는 인터럽트 요구 처리 유닛(208), 레지스터(209), 레지스터(210), 레지스터(211), 레지스터(212), 레지스터(213), 레지스터(214), 레지스터(215), 레지스터(216), 레지스터(217), 레지스터(218), 레지스터(219), 레지스터(220), 레지스터(221), 레지스터(222), 레지스터(223) 및 레지스터(224)를 구비하고 있다. 이 실시예에서, 인터럽트 요구 라우터(207)는 또한 16개의 인터럽트 요구 입력을 구비하고 있다. 인터럽트 요구 라우터(207)는 상기 인터럽트 요구 입력을 통해 제1복수의 인터럽트 요구 신호(PCI15, PCI14, PCI13, PCI12, PCI11, PCI10, PCI9, PCI8, PCI7, PCI6, PCI5, PCI4, PCI3, PCI2, PCI1, PCI0)를 수신한다. 다른 실시예에서, 상기 PCI15 신호는 XXINT1 신호일 수 있고, 상기 PCI14 신호는 XXINT0 신호일 수 있으며, 상기 PCI13 신호는 SCSI1 신호일 수 있고, 상기 PCI12 신호는 SCSI0 신호일 수 있다. 인터럽트 요구 라우터(207)는 또한 복수의 인터럽트 요구 출력을 구비하고 있다. 인터럽트 요구 라우터(207)는 상기 인터럽트 요구 출력을 통해 제2복수의 인터럽트 요구 신호(IRQ15, IRQ14, IRQ13, IRQ12, IRQ11, IRQ10, IRQ9, IRQ8, IRQ7, IRQ6, IRQ5, IRQ4, IRQ3, IRQ2, IRQ1, IRQ0)를 전송한다.
이 실시예에서, 인터럽트 요구 처리 유닛(208)은 각각의 인터럽트 요구 입력에 하나씩의 레지스터, 즉 복수의 레지스터를 가지고 있다. 따라서, 각각의 인터럽트 요구 입력은 개별적으로 제어가능하다. 인터럽트 요구 처리 유닛(208)이 어떤 인터럽트 요구 입력을 통해 인터럽트 요구 신호를 수신하면, 인터럽트 요구 처리 유닛(208)은 인터럽트 요구 출력을 통해 인터럽트 요구 신호를 발생할 수 있다. 선택된 특정 인터럽트 요구 출력과 인터럽트 요구 출력 신호는 상기 인터럽트 요구 입력의 레지스터에 저장된 구성값에 의해 결정되며, 이때 인터럽트 요구 라우터(207)는 상기 입력으로부터 인터럽트 요구 신호를 수신한다. 일예로서, 인터럽트 요구 라우터(207)가 PCI8로 표기된 인터럽트 요구 입력을 통해 인터럽트 요구 신호를 수신하면, 인터럽트 요구 처리 유닛(208)은 레지스터(216)에 저장된 구성값을 결정하고, 레지스터(216)에 저장된 구성값이 IRQ5로 표기된 인터럽트 요구 출력과 일치할 때 IRQ5로 표기된 인터럽트 요구 출력을 통해 인터럽트 요구 신호를 발생한다. 한편, 상기 구성값이 어떠한 인터럽트 요구 출력과도 일치하지 않으면, 인터럽트 요구 라우터(207)는 인터럽트 요구 출력 신호를 발생하지 않는다. 특정 인터럽트 요구 입력과 관련되어 있는 구성 레지스터에 적절한 구성값을 저장함으로써, 인터럽트 요구 처리 유닛(208)은 특정 인터럽트 요구 출력을 통해 상기 구성값에 의해 특정된 인터럽트 요구 출력 신호를 발생하거나 인터럽트 요구 출력 신호를 전혀 발생하지 않는다.
복수의 인터럽트 요구 입력과 인터럽트 요구 출력 조합은 상기 구성 레지스터에 적절한 구성값을 저장함으로써 생성될 수 있다. 복수의 인터럽트 요구 입력은 단일의 인터럽트 요구 출력에 링크될 수 있고, 또는 단일의 인터럽트 요구 입력이 단일의 인터럽트 요구 출력에 링크될 수 있다. 또한, 복수의 인터럽트 요구 입력 또는 단일의 인터럽트 요구 입력은 어떠한 인터럽트 요구 출력에도 링크될 수 없다. 하지만, 어떤 주어진 시간에, 주어진 인터럽트 요구 입력에 대해 특정되면, 하나의 인터럽트 요구만이 출력된다. 또한, 레지스터(209-224)는 프로세서(104)에 의해 액세스가능하고, 따라서 프로세서(104)는 소프트웨어 명령에 응답하여 또는 사용자 입력에 응답하여 부팅(boot-up)시에 레지스터(209-224)에 구성값을 저장할 수 있다. 따라서, 인터럽트 요구 처리 유닛(208)에 의해 이용된 특정 인터럽트 요구 입력과 인터럽트 요구 출력 조합은 소프트웨어 프로그램의 실행 과정중에 변동될 수 있거나, 상기 컴퓨터 시스템의 동작 과정중에 변동될 수 있다. 도 2에 인터럽트 요구 입력으로서 리스트된 인터럽트 요구 신호는 PCI 컴퓨터 시스템에 의해 이용된 인터럽트 요구 신호이다. 인터럽트 요구 출력으로서 도 2에 리스트된 인터럽트 요구 신호는 EISA 인터럽트 요구 신호이다. 인터럽트 요구 라우터(207)는 도 1의 인터럽트 요구 라우터(107)의 구현예일 수 있다.
이 실시예에서, IRQ15를 선택하는데 사용된 구성값은 15, 즉 1111이고; IRQ14를 선택하는데 사용된 구성값은 14, 즉 1110이며; IRQ13을 선택하는데 사용된 구성값은 13, 즉 1101이고; IRQ12를 선택하는데 사용된 구성값은 12, 즉 1100이며; IRQ11을 선택하는데 사용된 구성값은 11, 즉 1011이고; IRQ10을 선택하는데 사용된 구성값은 10, 즉 1010이며; IRQ9를 선택하는데 사용된 구성값은 9, 즉 1001이고; IRQ8을 선택하는데 사용된 구성값은 8, 즉 1000이며; IRQ7를 선택하는데 사용된 구성값은 7, 즉 0111이고; IRQ6을 선택하는데 사용된 구성값은 6, 즉 0110이며; IRQ5를 선택하는데 사용된 구성값은 5, 즉 0101이고; IRQ4를 선택하는데 사용된 구성값은 4, 즉 0100이며; IRQ3을 선택하는데 사용된 구성값은 3, 즉 0011이고; IRQ1을 선택하는데 사용된 구성값은 1, 즉 0001이며; 그리고 어떠한 인터럽트 요구도 선택하지 않는데 사용된 구성값은 0, 즉 0000이다. 상이한 구성값을 이용한 기타 다른 배열이 상기 인터럽트 요구 신호(IRQ1, IRQ3-IRQ15)를 선택하는데에 사용될 수도 있음을 알게 된다.
도 3에는 도 1의 인터럽트 제어기가 블록도 형태로 예시되어 있다. 인터럽트 제어기(106)는 두 프로그래머블 인터럽트 제어기, 마스터 인터럽트 제어기(325) 및 슬레이브 인터럽트 제어기(326)를 구비하고 있다. 마스터 인터럽트 제어기(325)는 8개의 인터럽트 요구 신호를 수신한다. 7개의 인터럽트 요구 신호(IRQ0, IRQ1, IRQ3, IRQ4, IRQ5, IRQ6, IRQ7)는 주변 장치 또는 기타 다른 구성 요소로부터 출력되며, 그리고 하나의 인터럽트 요구 신호(IRQ2)는 슬레이브 인터럽트 제어기(326)로부터 출력된다. 상기 8개의 인터럽트 요구 신호(IRQ0-IRQ7)중 하나의 인터럽트 요구 신호에 응답하여, 마스터 인터럽트 제어기(325)는 인터럽트 신호를 마이크로프로세서(104)측으로 전송한다. 슬레이브 인터럽트 제어기(326)는 또한 8개의 인터럽트 요구 신호(IRQ8, IRQ9, IRQ10, IRQ11, IRQ12, IRQ13, IRQ14, IRQ15)를 수신한다. 슬레이브 인터럽트 제어기(326)가 상기 8개의 인터럽트 요구 신호(IRQ8-IRQ15)중 하나의 인터럽트 요구 신호를 수신하면, 슬레이브 인터럽트 제어기(326)는 상기 IRQ2 신호 라인을 통해 마스터 인터럽트 제어기(325)측으로 인터럽트 요구 신호를 전송한다. 이 방법으로, 15개의 인터럽트 요구 신호 라인(IRQ0, IRQ1, IRQ3, IRQ4, IRQ5, IRQ6, IRQ7, IRQ8, IRQ9, IRQ10, IRQ11, IRQ12, IRQ13, IRQ14, IRQ15)이 상기 컴퓨터 시스템측에 제공되어 있다.
도 4에는 본 발명의 제3실시예의 인터럽트 요구 라우터가 논리도 형태로 예시되어 있다. 도 4에는 하나의 인터럽트 요구 출력(IRQ13)용의 회로가 예시되어 있다. 기타 다른 인터럽트 요구 출력(IRQ1, IRQ3, IRQ4, IRQ5, IRQ6, IRQ7, IRQ8, IRQ9, IRQ10, IRQ11, IRQ12, IRQ14, IRQ15)용의 회로는 IRQ31용으로 예시되어 있는 상기 회로와 유사함을 알 수 있다. 인터럽트 요구 라우터(407)는 레지스터(409), 레지스터(410), 레지스터(411), 레지스터(412), 레지스터(413), 레지스터(414), 레지스터(415), 레지스터(416), 레지스터(417), 레지스터(418), 레지스터(419), 레지스터(420), 레지스터(421), 레지스터(422), 레지스터(423) 및 레지스터(424)를 구비하고 있다. 인터럽트 요구 라우터(407)는 또한 AND 게이트(429), AND 게이트(430), AND 게이트(431), AND 게이트(432), AND 게이트(433), AND 게이트(434), AND 게이트(435), AND 게이트(436), AND 게이트(437), AND 게이트(438), AND 게이트(439), AND 게이트(440), AND 게이트(441), AND 게이트(442), AND 게이트(443), AND 게이트(444) 및 OR 게이트(445)를 구비하고 있다. 레지스터(409-424)는 4비트 레지스터이다. 이 실시예에서, IRQ13에 대한 구성값은 1101이며, 따라서 AND 게이트(429-444)의 제2입력 단자는 반전을 가지고 있다. 인터럽트 요구 라우터(407)는 이 인터럽트 요구 라우터(407)가 인터럽트 요구 입력(PCI0-PCI15)중 어느 하나의 인터럽트 요구 입력을 통해 인터럽트 요구 신호를 수신하면 인터럽트 요구 출력(IRQ13)을 통해 인터럽트 요구 신호를 발생하며, 그리고 대응 인터럽트 요구 입력용의 레지스터는 1101인 구성값을 가지고 있다. 기타 다른 모든 상황에서, 인터럽트 요구 라우터(407)는 인터럽트 요구 출력(IRQ13)을 통해 인터럽트 요구 신호를 발생하지 않는다. 인터럽트 요구 라우터(407)는 도 1의 인터럽트 요구 라우터(107)와 도 2의 인터럽트 요구 라우터(207)의 구현예일 수 있다.
도 5에는 본 발명의 제4실시예의 인터럽트 요구 라우터가 회로도 형태로 예시되어 있다. 도 5에는 하나의 인터럽트 요구 출력(IRQ13)용의 회로가 예시되어 있다. 이와 유사한 회로가 기타 다른 인터럽트 요구 출력(IRQ1, IRQ3-IRQ12, IRQ14, IRQ15)용으로 사용될 수 있다. 인터럽트 요구 라우터(507)는 레지스터(509), 레지스터(510), 레지스터(511), 레지스터(512), 레지스터(513), 레지스터(514), 레지스터(515), 레지스터(516), 레지스터(517),레지스터(518), 레지스터(519), 레지스터(520), 레지스터(521), 레지스터(522), 레지스터(523) 및 레지스터(524)를 구비하고 있다. 인터럽트 요구 라우터(507)는 또한 AND 게이트(529), AND 게이트(530), AND 게이트(531), AND 게이트(532), AND 게이트(533), AND 게이트(534), AND 게이트(535), AND 게이트(536), AND 게이트(537), AND 게이트(538), AND 게이트(539), AND 게이트(540), AND 게이트(541), AND 게이트(542), AND 게이트(543), AND 게이트(544) 및 OR 게이트(545)를 구비하고 있다. 인터럽트 요구 라우터(507)는 프로그래머블 논리 장치, 프로그래머블 논리 어레이, 프로그래머블 어레이 논리 장치 또는 기타 다른 프로그래밍 논리 장치를 사용하여 구현될 수 있다. 인터럽트 요구 라우터(507)는 도 1의 인터럽트 요구 라우터(107) 또는 도 2의 인터럽트요구 라우터(207)의 구현예일 수 있다.
도 6에는 본 발명의 제5실시예의 인터럽트 요구 라우터가 논리도 형태로 예시되어 있다. 인터럽트 요구 라우터(607)는 레지스터(609), 레지스터(610), 레지스터(611), 레지스터(612), 레지스터(613), 레지스터(614), 레지스터(615), 레지스터(616), 레지스터(617), 레지스터(618), 레지스터(619), 레지스터(620), 레지스터(621), 레지스터(622), 레지스터(623) 및 레지스터(624)를 구비하고 있다. 레지스터(609-624)는 4비트 레지스터이고, 그리고 인터럽트 요구 입력(PCI15, PCI14, PCI13, PCI12, PCI11, PCI10, PCI9, PCI8, PCI7, PCI6, PCI5, PCI4, PCI3, PCI2, PCI1, PCI0)에 대한 구성값을 저장한다. 레지스터(609-624)는 도 2의 레지스터(209-224)와 유사한 방법으로 기능하며, 그리고 인터럽트 요구 라우터(607)가 도 2의 인터럽트 요구 라우터(207)와 유사한 방법으로 기능할 수 있도록 해 준다. 인터럽트 요구 라우터(607)는 도 4 또는 도 5의 회로를 이용함으로써 구현될 수 있다.
인터럽트 요구 라우터(607)는 또한 레지스터(649), 레지스터(650), 레지스터(651), 레지스터(652), 레지스터(653), 레지스터(654), 레지스터(655), 레지스터(656), 레지스터(657),레지스터(658), 레지스터(659), 레지스터(660),레지스터(661), 레지스터(662), 레지스터(663), 레지스터(664), 배타적 OR 게이트(669), 배타적 OR 게이트(670), 배타적 OR 게이트(671), 배타적 OR 게이트(672), 배타적 OR 게이트(673), 배타적 OR 게이트(674), 배타적 OR 게이트(675), 배타적 OR 게이트(676), 배타적 OR 게이트(677), 배타적 OR 게이트(678), 배타적 OR 게이트(679), 배타적 OR 게이트(680), 배타적 OR 게이트(681), 배타적 OR 게이트(682), 배타적 OR 게이트(683), 및 배타적 OR 게이트(684)를 구비하고 있다. 레지스터(649-664)는 각각 인터럽트 요구 입력과 관련되어 있고, 그리고 각각의 이들 레지스터는 특정 인터럽트 요구 입력과 관련되어 있는 극성 구성값을 저장한다. 이 극성 구성값은 1 또는 0이 될 수 있다. 특정 인터럽트 요구 입력에 대한 극성 구성값이 0이면, 인터럽트 요구 라우터(607)는 상기 특정 인터럽트 요구 입력측의 인터럽트 요구 신호가 논리 1 상태일 때 4비트 구성값에 의해 특정된 인터럽트 요구 출력 신호를 발생한다. 인터럽트 요구 라우터(607)는 상기 특정 인터럽트 요구 입력측의 인터럽트 요구 신호가 논리 0 일 때 인터럽트 요구 출력 신호를 발생하지 않는다. 따라서, 상기 특정 인터럽트 요구 입력에 대한 액티브 상태는 논리 1 상태가 된다.
한편, 특정 인터럽트 요구 입력에 대한 극성 구성값이 1이면, 인터럽트 요구 라우터(607)는 상기 특정 인터럽트 요구 입력측의 인터럽트 요구 신호가 논리 0 상태일 때, 4비트 구성값에 의해 특정된 상기 인터럽트 요구 출력 신호를 발생한다. 인터럽트 요구 라우터(607)는 상기 특정 인터럽트 요구 입력측의 인터럽트 요구 신호가 논리 1상태일 때에는 인터럽트 요구 출력 신호를 발생하지 않는다. 따라서, 상기 특정 인터럽트 요구 입력에 대한 액티브 상태는 논리 0 상태이다. 이 방법으로, 인터럽트 요구 라우터(607)는 상이한 극성 구조의 구성 요소와 호환성이 있을 수 있다.
이 실시예에서, 인터럽트 요구 라우터(607)는 각각의 인터럽트 요구 입력에 대해 하나씩의 극성 레지스터를 구비하고 있으며, 따라서 각각의 인터럽트 요구 입력은 극성에 대해 개별적으로 제어가능하다. 복수의 인터럽트 요구 입력과 극성 조합은 극성 레지스터(649-664)에 적절한 극성 구성값을 저장함으로써 생성될 수 있다. 또한, 복수의 인터럽트 요구 입력은 단일의 극성 레지스터에 접속될 수 있다. 이 경우에, 상기 인터럽트 요구 입력은 더 이상 개별적으로 제어할 수 없다. 상기 단일 극성 레지스터는 자신과 관련된 모든 인터럽트요구 입력을 제어한다. 상기 극성 레지스터에 대한 변동은 이 레지스터에 접속되어 있는 모든 인터럽트 요구 입력의 극성에 대한 변동을 일으킨다.
또한, 레지스터(649-664)는 프로세서(104)에 의해 액세스가능하며, 따라서, 프로세서(104)는 소프트웨어 명령에 응답하여 또는 사용자 입력에 응답하여, 부팅시에 레지스터(649-664)에 극성 구성값을 저장할 수 있다. 따라서, 인터럽트 요구 라우터(607)에 의해 이용된 특정 인터럽트 요구 입력과 극성 조합은 소프트웨어 프로그램의 실행 과정중에 변동될 수 있거나, 상기 컴퓨터 시스템의 동작 과정중에 변동될 수 있다.
인터럽트 요구 라우터(607)는 도 1의 인터럽트 요구 라우터(107) 또는 도 2의 인터럽트 요구 라우터(207)의 구현예일 수 있다.
도 7에는 본 발명의 제6실시예의 인터럽트 요구 라우터가 블록도 형태로 예시되어 있다. 인터럽트 요구 라우터(707)는 구동 모드 선택기(769), 구동 모드 선택기(770), 구동 모드 선택기(771), 구동 모드 선택기(772), 구동 모드 선택기(773), 구동 모드 선택기(774), 구동 모드 선택기(775), 구동 모드 선택기(776), 구동 모드 선택기(777), 구동 모드 선택기(778), 구동 모드 선택기(779), 구동 모드 선택기(780), 구동 모드 선택기(781), 및 구동 모드 선택기(782)를 구비하고 있다. 구동 모드 선택기(769-782)는 인터럽트 요구 출력(IRQ15-IRQ3,IRQ1)에 각각 접속되어 있다. 구동 모드 선택기(769-782)는 인터럽트 요구 출력 신호(IRQ15-IRQ3,IRQ1)의 구동 모드를 각각 선택한다. 인터럽트 요구 라우터(707)가 각각의 인터럽트 요구 출력에 대해 하나의 구동 모드 선택기를 구비하고 있기 때문에, 각각의 인터럽트 요구 출력은 구동 모드에 대해 개별적으로 제어가능하다. 상기 구동 모드 선택기는 또한 상기 인터럽트 요구 입력측에 접속되어 있는 인터럽트요구 라우터(707)와 구성 요소가 상이한 구동 모드를 가지고 있는 각종 구성 요소와 호환성이 있도록 해 준다.
하나의 구동 모드는 인터럽트 요구 출력 신호를 공급하기 위해 대응 인터럽트 요구 출력측의 제1전위(예컨대, 5 또는 3.3 볼트)를 구동할 수 있고, 그리고 인터럽트 요구 출력 신호의 공급을 해제하기 위해 대응 인터럽트 요구 출력측의 제2전위(예컨대, 접지전위)를 구동할 수 있다. 이 구동 모드는 에지 모드라고 할 수 있다. 에지 모드의 경우에, 상기 인터럽트 요구 출력 신호를 수신하는 인터럽트 요구 라우터(707)에 접속되어 있는 구성 요소는 상기 인터럽트 요구 출력 신호의 에지 부분에 대응된다. 제2구동 모드는 인터럽트 요구 출력 신호를 공급하기 위해 대응 인터럽트 요구 출력측의 제1전위를 구동하고, 그리고 인터럽트 요구 출력 신호의 공급을 해제하기 위해 대응 인터럽트 요구 출력을 플로팅시킬 수 있다. 이 구동 모드는 레벨 모드라고 할 수 있다. 레벨 모드의 경우에, 상기 인터럽트 요구 출력 신호를 수신하는 인터럽트 요구 라우터(707)에 접속되어 있는 구성 요소는 상기 인터럽트 요구 출력 신호의 상기 레벨 부분에 대응된다. 기타 다른 실시예에서, 기타 다른 구동 모드가 선택될 수 있다. 일예로서, 하나의 구동 모드는 인터럽트 요구 출력 신호를 공급하기 위해 대응 인터럽트 요구 출력을 플로팅시킬 수 있고, 그리고 인터럽트 요구 출력 신호의 공급을 해제하기 위해 대응 인터럽트 요구 출력측의 제1전위를 구동할 수 있다.
인터럽트 요구 라우터(707)가 인터럽트 요구 입력중 어느 하나의 인터럽트 요구 입력을 통해 인터럽트 요구 신호를 수신하면, 인터럽트 요구 라우터(707)는 대응 구동 모드 선택기에 의해 선택된 구동 모드에서 인터럽트 요구 출력을 통해 인터럽트 요구 신호를 발생한다. 선택된 상기 특정 인터럽트 요구 출력과 인터럽트 요구 출력 신호는 인터럽트 요구 입력의 레지스터에 저장된 구성값에 의해 결정되며, 이때, 인터럽트 요구 라우터(707)는 상기 레지스터로부터 인터럽트 요구 신호를 수신한다. 디스에이블 값(예컨대, 0000)이 상기 레지스터에 저장될 수 있다. 이 경우에, 인터럽트 요구 라우터(707)는 상기 인터럽트 요구 입력측의 인터럽트 요구 신호에 응답하여 상기 특정 인터럽트 요구 출력을 통해 인터럽트 요구 출력 신호를 발생하지 않는다.
인터럽트 요구 라우터(707)는 도 1의 인터럽트 요구 라우터(107) 또는 도 2의 인터럽트 요구 라우터(207)의 구현예일 수 있다.
도 8에는 본 발명의 제7실시예의 구동 모드 선택기가 블록도 형태로 예시되어 있다. 구동 모드 선택기(869)는 멀티플렉서(885), 멀티플렉서(886), 3상태 버퍼(887), 및 레지스터(888)를 구비하고 있다. 멀티플렉서(885)의 제1입력 단자는 인터럽트 처리 장치(808)에 접속되어 있고, 그리고 멀티플렉서(885)의 제2입력 단자는 제1전압 전위(예컨대, 접지 전위)에 접속되어 있다. 멀티플렉서(885)의 선택 단자는 레지스터(888)에 접속되어 있다. 멀티플렉서(886)의 제1입력 단자는 제2전압 전위(예컨대, 5 볼트 또는 3.3 볼트)에 접속되어 있고, 그리고 멀티플렉서(886)의 제2입력 단자는 인터럽트 처리 장치(808)에 접속되어 있다. 멀티플렉서(886)의 선택 단자는 레지스터(888)에 접속되어 있다. 멀티플렉서(885)의 출력 단자는 3상태 버퍼(887)의 입력 단자에 접속되어 있고, 그리고 멀티플렉서(886)의 출력 단자는 3상태 버퍼(887)의 인에이블 단자에 접속되어 있다. 3상태 버퍼(887)의 출력 단자는 인터럽트 요구 출력측에 접속되어 있다.
레지스터(888)는 인터럽트 요구 출력에 대한 구동 모드 구성값을 저장한다. 이 구동 모드 구성값이 논리 1이면, 멀티플렉서(885)는 제1입력 단자를 선택하고 그리고 멀티플렉서(886)도 또한 제1입력 단자를 선택한다. 멀티플렉서(886)에 의한 상기 제1입력 단자의 선택은 3상태 버퍼(887)가 인에이블되도록 한다. 멀티플렉서(885)가 제1논리 상태(예컨대, 논리 0)의 신호를 수신하면, 상기 제1신호 상태의 신호가 3상태 버퍼(887)측으로 전송되고, 그리고 3상태 버퍼(887)는 상기 인터럽트 요구 출력을 통해 상기 제1신호 상태의 신호를 전송한다. 멀티플렉서(885)가 제2신호 상태(예컨대, 논리 1)의 신호를 수신하면, 상기 제2신호 상태의 신호는 3상태 버퍼(887)측으로 전송되고, 그리고 3상태 버퍼(887)는 상기 인터럽트 요구 출력을 통해 상기 제1신호 상태의 신호를 전송한다. 설명된 이 구동 모드가 에지 모드이다.
한편, 상기 구동 모드 구성값이 논리 0이면, 멀티플렉서(885)는 상기 제2입력 단자를 선택하고, 또한, 멀티플렉서(886)는 제2입력 단자를 선택한다. 멀티플렉서(886)에 의한 상기 제2입력 단자의 선택은 인터럽트 처리 장치(808)로부터 상기 멀티플렉서(886)가 제1신호 상태(예컨대, 논리 0)의 신호를 수신하면 3상태 버퍼(887)가 디스에이블되도록 하고, 그리고 인터럽트 처리 장치(808)로부터 제2신호 상태(예컨대, 논리 1)의 신호를 멀티플렉서(886)가 수신하면 인에이블되도록 한다. 3상태 버퍼(887)가 인에이블되면, 상기 제1신호 상태의 신호는 멀티플렉서(885)로부터 3상태 버퍼(887)의 입력측으로 전송되고, 그리고 3상태 버퍼(887)는 상기 인터럽트 요구 출력을 통해 상기 제1신호 상태의 신호를 전송한다. 따라서, 인터럽트 처리 유닛(808)이 제1신호 상태의 신호를 전송하면, 3상태 버퍼(887)는 그 출력 단자를 플로팅시키고, 그리고 인터럽트 처리 유닛(808)이 제2신호 상태의 신호를 전송하면, 3상태 버퍼(887)는 제1신호 상태의 신호를 전송한다. 설명된 이 구동 모드가 레벨 모드이다.
다른 실시예에서, 구동 모드 선택기(869)는 또한 AND 게이트를 구비하고 있다. 이 AND 게이트는 멀티플렉서(885)와 인터럽트 요구 처리 유닛(808)사이에 위치되어 있다. 상기 AND 게이트의 제1입력 단자는 인터럽트 요구 처리 유닛(808)에 접속되어 있다. 상기 제2입력 단자의 반전은 상기 인터럽트 확인 응답 신호 라인에 접속되어 있다. 상기 AND 게이트의 출력 단자는 멀티플렉서(885)의 제1입력 단자에 접속되어 있다. 상기 인터럽트 확인 응답 신호는 인터럽트 서비스 루틴의 완료시에 제공된다. 상기 인터럽트 확인 응답 신호가 제공되면, 상기 AND 게이트는 제1신호 상태(즉, 논리 0)의 출력 신호를 멀티플렉서(885)측으로 전송한다. 또한, 멀티플렉서(885)는 제1신호 상태의 출력 신호를, 상기 인터럽트 요구 출력측으로 제1신호 상태의 출력 신호를 또한 전송하는 3상태 버퍼(887)측으로 전송한다. 이 방법으로, 인터럽트 요구 출력 신호에서 에지가 생성된다.
상기 에지는 인터럽트 요구 출력 신호를 수신하는 구성요소가 에지 민감성일 수 있기 때문에 필수적이다. 에지 민감성 구성 요소는 신호 상태를 검출하는데 에지를 필요로 한다. 인터럽트 처리 유닛(808)이 인터럽트 요구 입력 신호를 수신하면, 인터럽트 처리 유닛(808)은 상기 AND 게이트측에 신호를 제공할 수 있다. 인터럽트 처리 유닛(808)은 상기 인터럽트 요구가 서비스중인 동안에 공급된 AND 게이트에 상기 신호 라인을 유지한다. 제2인터럽트 요구 입력 신호가 인터럽트 요구 서비스 동작의 완료 전에 도달하고, 그리고 동일한 인터럽트 요구 출력신호를 발생하면, 인터럽트 처리 유닛(808)은 제2인터럽트 요구 때문에 상기 제1인터럽트 요구 서비스의 완료 후일지라도 상기 AND 게이트에 상기 신호 라인을 유지한다. 에지 민감성 구성요소는 상기 제2인터럽트 요구 출력 신호를 검출할 수 없게 된다. 검출을 인에이블시키기 위해서, 상기 인터럽트 확인 응답 신호는 에지를 제공하기 위해 상기 제1인터럽트 요구 서비스의 완료후에 제공된다.
또한, 레지스터(888)는 프로세서(104)에 의해 액세스가능하며, 따라서 프로세서(104)는 소프트웨어 명령에 응답하여 또는 사용자 입력에 응답하여, 부팅시 레지스터(888)에 구동 모드 구성값을 저장할 수 있다. 따라서, 인터럽트 요구 라우터(807)에 이용된 특정 구동 모드는 소프트웨어 프로그램의 실행 과정중에 변동될 수 있거나, 상기 컴퓨터 시스템의 동작 과정중에 변동될 수 있다. 구동 모드 선택기(869)는 도 7의 구동 모드 선택기(769), 구동 모드 선택기(770), 구동 모드 선택기(771), 구동 모드 선택기(772), 구동 모드 선택기(773), 구동 모드 선택기(774), 구동 모드 선택기(775), 구동 모드 선택기(776), 구동 모드 선택기(777), 구동 모드 선택기(778), 구동 모드 선택기(779), 구동 모드 선택기(780), 구동 모드 선택기(781), 또는 구동 모드 선택기(782)의 구현예일 수 있다.
도 9에는 본 발명의 제8실시예의 인터럽트 요구 라우터가 논리도 형태로 예시되어 있다. 인터럽트 요구 라우터(907)는 인터럽트 처리 유닛(908)을 구비하고 있다. 인터럽트 처리 유닛(908)은 도 2의 인터럽트 처리 유닛(208)과 유사한 방법으로 기능한다. 인터럽트 처리 유닛(908)은 도 4 또는 도 5의 회로를 사용함으로써 구현될 수 있다.
인터럽트 요구 라우터(907)는 또한 레지스터(949), 레지스터(950), 레지스터(951), 레지스터(952), 레지스터(953), 레지스터(954),레지스터(955), 레지스터(956), 레지스터(957),레지스터(958), 레지스터(959), 레지스터(960),레지스터(961), 레지스터(962), 레지스터(963), 레지스터(964), AND 게이트(969), AND 게이트(970), AND 게이트(971), AND 게이트(972), AND 게이트(973), AND 게이트(974), AND 게이트(975), AND 게이트(976), AND 게이트(977), AND 게이트(978), AND 게이트(979), AND 게이트(980), AND 게이트(981), AND 게이트(982), AND 게이트(983), AND 게이트(984) 및 OR 게이트(985)를 구비하고 있다. 레지스터(949-964)는 각각 인터럽트 요구 입력과 관련되어 있으며, 그리고 각각의 이들 레지스터는 상기 특정 인터럽트 요구 입력과 관련된 시스템 관리 인터럽트(SMI) 구성값을 저장한다. 이 SMI 구성값은 1 또는 0이 될 수 있다. 특정 인터럽트 요구 입력에 대한 상기 SMI 구성값이 1이면, 인터럽트 요구 라우터(907)는 인터럽트 요구 라우터(907)가 특정 인터럽트 요구 신호를 수신할 때, SMI 신호를 발생한다. 한편, 특정 인터럽트 요구 입력에 대한 상기 SMI 구성값이 0이면, 인터럽트 요구 라우터(907)는 상기 특정 인터럽트 요구 입력 신호에 응답하여 상기 SMI 신호를 발생하지 않는다.
이 실시예에서, 인터럽트 요구 라우터(907)는 각각의 인터럽트 입력에 대해 하나의 SMI 레지스터를 구비하고 있으며, 따라서, 각각의 인터럽트 요구 입력은 SMI 신호 발생에 대해 개별적으로 제어가능하다. 복수의 인터럽트 요구 입력과 SMI 구성 조합은 레지스터(949-964)에 적절한 SMI 구성값을 저장함으로써 생성될 수 있다. 또한, 복수의 인터럽트 요구 입력이 단일의 SMI 레지스터에 접속될 수 있다. 이 경우에, 인터럽트 요구 입력은 더 이상 개별적으로 제어할 수 없다. 상기 단일의 SMI 레지스터는 자신과 관련된 모든 인터럽트 입력을 제어한다. 상기 SMI 레지스터에 대한 변동은 이 레지스터에 접속되어 있는 모든 인터럽트 요구 입력의 SMI 발생 특성에 대한 변동을 일으킨다.
또한, 레지스터(949-964)는 프로세서(104)에 의해 액세스가능하며, 따라서, 프로세서(104)는 소프트웨어 명령에 응답하여 또는 사용자 입력에 응답하여, 부팅시에 SMI 구성값을 레지스터(949-964)에 저장할 수 있다. 따라서, 인터럽트 요구 라우터(907)에 의해 이용된 특정 인터럽트 요구 입력과 SMI 구성 조합은 소프트웨어 프로그램의 실생 과정중에 변동될 수 있거나, 상기 컴퓨터 시스템의 동작 과정중에 변동될 수 있다.
또 다른 실시예에서, 상기 SMI 신호는 시스템 관리 인터럽트 신호가 아닌 서버 관리 인터럽트 신호이다.
또 다른 실시예에서, 인터럽트 요구 라우터(907)는 또한 레지스터(986), 레지스터(987), AND 게이트(988), AND 게이트(989) 및 OR 게이트(990)를 구비하고 있다. 레지스터(986)와 레지스터(987)는 각각 인터럽트 요구 입력(PCI15,PCI14)에 접속되어 있고, 그리고 각각의 이들 레지스터는 특정 인터럽트 요구 입력과 관련된 시스템 오류(SERR) 구성값을 저장한다. 이 SERR 구성값은 1 또는 0이 될 수 있다. 특정 인터럽트 요구 입력에 대한 상기 SERR 구성값이 1이면, 인터럽트 요구 라우터(907)는 이 인터럽트 요구 라우터(907)가 특정 인터럽트 요구 입력 신호를 수신할 때 SERR 신호를 발생한다. 한편, 특정 인터럽트 요구 신호에 대한 상기 SERR 구성값이 0이면, 인터럽트 요구 라우터(907)는 특정 인터럽트 요구 입력 신호에 응답하여 상기 SERR 신호를 발생하지 않는다.
이 실시예에서, 인터럽트 요구 라우터(907)는 인터럽트 요구 입력(PCI15, PCI14)에 대해 하나의 SERR 레지스터를 구비하고 있으며, 따라서, 이들 PCI15와 PCI14는 SERR 신호 발생에 대해 개별적으로 제어가능하다. 복수의 인터럽트 요구 입력과 SERR 구성 조합은 적절한 SERR 구성값을 레지스터(986, 987)에 저장함으로써 생성될 수 있다. 또한, 복수의 인터럽트 요구 입력은 단일의 SERR 레지스터에 접속될 수도 있다. 이 경우에는, 상기 인터럽트 요구 입력은 더 이상 개별적으로 제어할 수 없다. 상기 단일의 SERR 레지스터는 자신과 관련되어 있는 모든 인터럽트 요구 입력을 제어한다. 상기 SERR 레지스터에 대한 변동은 이 레지스터에 접속되어 있는 모든 인터럽트 요구 입력의 SERR 발생 특성에 대한 변동을 일으킨다.
또한, 레지스터(986)와 레지스터(987)는 프로세서(104)에 의해 액세스가능하며, 따라서 프로세서(104)는 소프트웨어 명령에 응답하여 또는 사용자 입력에 응답하여, 부팅시에 SERR 구성값을 레지스터(986)와 레지스터(987)에 저장할 수 있다. 따라서, 인터럽트 요구 라우터(907)에 의해 이용된 특정 인터럽트 요구 입력과 SERR 구성 조합은 소프트웨어 프로그램의 실행 과정중에 변동될 수 있거나, 상기 컴퓨터 시스템의 동작 과정중에 변동될 수 있다.
인터럽트 요구 라우터(907)는 도 1의 인터럽트 요구 라우터(107) 또는 도 2의 인터럽트 요구 라우터(207)의 구현예일 수 있다.
이상의 설명에서, 본 발명은 그 특정 실시예를 참조하여 설명되었다. 하지만, 첨부된 청구의 범위에 설명된 발명의 보다 넓은 취지와 범위로부터 이탈하지 않고 각종 수정예 및 변경예가 행해질 수도 있음은 명백해진다. 따라서, 명세서와 도면은 제한적인 의미라기 보다는 예시적인 것으로 간주되어야 한다.
이상의 설명을 읽은 후에 본 발명의 다수의 변형예 및 수정예에 대해서 이해를 하게 되지만, 예로서 도시 및 설명된 상기 특정 실시예는 한정을 고려한 것으로 결코 의도되지 않았음을 이해해야 한다. 그러므로, 특정 실시예의 상세 사항에 대한 참조는 청구의 범위에 한정되도록 의도되지 않으며, 청구의 범위는 본 발명에 필수적인 것으로 간주되는 구성만에 대해 언급하고 있다.
이와같이, 인터럽트 요구 신호를 전송하는 방법 및 장치에 대해 설명되었다.

Claims (21)

  1. 인터럽트 요구 신호를 전송하는 인터럽트 요구 라우터에 있어서,
    제1복수의 인터럽트 요구 신호를 수신하는 복수의 인터럽트 요구 입력;
    구성값을 저장하는 복수의 레지스터;
    상기 복수의 인터럽트 요구 입력과 상기 복수의 레지스터에 접속되어, 상기 제1복수의 인터럽트 요구 신호중 하나의 신호에 응답하여 제2복수의 인터럽트 요구 신호중 하나의 인터럽트 요구 신호를 발생하는 인터럽트 요구 처리 장치로서, 제2복수의 인터럽트 요구 신호중 상기 인터럽트 요구 신호가 상기 구성값에 의해 결정되는 인터럽트 요구 처리 장치; 및
    상기 제2복수의 인터럽트 요구 신호를 전송하는 복수의 인터럽트 요구 출력을 구비하고 있는 것을 특징으로 하는 인터럽트 요구 라우터.
  2. 제 1 항에 있어서, 상기 제1복수의 인터럽트 요구 신호는 16개의 인터럽트 요구 신호를 포함하고 있고, 그리고 상기 제2복수의 인터럽트 요구 신호는 14개의 인터럽트 요구 신호를 포함하고 있는 것을 특징으로 하는 인터럽트 요구 라우터.
  3. 제 2 항에 있어서, 상기 복수의 레지스터는 16개의 구성값을 저장하는 16개의 레지스터를 구비하고 있는 것을 특징으로 하는 인터럽트 요구 라우터.
  4. 제 3 항에 있어서, 각각의 상기 구성값은 상기 14개의 인터럽트 요구 신호중 하나의 인터럽트 요구 신호를 지시하는 것을 특징으로 하는 인터럽트 요구 라우터.
  5. 제 1 항에 있어서, 상기 인터럽트 요구 처리 장치에 접속되어, 상기 제1복수의 인터럽트 요구 신호중 하나의 인터럽트 요구 신호의 극성 구성값을 저장하는 극성 레지스터로서, 상기 극성 구성값이 상기 제1복수의 인터럽트 요구 신호중 하나의 인터럽트 요구 신호의 액티브 신호 상태를 지시하는 극성 레지스터를 더 구비하고 있는 것을 특징으로 하는 인터럽트 요구 라우터.
  6. 제 5 항에 있어서, 상기 인터럽트 요구 처리 장치는 상기 인터럽트 요구 처리 장치가 상기 액티브 신호 상태에서 상기 제1복수의 인터럽트 요구 신호중 하나의 인터럽트 요구 신호를 수신할 때에 응답하여 제2복수의 인터럽트 요구 신호중 상기 인터럽트 요구 신호를 발생하는 것을 특징으로 하는 인터럽트 요구 라우터.
  7. 제 1 항에 있어서, 상기 인터럽트 요구 처리 장치에 접속되어, 상기 복수의 인터럽트 요구 출력중 하나의 인터럽트 요구 출력의 구동 모드 구성값을 저장하는 인터럽트 요구 모드 레지스터로서, 상기 구동 모드 구성값이 상기 복수의 인터럽트 요구 출력중 하나의 인터럽트 요구 출력의 구동 모드를 지시하는 인터럽트 요구 모드 레지스터를 더 구비하고 있는 것을 특징으로 하는 인터럽트 요구 라우터.
  8. 제 7 항에 있어서, 상기 구동 모드는 레벨 모드인 것을 특징으로 하는 인터럽트 요구 라우터.
  9. 제 7 항에 있어서, 상기 구동 모드는 에지 모드인 것을 특징으로 하는 인터럽트 요구 라우터.
  10. 컴퓨터 시스템에 있어서,
    데이타를 저장하는 메모리;
    상기 메모리에 접속되어, 상기 데이타를 처리하는 마이크로프로세서;
    상기 마이크로프로세서에 접속되어, 상기 마이크로프로세서측에의 디스플레이 장치의 접속을 가능하게 하는 디스플레이 장치 제어기; 및
    상기 마이크로프로세서에 접속되어, 이 마이크로프로세서측으로 인터럽트 요구 신호를 전송하는 인터럽트 요구 라우터를 구비하고 있고,
    상기 인터럽트 요구 라우터는 제1복수의 인터럽트 요구 신호를 수신하는 복수의 인터럽트 요구 입력;
    구성값을 저장하는 복수의 레지스터;
    상기 복수의 인터럽트 요구 입력과 상기 복수의 레지스터에 접속되어, 상기 제1복수의 인터럽트 요구 신호중 하나의 인터럽트 요구 신호에 응답하여 제2복수의 인터럽트 요구 신호중 하나의 인터럽트 요구 신호를 발생하는 인터럽트 요구 처리 장치로서, 제2복수의 인터럽트 요구 신호중 상기 인터럽트 요구 신호가 상기 구성값에 의해 결정되는 인터럽트 요구 처리 장치; 및
    상기 제2복수의 인터럽트 요구 신호를 전송하는 복수의 인터럽트 요구 출력을 구비하고 있는 것을 특징으로 하는 컴퓨터 시스템.
  11. 제 10 항에 있어서, 상기 인터럽트 요구 처리 장치에 접속되어, 상기 제1복수의 인터럽트 요구 신호중 하나의 인터럽트 요구 신호의 극성 구성값을 저장하는 극성 레지스터로서, 상기 극성 구성값이 상기 제1복수의 인터럽트 요구 신호중 하나의 인터럽트 요구 신호의 액티브 신호 상태를 지시하는 극성 레지스터를 더 구비하고 있는 것을 특징으로 하는 인터럽트 요구 라우터.
  12. 제 11 항에 있어서, 상기 인터럽트 요구 처리 장치는 이 인터럽트 요구 처리 장치가 상기 액티브 신호 상태에서 상기 제1복수의 인터럽트 요구 신호중 하나의 인터럽트 요구 신호를 수신할 때에 응답하여 제2복수의 인터럽트 요구 신호중 상기 인터럽트 요구 신호를 발생하는 것을 특징으로 하는 인터럽트 요구 라우터.
  13. 제 10 항에 있어서, 상기 인터럽트 요구 처리 장치에 접속되어, 상기 복수의 인터럽트 요구 출력중 하나의 인터럽트 요구 출력의 구동 모드 구성값을 저장하는 인터럽트 요구 모드 레지스터로서, 상기 구동 모드 구성값이 상기 복수의 인터럽트 요구 출력중 하나의 인터럽트 요구 출력의 구동 모드를 지시하는 인터럽트 요구 모드 레지스터를 더 구비하고 있는 것을 특징으로 하는 인터럽트 요구 라우터.
  14. 인터럽트 요구 신호를 전송하는 방법에 있어서,
    구성값을 레지스터에 저장하는 단계;
    제1복수의 인터럽트 요구 신호중 하나의 인터럽트 요구 신호를 수신하는 단계; 및
    제2복수의 인터럽트 요구 신호중 하나의 인터럽트 요구 신호를 발생하는 단계로서, 제2복수의 인터럽트 요구 신호중 상기 인터럽트 요구 신호가 상기 구성값에 의해 결정되는 단계를 포함하고 있는 것을 특징으로 하는 방법.
  15. 제 14 항에 있어서, 극성 구성값을 저장하는 단계로서, 이 극성 구성값이 제1복수의 인터럽트 요구 신호중 상기 인터럽트 요구 신호의 액티브 신호 상태를 지시하는 단계를 더 포함하고 있는 것을 특징으로 하는 방법.
  16. 제 15 항에 있어서, 제2복수의 인터럽트 요구 신호중 상기 인터럽트 요구 신호는 제1복수의 인터럽트 요구 신호중 상기 인터럽트 요구 신호가 상기 액티브 신호 상태일 때 발생되는 것을 특징으로 하는 방법.
  17. 제 14 항에 있어서, 구동 모드 구성값을 저장하는 단계로서, 상기 구동 모드 구성값이 제2복수의 인터럽트 요구 신호중 상기 인터럽트 요구 신호의 구동 모드를 지시하는 단계를 더 포함하고 있는 것을 특징으로 하는 방법.
  18. 제 16 항에 있어서, 제2복수의 인터럽트 요구 신호중 상기 인터럽트 요구 신호는 상기 구동 모드에서 발생되는 것을 특징으로 하는 방법.
  19. 인터럽트 요구 신호를 발생하는 인터럽트 요구 라우터에 있어서,
    구성값을 레지스터에 저장하는 수단;
    제1복수의 인터럽트 요구 신호중 하나의 인터럽트 요구 신호를 수신하는 수단; 및
    상기 저장하는 수단과 상기 수신하는 수단에 접속되어, 제2복수의 인터럽트 요구 신호중 하나의 인터럽트 요구 신호를 발생하는 수단으로서, 제2복수의 인터럽트 요구 신호중 상기 인터럽트 요구 신호가 상기 구성값에 의해 결정되는 수단을 구비하고 있는 것을 특징으로 하는 인터럽트 요구 라우터.
  20. 제 18 항에 있어서, 상기 발생하는 수단에 접속되어, 극성 구성값을 저장하는 수단으로서, 상기 극성 구성값이 제1복수의 인터럽트 요구 신호중 상기 인터럽트 요구 신호의 액티브 신호 상태를 지시하는 수단을 더 구비하고 있는 것을 특징으로 하는 인터럽트 요구 라우터.
  21. 제 18 항에 있어서, 상기 발생하는 수단에 접속되어, 구동 모드 구성값을 저장하는 수단으로서, 상기 구동 모드 구성값이 제2복수의 인터럽트 요구 신호중 상기 인터럽트 요구 신호의 구동 모드를 지시하는 수단을 더 구비하고 있는 것을 특징으로 하는 인터럽트 요구 라우터.
KR1019970706028A 1995-03-01 1996-03-01 컴퓨터 시스템의 인터럽트 제어 장치 및 방법 KR100246710B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US8/396,740 1995-03-01
US08/396,740 US5640571A (en) 1995-03-01 1995-03-01 Interrupt steering for a computer system

Publications (2)

Publication Number Publication Date
KR19980702623A KR19980702623A (ko) 1998-08-05
KR100246710B1 true KR100246710B1 (ko) 2000-03-15

Family

ID=23568452

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970706028A KR100246710B1 (ko) 1995-03-01 1996-03-01 컴퓨터 시스템의 인터럽트 제어 장치 및 방법

Country Status (5)

Country Link
US (1) US5640571A (ko)
EP (1) EP0812436A4 (ko)
KR (1) KR100246710B1 (ko)
AU (1) AU5090396A (ko)
WO (1) WO1996027156A1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0156173B1 (ko) * 1995-11-21 1998-11-16 문정환 인터럽트 발생회로
DE29519211U1 (de) * 1995-12-04 1996-03-28 Siemens Ag Rechner
US5850555A (en) * 1995-12-19 1998-12-15 Advanced Micro Devices, Inc. System and method for validating interrupts before presentation to a CPU
US5815733A (en) * 1996-02-01 1998-09-29 Apple Computer, Inc. System for handling interrupts in a computer system using asic reset input line coupled to set of status circuits for presetting values in the status circuits
KR100200968B1 (ko) * 1996-10-17 1999-06-15 윤종용 화상형성장치의 호스트 인터페이스회로
US5881294A (en) * 1997-03-18 1999-03-09 Vlsi Technology, Inc. System for transforming PCI level interrupts
US6192439B1 (en) * 1998-08-11 2001-02-20 Hewlett-Packard Company PCI-compliant interrupt steering architecture
KR100333355B1 (ko) * 1998-12-30 2002-08-28 주식회사 하이닉스반도체 마이크로컴퓨터의인터럽트제어장치
JP3769428B2 (ja) * 1999-09-30 2006-04-26 富士通株式会社 浮動割込みを保留できる情報処理装置および割込み条件変更命令実行方法
DE50114481D1 (de) * 2000-09-22 2008-12-24 Infineon Technologies Ag Vorrichtung zur Auswahl und Weiterleitung von empfangenen Unterbrechungsanfragen gemäss konfigurierbarer Konditionen
US7103696B2 (en) * 2001-04-04 2006-09-05 Adaptec, Inc. Circuit and method for hiding peer devices in a computer bus
US6877057B2 (en) * 2002-01-25 2005-04-05 Dell Products L.P. Information handling system with dynamic interrupt allocation apparatus and methodology
US7269709B2 (en) * 2002-05-15 2007-09-11 Broadcom Corporation Memory controller configurable to allow bandwidth/latency tradeoff
US7106167B2 (en) * 2002-06-28 2006-09-12 Heetronix Stable high temperature sensor system with tungsten on AlN
GB2396445B (en) * 2002-12-19 2005-12-21 Advanced Risc Mach Ltd An interrupt controller and interrupt controlling method for prioritizing interrupt requests generated by a plurality of interrupt sources
US20050080961A1 (en) * 2003-10-09 2005-04-14 Bedwell Ryan D. Communication steering for use in a multi-master shared resource system
TWI258083B (en) 2003-11-20 2006-07-11 Via Tech Inc Interrupt signal control system and control method
CN1983220B (zh) * 2005-12-17 2010-05-05 鸿富锦精密工业（深圳）有限公司 多信号源共用信号输入电路
US7415557B2 (en) 2006-06-06 2008-08-19 Honeywell International Inc. Methods and system for providing low latency and scalable interrupt collection
US20100088446A1 (en) * 2008-10-06 2010-04-08 Texas Instruments Incorporated Prioritizing interrupt controller
GB2495543A (en) * 2011-10-14 2013-04-17 St Microelectronics Res & Dev An arrangement for routing requests

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4918686A (en) * 1987-07-27 1990-04-17 Hitachi, Ltd. Data transfer network suitable for use in a parallel computer
US5101497A (en) * 1988-09-09 1992-03-31 Compaq Computer Corporation Programmable interrupt controller
US5261107A (en) * 1989-11-03 1993-11-09 International Business Machines Corp. Programable interrupt controller
JPH0743653B2 (ja) * 1990-07-25 1995-05-15 株式会社東芝 割込みコントローラ
US5287523A (en) * 1990-10-09 1994-02-15 Motorola, Inc. Method for servicing a peripheral interrupt request in a microcontroller
JP2855298B2 (ja) * 1990-12-21 1999-02-10 インテル・コーポレーション 割込み要求の仲裁方法およびマルチプロセッサシステム
JPH0581040A (ja) * 1991-09-20 1993-04-02 Fujitsu Ltd コンピユータシステム
US5361005A (en) * 1993-03-31 1994-11-01 Hewlett-Packard Company Configurable driver circuit and termination for a computer input/output bus
US5381541A (en) * 1993-05-26 1995-01-10 International Business Machines Corp. Computer system having planar board with single interrupt controller and processor card with plural processors and interrupt director

Also Published As

Publication number Publication date
EP0812436A1 (en) 1997-12-17
KR19980702623A (ko) 1998-08-05
US5640571A (en) 1997-06-17
WO1996027156A1 (en) 1996-09-06
EP0812436A4 (en) 1999-07-28
AU5090396A (en) 1996-09-18

Similar Documents

Publication Publication Date Title
KR100246710B1 (ko) 컴퓨터 시스템의 인터럽트 제어 장치 및 방법
KR900006549B1 (ko) 데이타 처리 시스템
US5675794A (en) Method and apparatus for configuring multiple agents in a computer system
US5802269A (en) Method and apparatus for power management of distributed direct memory access (DDMA) devices
EP0556295B1 (en) Protected hot key function for microprocessor-based computer system
US4757441A (en) Logical arrangement for controlling use of different system displays by main proessor and coprocessor
US6895530B2 (en) Method and apparatus for controlling a data processing system during debug
US4833596A (en) Logical arrangement for controlling use of different system displays by main processor and co-processor
US5481725A (en) Method for providing programmable interrupts for embedded hardware used with programmable interrupt controllers
US4598356A (en) Data processing system including a main processor and a co-processor and co-processor error handling logic
US5072450A (en) Method and apparatus for error detection and localization
US6263395B1 (en) System and method for serial interrupt scanning
US6070204A (en) Method and apparatus for using universal serial bus keyboard to control DOS operations
EP0473405A2 (en) Communication system in data processing apparatus
US5475846A (en) Apparatus for processing PCMCIA interrupt requests
US7783817B2 (en) Method and apparatus for conditional broadcast of barrier operations
US5815733A (en) System for handling interrupts in a computer system using asic reset input line coupled to set of status circuits for presetting values in the status circuits
US5381541A (en) Computer system having planar board with single interrupt controller and processor card with plural processors and interrupt director
US6061599A (en) Auto-configuration support for multiple processor-ready pair or FRC-master/checker pair
KR930007675B1 (ko) 확장 유닛이 접속가능한 컴퓨터 유닛의 리쥼처리의 제어 시스템
US6466998B1 (en) Interrupt routing mechanism for routing interrupts from peripheral bus to interrupt controller
US4961067A (en) Pattern driven interrupt in a digital data processor
EP0331487B1 (en) Data transfer control system
KR20070080493A (ko) 하드웨어 폴링 처리기를 포함한 데이터 처리 시스템
EP0473277B1 (en) Apparatus for controlling access to a data bus

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091201

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee