KR100313939B1

KR100313939B1 - 인터럽트제어기

Info

Publication number: KR100313939B1
Application number: KR1019980053289A
Authority: KR
Inventors: 고남곤
Original assignee: 김영환; 현대반도체 주식회사
Priority date: 1998-12-05
Filing date: 1998-12-05
Publication date: 2001-12-20
Also published as: KR20000038329A; DE19956704A1; US6581120B1

Abstract

본 발명은 마이크로 콘트롤러 유니트(MCU)의 인터럽트 제어기에 관한 것으로, 인터럽트(Interrupt) 발생 후, 더욱 빠르게 실제 인터럽트 서비스 루틴을 실행하는데 적당하도록 한 인터럽트 제어기에 관한 것으로, CPU로 부터 인터럽트 온/오프 명령어를 수신하여 저장하고 있는 인터럽트 마스크 레지스터와, 상기 CPU로 부터 인터럽트 우선 순위의 명령어를 수신하여 저장하는 인터럽트 우선 순위 레지스터와, 상기 인터럽트 마스크 레지스터의 명령어에 의해 각 주변장치들로 부터 인터럽트 발생 신호를 선택적으로 수신하여 출력하는 인터럽트 마스크 회로부와, 상기 인터럽트 마스크 회로부로 부터 인터럽트 신호들을 받아 상기 인터럽트 우선 순위 레지스터의 명령에 의해 우선 순위를 결정하여 상기 CPU의 인터럽트 단에 출력하는 우선순위 결정회로부와, 상기 우선순위 결정회로부에서 출력되는 인터럽트 신호가 어떤 주변 장치의 신호인가를 저장하고 그에 상응하는 인터럽트 명령 레지스터 선택신호를 출력하는 인터럽트 상태 레지스터와, 인터럽트 발생시 분기될 명령어를 상기 CPU부터 저장하고 있다가 상기 인터럽트 상태 레지스터의 선택 신호에 따라 인터럽트 명령어를 CPU에 출력하는 인터럽트 명령 레지스터과, 상기 CPU와 인터럽트 제어기 간의 어드레스 신호를 입출력하는 버스 인터페이스 회로부와, 상기 CPU로 부터 인터럽트 제어기에 입력되는 데이터 신호를 버퍼링하는 버퍼부를 포함하여 구성된 것이다.

Description

인터럽트 제어기{Interrupt Controller}

본 발명은 마이크로 콘트롤러 유니트(MCU)의 인터럽트 제어기에 관한 것으로, 인터럽트(Interrupt) 발생 후, 더욱 빠르게 실제 인터럽트 서비스 루틴을 실행하는데 적당하도록 한 인터럽트 제어기에 관한 것이다.

일반적으로 인터럽트는 실행 중인 프로그램을 일시 중단하고 다른 프로그램을 끼워 넣어 실행시키는 것을 말한다.

즉, 인터럽트 요인이 되는 조건이 생겼을 때 실행 중인 프로그램을 중단하여 강제적으로 특정한 주소로 제어를 옮기고, 준비되어 있는 인터럽트 처리 프로그램을 실행시키며, 그 처리가 끝나면 원래의 프로그램으로 되돌아가서 계속 실행시킨다.

따라서, 프로그램 처리의 효율화, 입출력 장치의 동시 동작 온라인 처리의 효율화를 기할 수 있다.

인터럽트 요인의 종류로는 입출력 종료 인터럽트, 프로그램 인터럽트, 감시 프로그램 호출, 장해 인터럽트 등이 있다.

이와 같은 인터럽트 신호를 발생하는 종래의 인터럽트 제어기를 첨부된 도면을 참조하여 설명하면 다음과 같다.

도 1은 종래의 인터럽트 제어기의 구조 및 주변장치와 CPU와의 접속도를 나타낸 것이다.

인터럽트 제어기(3)는 CPU(1)와 주변 장치들(2) 사이에서 동작하는 것이다.

종래의 인터럽트 제어기(3)는 상기 CPU(1)로 부터 인터럽트 온/오프 명령어를 수신하여 저장하고 있는 인터럽트 마스크 레지스터(Interrupt Mask Register) (4)와, 상기 CPU(1)로 부터 인터럽트 우선 순위의 명령어를 수신하여 저장하는 인터럽트 우선 순위 레지스터(Interrupt Priority Register)(5)와, 상기 인터럽트 마스크 레지스터(4)의 명령어에 의해 각 주변장치들(2)로 부터 인터럽트 발생 신호(INT0, INT1, INT2, …)를 선택적으로 수신하여 출력하는 인터럽트 마스크 회로부(6)와, 상기 인터럽트 마스크 회로부(6)로 부터 인터럽트 신호들을 받아 상기 인터럽트 우선 순위 레지스터(5)의 명령에 의해 우선 순위를 결정하여 CPU(1)의 인터럽트단에 출력하는 우선순위 결정회로부(7)와, 상기 우선순위 결정회로부(7)에서 출력되는 인터럽트 신호가 어떤 주변 장치의 신호인가를 저장하는 인터럽트 상태 레지스터(Interrupt Status Register)(9)와, 상기 CPU(1)와 인터럽트 제어기(3) 간의 어드레스 신호를 입출력하는 버스 인터페이스 회로부(8)와, 상기 CPU(1)로 부터 인터럽트 제어기(3)에 입력되는 데이터 신호를 버퍼링하는 버퍼부(10)를 포함하여 구성된다. 여기서, 각 레지스터들은 내부 데이터 버스에 연결되어 있다.

이와 같이 구성된 종래의 인터럽트 제어기의 동작은 다음과 같다.

도 2는 종래의 인터럽트 제어 방법을 나타낸 순서도이다.

각 주변장치들(2)로 부터 발생되는 인터럽트 신호(INT0, INT1 …INTn)는 인터럽트 마스크 회로부(6)에 입력된다. 그러나 이때, 인터럽트 마스크 레지스터(4)에 저장된 명령에 따라서 인터럽트를 수용하지 않은 주변장치에서 발생된 인터럽트 신호는 인터럽트 마스크 회로부(6)에 입력되더라도 인터럽트 동작에는 전혀 관계가없이 인터럽트 마스크 회로부(6)에서 받아들이지 않는다.

인터럽트 마스크 회로부(6)에서 출력되는 인터럽트 신호는 우선순위 결정회로부(7)에 입력되고, 우선순위 결정회로부(7)는 상기 인터럽트 우선순위 레지스터(5)의 명령에 의해 수신된 인터럽트 신호 중 우선 순위를 정하여 CPU(1)의 인터럽트 단에 출력하고 동시에 각 주변장치 중 어떤 주변장치의 인터럽트 신호가 CPU(1)에 출력되었는지를 인터럽트 상태 레지스터(9)에 기록한다.

CPU(1)는 인터럽트가 발생하였으므로, 현재 실행중인 프로그램의 수행을 정지하고 인터럽트 서비스 루틴(ARM 7 CPU의 경우는 18h, 각 CPU마다 서로 다름)이 있는 곳으로 분기하는 명령을 수행한다. 즉, 18h에는 인터럽트 서비스 루틴으로 분기하기 위한 명령이 있다.

인터럽트 서비스 루틴으로 들어가면, 먼저, 인터럽트를 금지 시키고(2S), 인터럽트 제어기(2)의 인터럽트 상태 레지스터(9)을 읽어 어떤 주변장치가 인터럽트를 발생시켰는지 찾는다(3S, 4S).

그후 해당 장치의 실제 서비스 루틴의 번지를 계산한 후(5S), 실제 인터럽트 서비스 루틴을 실행하여 인터럽트를 발생시킨 인터럽트 제어기의 인터럽트 서비스를 실행한다(6S).

이상에서 설명한 종래의 인터럽트 제어기 및 인터럽트 발생 방법에 있어서는 다음과 같은 문제점이 있었다.

즉, 종래에는 인터럽트 서비스 루틴으로 들어가서, 인터럽트 상태 레지스터를 읽어 어떤 주변 장치에서 인터럽트가 발생한 것인지를 판독한 후 실제 인터럽트 서비스를 하기 위한 번지를 계산해야 하므로 인터럽트가 발생하여 반응하는 시간이 길어진다.

본 발명은 이와 같은 문제점을 해결하기 위하여 안출한 것으로, 인터럽트 명령어가 CPU에 페치(Fetch)되고 실행되도록하여 인터럽트 발생 후 더욱 빠른 반응 시간을 갖도록 한 인터럽트 제어기를 제공하는데 그 목적이 있다.

도 1은 종래의 인터럽트 제어기의 구조를 나타낸 블럭도

도 2는 종래의 인터럽트 동작 순서도

도 3은 본 발명 일 실시예의 인터럽트 제어기의 구조를 나타낸 블록도

도 4는 본 발명에 따른 인터럽트 명령 레지스터의 구성도

도 5는 본 발명 인터럽트 명령 레지스터의 1 비트 구조도

도 6는 본 발명 인터럽트 명령 레지스터의 동작을 설명한 표

도면의 주요부분에 대한 부호의 설명

11 : CPU 12 : 주변 장치들

13 : 인터럽트 제어기 14 : 인터럽트 마스크 레지스터

15 : 인터럽 우선 순위 레지스터 16 : 인터럽트 마스크 회로부

17 : 우선 순위 결정회로부 18 : 버스 인터페이스부

19 : 인터럽트 상태 레지스터 20 : 버퍼부

21 : 인터럽트 명령 레지스터 31 : 멀티플렉서

32 : 디코더 33 : 레지스터부

34 : 공통 벡터

이와 같은 목적을 달성하기 위한 본 발명의 인터럽트 제어기는 CPU로 부터 인터럽트 온/오프 명령어를 수신하여 저장하고 있는 인터럽트 마스크 레지스터와, 상기 CPU로 부터 인터럽트 우선 순위의 명령어를 수신하여 저장하는 인터럽트 우선 순위 레지스터와, 상기 인터럽트 마스크 레지스터의 명령어에 의해 각 주변장치들로 부터 인터럽트 발생 신호를 선택적으로 수신하여 출력하는 인터럽트 마스크 회로부와, 상기 인터럽트 마스크 회로부로 부터 인터럽트 신호들을 받아 상기 인터럽트 우선 순위 레지스터의 명령에 의해 우선 순위를 결정하여 상기 CPU의 인터럽트 단에 출력하는 우선순위 결정회로부와, 상기 우선순위 결정회로부에서 출력되는 인터럽트 신호가 어떤 주변 장치의 신호인가를 저장하고 그에 상응하는 인터럽트 명령 레지스터 선택신호를 출력하는 인터럽트 상태 레지스터와, 인터럽트 발생시 분기될 명령어를 상기 CPU부터 저장하고 있다가 상기 인터럽트 상태 레지스터의 선택 신호에 따라 인터럽트 명령어를 CPU에 출력하는 인터럽트 명령 레지스터과, 상기 CPU와 인터럽트 제어기 간의 어드레스 신호를 입출력하는 버스 인터페이스 회로부와, 상기 CPU로 부터 인터럽트 제어기에 입력되는 데이터 신호를 버퍼링하는 버퍼부를 포함하여 구성됨에 그 특징이 있다.

상기와 같은 본 발명의 인터럽트 제어기를 첨부된 도면을 참조하여 보다 상세하게 설명하면 다음과 같다.

도 3은 본 발명 일실시예의 인터럽트 제어기의 구성 블록도이고, 도 4는 본 발명에 따른 인터럽트 명령 레지스터의 구성도이며, 도 5는 본 발명에 따른 인터럽트 명령 레지스터의 1 비트 구조도이다.

인터럽트 제어기(13)는 CPU(11)와 주변 장치들(12) 사이에서 동작하는 것이다.

본 발명의 인터럽트 제어기(13)는 상기 CPU(11)로 부터 인터럽트 온/오프 명령어를 수신하여 저장하고 있는 인터럽트 마스크 레지스터(Interrupt Mask Register)(14)와, 상기 CPU(11)로 부터 인터럽트 우선 순위의 명령어를 수신하여 저장하는 인터럽트 우선 순위 레지스터(Interrupt Priority Register)(15)와, 상기 인터럽트 마스크 레지스터(14)의 명령어에 의해 각 주변장치들(12)로 부터 인터럽트 발생 신호(INT0, INT1, INT2, …)를 선택적으로 수신하여 출력하는 인터럽트 마스크 회로부(16)와, 상기 인터럽트 마스크 회로부(16)로 부터 인터럽트 신호들을 받아 상기 인터럽트 우선 순위 레지스터(15)의 명령에 의해 우선 순위를 결정하여 CPU(11)의 인터럽트 단에 출력하는 우선순위 결정회로부(17)와, 상기 우선순위 결정회로부(17)에서 출력되는 인터럽트 신호가 어떤 주변 장치의 신호인가를 저장하고 그에 상응하는 레지스터 선택 신호(IIR-SEL)를 출력하는 인터럽트 상태 레지스터(Interrupt Status Register)(19)와, 상기 CPU(11)와 인터럽트 제어기(13) 간의 어드레스 신호를 입출력하여 CPU(11)와 인터럽트 제어기(13) 내의 각 레지스터에 제어 신호를 전송하며, 특히 인터럽트 명령 레지스터(21)에는 인터럽트 읽기/쓰기 제어신호(IIR-R/W)를 전달하는 버스 인터페이스 회로부(18)와, 상기 레지스터 선택 신호(IIR-SEL)와 제어 신호(IIR-R/W)에 의해 인터럽트 발생시 분기될 명령어를 저장하는 인터럽트 명령 레지스터(Interrupt Instruction Register, IIR)(21)과, 상기 CPU(11)로 부터 인터럽트 제어기(13)에 입력되는 데이터 신호를 버퍼링하는 버퍼부(20)를 포함하여 구성된다. 여기서, 인터럽트 제어기(13)내의 모든 레지스터들은 내부의 데이터 버스에 접속되어 있다.

그리고, 상기 인터럽트 명령 레지스터의 구성은 도 4와 같다.

즉, 상기 인터럽트 명령 레지스터 선택신호(IIR-SEL) 및 인터럽트 명령 레지스터 읽기/쓰기 제어 신호(IIR-R/W)를 입력하여 한 신호를 선택적으로 출력하는 멀티플렉서(MUX)(31)와, 상기 멀티플렉서(31)에서 출력되는 어드레스 신호를 디코딩하여 각 레지스터 셀(cell) 선택신호(/CS)를 출력하는 디코더(32)와, 상기 디코더(32)에서 출력되는 레지스터 셀 선택신호에 따라 내부 데이터 버스를 통해 입력되는 데이터를 저장하는 레지스터부(33)와, 상기 레지스터부(33)에 기록되는 명령어의 공통부분을 저장하는 공통 벡터(34)를 구비하여 구성된다.

이와 같이 구성되는 인터럽트 명령 레지스터의 1 비트 구조는 도 5와 같다.

즉, 상기 각 레지스터 셀 선택 신호(/CS)와 읽/쓰기 제어 신호를 논리 합 연산하여 출력하는 오아 게이트(OR gate)(41)와, 상기 오아 게이트(31)와, 상기 오아게이트(41)의 신호를 기록 인에이블 신호로 하여 출력 데이터를 래치시키는 래치부(42)와, 상기 읽기/쓰기 제어신호를 반전하는 인버터(43)와, 상기 인버터(43)의 출력 신호에 따라 상기 래치부(43)의 출력을 버퍼링하는 버퍼부(44)를 구비하여 구성된다.

이와 같이 구성된 본 발명의 인터럽트 제어기의 동작은 다음과 같다.

도 6는 본 발명 인터럽트 명령 레지스터의 동작을 설명하기 위한 표이다.

상기 CPU(11)는 시스템 초기화 과정에서 인터럽트 명령 레지스터(21)의 공통 벡터(34) 및 레지스터부(33)에 인터럽트 발생시 분기될 명령을 기록한다.

그리고 시스템이 정상 동작하는 도중에 주변 장치에서 인터럽트 신호가 발생되면, 종래와 같은 방법으로 주변 장치에서 발생된 인터럽트 신호가 인터럽트 마스크 회로부(16) 및 인터럽트 우선 순위 결정회로부(17)를 거쳐 CPU(11)의 인터럽트 단에 입력된다.

그리고 이와 동시에 인터럽트 상태 레지스터(19)에서 인터럽트가 발생된 주변 장치에 상응하는 인터럽트 명령 레지스터를 선택한다. 그러면, 인터럽트 명령 레지스터(21)에서는 해당 명령을 CPU(11)에 출력하고, CPU(11)는 곧 바로 실제 인터럽트 서비스 루틴을 실행한다.

즉, 도 6에서 ARM 7 CPU의 경우, 정상 동작을 하던 중 인터럽트 신호가 입력되면 프로그램 카운터가 18h에서 2 점프하여 20h가 된다.

그리고 인터럽트 명령 레지스터(21)내의 선택된 레지스터 값의 명령을 읽어서 인터럽트 서비스를 실행한다.

만약, 인터럽트 명령 레지스터(21)의 각 레지스터부(33)에서 도 6과 같이 명령어가 기록되어 있고, 인터럽트 제어기(21)내의 IIR #0이 선택되었다고 가정하면 다음과 같다.

도 6에서와 같이 IIR #0에는 16진수 02가 저당되어 있으므로, 이를 2진수로 표현하면 10이된다. 그런데 CPU에서 읽혀질 때 좌측으로 2비트 쉬프트(shift)되므로 2진수 10은 1000이된다. 따라서 현재의 위치 20h에서 1000에 해당하는 8만큼 점프되므로 28h로 분기되어 인터럽트 서비스가 실행된다.

그리고, 인터럽트 제어기(21)의 IIR #1의 레지스터부가 선택된다면, 상기에서 설명한 바와 같이, 16진수 4020은 4(0100),0(0000),2(0010),0(0000)이므로 2진수 100,0000,0010,0000가 되고 좌측으로 2비트 쉬프트되므로 1,0000,0000,1000,0000이 된다. 2진수 1,0000,0000,1000,0000은 10진수 10080에 해당하므로 20h에서 10080 점프한 100A0h 번지로 분기한다.

또한, IIR #2가 선택된 경우, 명령어 FF,FF,F8은 2의 보수 값(signed 2's complement)이므로 현재의 위치 20h에서 -20 점프하여 0 번지로 분기하여 인터럽트 서어비를 실행한다.

이와 같이, CPU(11)가 초기화되면서 각 주변 장치들에 해당하는 인터럽트 분기 명령어가 인터럽트 명령 레지스터(21)에 저장되고, 임의의 주변 장치로 부터 인터럽트 신호가 발생되면, 인터럽트 신호는 우선순위 결정회로부(17)를 통해 CPU(11)에 입력됨과 동시에 인터럽트 상태 레지스터(19)에서 어떤 주변 장치에서 인터럽트 신호가 발생되었는가를 판단하여 인터럽트 명령 레지스터(21)의 해당 레지스터부를 선택하므로, CPU(11)는 상기에서 설명한 바와 같이 해당 레지스터부(33)에 기록된 명령어를 계산하여 인터럽트 서어스를 실행한다.

이상에서 설명한 바와 같은 본 발명의 인터럽트 제어기에 있어서는 다음과 같은 효과가 있다.

즉, 본 발명의 인터럽트 제어기는 CPU 초기화시 인터럽트 명령 레지스터의 공통 벡터 및 저장부에 인터럽트 발생시 분기될 명령을 미리 기록한 후, 인터럽트 신호가 발생되면 해당되는 명령을 읽어와서 바로 실제 인터럽트 서비스를 실행하므로 인터럽트 반응 속도를 매우 빠르게 할 수 있다.

Claims

CPU로 부터 인터럽트 온/오프 명령어를 수신하여 저장하고 있는 인터럽트 마스크 레지스터와,

상기 CPU로 부터 인터럽트 우선 순위의 명령어를 수신하여 저장하는 인터럽트 우선 순위 레지스터와,

상기 인터럽트 마스크 레지스터의 명령어에 의해 각 주변장치들로 부터 인터럽트 발생 신호를 선택적으로 수신하여 출력하는 인터럽트 마스크 회로부와,

상기 인터럽트 마스크 회로부로 부터 인터럽트 신호들을 받아 상기 인터럽트 우선 순위 레지스터의 명령에 의해 우선 순위를 결정하여 상기 CPU의 인터럽트 단에 출력하는 우선순위 결정회로부와,

상기 우선순위 결정회로부에서 출력되는 인터럽트 신호가 어떤 주변 장치의 신호인가를 저장하고 그에 상응하는 인터럽트 명령 레지스터 선택신호를 출력하는 인터럽트 상태 레지스터와,

인터럽트 발생시 각각의 주변 장치에 해당하는 분기될 명령어를 상기 CPU부터 저장하고 있다가 상기 인터럽트 상태 레지스터의 선택 신호에 따라 인터럽트 명령어를 CPU에 출력하는 인터럽트 명령 레지스터과,

상기 CPU와 인터럽트 제어기 간의 어드레스 신호를 입출력하는 버스 인터페이스 회로부와,

상기 CPU로 부터 인터럽트 제어기에 입력되는 데이터 신호를 버퍼링하는 버퍼부를 포함하여 구성됨을 특징으로 하는 인터럽트 제어기.
제 1 항에 있어서,

상기 인터럽트 제어기내의 모든 레지스터들은 내부의 데이터 버스에 접속되어 있고, 인터럽트 명령 레지스터를 선택하기 위한 신호가 인터럽트 상태 레지스터와 인터럽트 명령 레지스터 사이에는 인터럽트 명령 선택신호 라인(IIR-SEL)이 연결되어 있으며, 상기 버스 인터페이스 회로부와 인터럽트 명령 레지스터 사이에는 인터럽트 명령 읽기/쓰기 제어신호 라인(IIR-R/W)이 연결되어 있음을 특징으로 하는 인터럽트 제어기.
제 1 항에 있어서,

상기 인터럽트 명령 레지스터는 상기 인터럽트 명령 레지스터 선택신호(IIR-SEL) 및 인터럽트 명령 레지스터 읽기/쓰기 제어 신호(IIR-R/W)를 입력하여 한 신호를 선택적으로 출력하는 멀티플렉서와,

상기 멀티플렉서에서 출력되는 어드레스 신호를 디코딩하여 각 레지스터 셀(cell) 선택신호를 출력하는 디코더와,

상기 디코더에서 출력되는 레지스터 셀 선택신호에 따라 내부 데이터 버스를 통해 입력되는 데이터를 저장하는 복수개의 레지스터부와,

상기 모든 레지스터에 공통으로 선택되는 데이터를 저장하는 공통 벡터를 구비하여 구성됨을 특징으로 하는 인터럽트 제어기.
제 1 항에 있어서,

상기 인터럽트 명령 레지스터의 1비트는 상기 각 레지스터 셀 선택 신호(/CS)와 읽/쓰기 제어 신호를 논리 합 연산하여 출력하는 오아 게이트(OR gate)와,

상기 오아 게이트의 신호를 기록 인에이블 신호로 하여 출력 데이터를 래치시키는 래치부와,

상기 읽기/쓰기 제어신호를 반전하는 인버터와,

상기 인버터의 출력 신호에 따라 상기 래치부의 출력을 버퍼링하는 버퍼부를 구비하여 구성됨을 특징으로 하는 인터럽트 제어기.