SU1451703A1 - Устройство дл контрол хода программы - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано дл  контрол  хода программ цифровых ЭВМ. Устройство позвол ет повысить оперативность контрол  по обнаружению ощибок хода программы . Это достигаетс  введением в устройство сумматора, дополнительной схемы сравнени , счетчика начальной установки.и элементов логики. Введение дополнительных элементов позвол ет уменьшить аппаратурные затраты за счет сокращени  объемов дополнительной пам ти и сократить врем  обнаружени  ошибок хода программы с точностью до выполн емой команды. 1 ил. Ш СП

Description

4аь СП

о

00

Изобретение относитс  к вычислительной технике и может быть использовано дл  контрол  хода программы цифровых ЭВМ.

Целью изобретени   вл етс  повышение оперативности контрол .

Устройство дл  контрол  хода программ , представлено на чертеже.

Устройство .содержит регистр Т кода команды дл  хранени  кода выполн емой команды, регистр 2 адреса команды дл  хранени  адреса выполн емой команды, регистр 3 адреса перехода дл  .хранени  адреса перехода, счетчик 4 слов адреса, счетчик 5 начальной установки, элемент ИЛИ 6, дешифратор 7, сумматор 8, первую схему 9 сравнени , вторую схему 10 сравнени , элементы И 11-13, элемент ИЛИ-НЕ 14, триггер 15 ошибки, информационный вход (шину данных) 16 устройства , адресный вход (адресную шину ) 17 устройства, вход 18 чтени  устройства, вход 19 признака первого байта команды устройства, вход 20 начальной установки в исходное состо ние устройства, вход 21 подтверждени  прерывани , выход 22 запроса прерывани  устройства, шину 23 управ лени .

Устройство работает следующим образом .

В основу работы устройства контро

л  положен тот факт, что по ходу выполн емой команды определ етс  адрес следующей команды.

Все команды разделены на две группы: линейные команды, после выполне-г ни  которых выполн етс  следующа  команда; команды перехода, после выполнени  которых, в зависимости от условий , выполн етс  следующа  команда j или же команда, адрес которой указан

в команде перехода. I

выполнении очередной команды сравниваетс  ее адрес с ранее рассчитанными адресами. Положительный результат сравнени  свидетельствует о том, что программа выполн етс  по адресам правильно. Отрицательный результат сравнени  свидетельствует о нарушении хода выполнени  программы.

Запись информации в регистр 1 ..ко- да .-команды и регистр 2 адреса команды выполн етс  по заднему фронту сигнала чтени  первого слова команды а запись информации в регистр 3 адре

5 0 5 0

5

Q

Q

5

са перехода выполн етс  по заднему фронту сигнала чтени .

Счетчик 4 слов адреса предназначен дл  формировани  сигнала запрещени  счета,- поступающего на вход запрещени  счета регистра 3 адреса перехода. После записи адреса перехода в регистр 3 сигнал с выхода счетчика 4 слов адреса запрещает запись информации в регистр 3 адреса перехода . После этого счетчик 4 слов адреса устанавливаетс  в исходное состо ние , разреша  запись в регистр 3 адреса перехода по чтению первого байта команды или же по сигналу Сброс. Переключение счетчик.а 4 слов адреса происходит по заднему фронту.

Счетчик 5 начальной установки предназначен дл  установки в исходп-. ное состо ние триггера 15 ошибки. Счетчик 5 начальной установки блокирует запись в триггер 15 ошибки сигнала ошибки, который возникает при выполнении первой команды программы , а также первой команды подпрограммы обработки прерывани , поскольку в этих случа х адрес вы- палн емой команды нельз  рассчитать заранее.

Счетчик 5 начальной установки устанавливаетс  в исходное состо ние по сигналу Сброс или Подтверждение прерывани , после чего по заднему фронту сигнала Чтение первого байта команды он переключаетс  и

самоблокируетс . I

Счетчик 4 слов адреса, счетчик 5

начальной установки  вл ютс  сч.етчи- ками-делител ми, т.е. с дешифратором на выходе, и поэтому в текущий момент времени может быть возбужден лишь один из выходов каждого счетчика, Дешифратор 7 предназначен дл   определени  длинь выполн емой команды , информаци  о которой поступает на вход сумматора 8, и выдачи сигналов разрешени  на входы второго и третьего элементов И 11 и 13. Например , при выполнении линейной команды сигнал разрешени  с выхода дешифратора 7 поступает только на второй элемент И 11, при выполнении команды условного перехода на второй и третий элементы И 11 и 13, а в случае выполнени  команды безусловного перехода или вызова подпрограммы - на вход третьего элемента И 13.

.

Сумматор 8, на одни вход которого поступает адрес выполн емой команды, а на другой (с выхода дешифратора) - код длины этой команды, определ ет адрес следующей команды.

Схемы 9 и 10 сравнени  выполн ют сравнение адреса выполн емой команды с ранее рассчитанными адресами. В случае совпадени  адресов на выходах схем 9 и 10 сравнени  по вл ютс  уровни 1, которые через элементы И 11 и 13 и элемент ИЛИ-НЕ 14 поступают на информационный вход триггера 15 ошибки.

Триггер 15 ошибки предназначен дл  фиксации результата сравнени  выполн емой команды с ранее рассчитанными адресами. Начальна  установка триггера 15 ошибки выполн етс  по сигналу с выхрда счетчика 5 начальной установки. Запись сигнала с информационного входа выполн етс  по переднему фронту сигнала Чтение первого байта команды. При обнаружении устройством контрол  ошибки хода выполнени  программы на выходе триггера 15 ошибки по вл етс  уровень 1 , который формирует сигнал Запрос прерывани .

Рассмотрим работу устройства на примере использовани  контрол  в микроэвм на основе микропроцессора типа К 580.

По сигналу Сброс, который возбуждаетс  по системной управл ющей магистрали 23, счетчик 5 начальной установки через вход 20 и элемент ИЛИ 6 устанавливаетс  в исходное состо ние. Установка в О счетчика 5 начальной установки вызывает по в- тение уровн  1 на входе установки ноль триггера 15 , ошибки, при этом а выходе триггера ошибки 15 устанавиваетс  ноль.

После сн ти  сигнала Сброс проессор формирует сигналы Чтение, Признак первого байта команды и бращаетс  за командой. Процессор ыставл ет на адресных шинах 17 адрес улевой  чейки, а по шине 23 управле- 50 и  - сигнал 18 чтени . Содержимое улевой  чейки ПЗУ устанавливаетс  а. шине 16 данных.

Сигналы на входах 18 и 19 устройтва дл  контрол  формируют на выхо- 55 е элемента И 12 .1, передний фронт оторой не измен ет состо ни  триггеа 15 ошибки, поскольку на его входе

сч Ч g хо в

ши 10 пе ре та ки из 15 за ме ко за ды 20 пе ус са с ош

25 мо чт пос или

30 При уст

его с ш

, адр тре сче етс щае пер сам

пае на ды ,

40

45

адре

сигн ды 15 о срав ране прог виль НЕ гера чени

етс 

0

установки в ноль сохран етс  , а счетчик 4 слов адреса по сигналу Чтение первого байта команды (с вы-, g хода элемента И 12) устанавливаетс  в ноль.

По заднему фронту сигнала с входа 18 выполн етс  запись информации с шины 16 данных в регистр 3 адреса 10 перехода, при этом счетчик 4 слов адреса не измен ет своего состо ни , так как сигнал на его входе установки в ноль еще не прин л значени  О из-за задержки на элементе И 12. По 15 заднему фронту сигнала с выхода элемента И 12 выполн етс  запись кода команды в регистр 1 кода команды, запоминание адреса выполн емой команды в регистре 2 адреса команды и 20 переключение счетчика 5 начальной установки, который переходит в режим самоблокировки,снима  уровень Г с входа установки в ноль триггера 15 ошибки.

25 При выполнении команды процессор может выдать более одного сигнала чтени , например, дл  считывани  последуюощх байтов команды из ПЗУ или же считывани  операндов из ОЗУ.

30 При этом содержимое  чейки пам ти устанавливаетс  на шине 16 данных.

По задним .фронтам второго и третьего сигналов Чтение информаци  с шины данных заноситс  в регистр 3

адреса перехода. По заднему фронту третьего.:сигнала Чтение на выходе счетчика 4 слов адреса устанавливаетс  уровень 1, по которому запрещаетс  запись в регистр 3 адреса перехода, и сч етчик 4 слов адреса самоблокируетс .

На один вход сумматора 8 поступает код длины выполн емой команды, на другой - адрес выполн емой команды , На выходе сумматора 8 по вл етс 

0

5

адрес следующей команды.

При по влении переднего фронта сигнала Чтение первого байта команды с выхода элемента И 12 в триггер 15 ошибки записываетс  результат сравнени  текущего адреса команды, с ранее рассчитанными адресами. Если программа движетс  по адресам правильно , то на выходе элемента ИЛК- НЕ уровень нул  и на выходе триггера 15 ошибки также сохран етс  зна- чение О.

Цикл работы устройства повтор етс  .

Если при пыполнении программы обнаруживаютс  нарушени  хода программы , то на выходе элемента ИЛИ-НЕ 14

14517036

соединены с информационными входами , регистра адреса команды и первой группой входов первой схемы сравнени , выходы регистра кода команды соединены с входами дешифратора, выход признака линейного хода программы которого соединен с первым входом второго элемента И, выход равенства

по вл етс  уровень 1 и триггер -15 ошибки формирует сигнал запрос прерывани , который через выход 22 и шину 23 поступает на устройство приоритетного прерывани .

Сигнал Запрос прерывани  с выхо- ю первой схемы сравнени  соединен с

вторь м входом, второго элемента И,

да триггера 15 поступает в процессор, В ответ на этот сигнал процессор . формирует сигнал Подтверждение прерывани , который поступает на вход 21 подтверждени  прерывани  и вызывает установку в исходное состо ние счетчика 5 начальной установки, а на входе установки в ноль триггера 15 ошибки по вл етс  уровень О, и сигнал Запрос прерывани  снимаетс . .При по влении в процессоре прерываний от других устройств сигнал Подтверждение прерывани , поступающий на вход 21 подтверждени  прерывани  устройства, вызывает установку в исходное состо ние счетчика 5 начальной установки, предотвраща  формирование триггером 15 ошибки сигнала .Запрос прерывани , который должен быть сформирован, поскольку адрес первой команды подпрограммы оС работки прерывани  не совпадает с теми адресами, которые устройство контрол  рассчитывает при выполнении предыдущей команды, и на выходе элемента ИЛИ-НЕ 14 .устанавливаетс 

уровень 1... ,;

Claims (1)

1. Формула изобретени  Устройство дл  контрол  хода про-; граммы, содержащее регистр хода команды , регистр адреса команды, регистр адреса перехода, дешифратор, . первую схему сравнени , два элемента- И, триггер ошибки, причем вход признака чтени  устройства соединен с входом записи регистра адреса пере- хода и первым входом перво го элемен- та И, вход признака перврго байта команды устройства соединен с вторым входом первого элемента И, выход которого соединен с входом записи регистров кода команды и адреса команды и с входом синхронизации триггера ошибки, выход которого  вл етс  выходом запроса прерывани  устройства , информационные входы устройства соединены с информационными входами регистров кода команды и адреса перехода, адресные входы устройства

   15

   20

   30

   отличающеес  тем, что, с целью повышени  оперативности контрол , в устройств® введены сумматор, втора  схема сравнени , счетчик начальной установки, счетчик слов адреса , третий элемент И, элемент ИЛИ- НЕ. элемент ИЛИ., причем выходы регистра адреса команды соединены с входами первого операнда сумматора, выход кода длины команды дешифратора соединен с входами второго операнда сумматора, выходы которого соединены с второй группой входов первой схемы

   2(- сравнени , адресные входы устройства и выходы регистра адреса перехода соединены соответственно с первой и второй группами входов второй схемы . сравнени , вьпсод равенства которой соединен с первым входом третьего элемента И, выход признака безусловного перехода .дешифратора соединен с вторым входом третьего элемента И, выходы третьего и второго элементов И соединены соответственно с первым

   35 и вторым входами элемента ИЛИ-НЕ, выход элемента ИЛИ-НЕ соединен с информационным входом триггера ошибки, входы начальной установки и подтверждени  прерывани  устройства соединены соответственно с первым и.вторым входами элемента ИЛИ, выход которого соединен с входом установки в исходное состо ние счетчика начальной установки, первый разр дный выход

   45 КОТОРОГО соединен с входом установки нул  триггера ошибки, выход первого элемента И соединен с входом исходной установки счет.чика слов адреса и с входом синхрон-изации счетчика

   50 начальной установки, второй разр д-;-, ный выход которого соединен со счетным входом счетчика начальной установки , вход чтени  устройства соединен с синхронизирующим входом счетг.

   55 чика слов адреса, выход которого соединен с входом блокировки записи регистра адреса перехода и со счетным входом счетчика слов адреса.

   40

   отличающеес  тем, что, с целью повышени  оперативности контрол , в устройств® введены сумматор, втора  схема сравнени , счетчик начальной установки, счетчик слов адреса , третий элемент И, элемент ИЛИ- НЕ. элемент ИЛИ., причем выходы регистра адреса команды соединены с входами первого операнда сумматора, выход кода длины команды дешифратора соединен с входами второго операнда сумматора, выходы которого соединены с второй группой входов первой схемы

   сравнени , адресные входы устройства и выходы регистра адреса перехода соединены соответственно с первой и второй группами входов второй схемы . сравнени , вьпсод равенства которой соединен с первым входом третьего элемента И, выход признака безусловного перехода .дешифратора соединен с вторым входом третьего элемента И, выходы третьего и второго элементов И соединены соответственно с первым

   и вторым входами элемента ИЛИ-НЕ, выход элемента ИЛИ-НЕ соединен с информационным входом триггера ошибки, входы начальной установки и подтверждени  прерывани  устройства соединены соответственно с первым и.вторым входами элемента ИЛИ, выход которого соединен с входом установки в исходное состо ние счетчика начальной установки, первый разр дный выход

   КОТОРОГО соединен с входом установки нул  триггера ошибки, выход первого элемента И соединен с входом исходной установки счет.чика слов адреса и с входом синхрон-изации счетчика

   начальной установки, второй разр д-;-, ный выход которого соединен со счетным входом счетчика начальной установки , вход чтени  устройства соединен с синхронизирующим входом счетг.

   чика слов адреса, выход которого соединен с входом блокировки записи регистра адреса перехода и со счетным входом счетчика слов адреса.