JP6582503B2 - 情報処理装置 - Google Patents

情報処理装置 Download PDF

Info

Publication number
JP6582503B2
JP6582503B2 JP2015079152A JP2015079152A JP6582503B2 JP 6582503 B2 JP6582503 B2 JP 6582503B2 JP 2015079152 A JP2015079152 A JP 2015079152A JP 2015079152 A JP2015079152 A JP 2015079152A JP 6582503 B2 JP6582503 B2 JP 6582503B2
Authority
JP
Japan
Prior art keywords
interrupt
error
unit
circuit
arithmetic processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015079152A
Other languages
English (en)
Other versions
JP2016200897A (ja
Inventor
吉田 祐樹
祐樹 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2015079152A priority Critical patent/JP6582503B2/ja
Priority to US15/069,174 priority patent/US10019301B2/en
Publication of JP2016200897A publication Critical patent/JP2016200897A/ja
Application granted granted Critical
Publication of JP6582503B2 publication Critical patent/JP6582503B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766Error or fault reporting or storing
    • G06F11/0772Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16Constructional details or arrangements
    • G06F1/1613Constructional details or arrangements for portable computers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0745Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in an input/output transactions management context
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751Error or fault detection not based on redundancy
    • G06F11/0754Error or fault detection not based on redundancy by exceeding limits
    • G06F11/076Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/76Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data
    • G06F7/764Masking

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Debugging And Monitoring (AREA)
  • Software Systems (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)

Description

本発明は、情報処理装置に関する。
CPU(Central Processing Unit)等の演算処理装置を他の装置に接続するインタフェース装置は、エラーが発生すると演算処理装置に対する割込みでエラーの発生を通知する。例えば、PCI Express(以下、「PCIe」と記載)では、PCIeバスに関するエラーはエラーメッセージによりルートコンプレックスへ通知され、ルートコンプレックスはエラーメッセージを受信すると演算処理装置に割込みでエラーの発生を通知する。ここで、ルートコンプレックスは、PCIeにおいて、ツリー状に接続される複数のデバイスのうち頂点のデバイスであり、演算処理装置と接続される。
演算処理装置で動作するOS(Operating System)のエラー処理部は、保守員等による異常個所の判断を可能とするために、エラーの検出デバイスやエラー種別を表示又はロッギングする。エラー処理部は、PCIeバスに接続される複数のデバイスそれぞれで検出されるエラーを適切に処理することが要求される。
なお、エラー処理については、エラーの発生回数をカウントし、エラー発生回数が予め設定された閾値に達した時点で診断装置へ通知することで、エラー多発によるエラー処理負荷を軽減する従来技術がある。
PCIeにおいても、エラーをカウンタ回路でカウントし、ユーザにより設定可能な回数のエラーが発生した場合に割込み通知を行うことで、システムに適した柔軟なエラー検出を可能とする従来技術がある。また、割込みの発生時に周期的な割込みかエラー割込みであるかを判定し、周期的な割込みの場合にエラーの履歴情報を記憶し、エラー割込み時にエラーの被疑箇所を特定することで、作業者に短時間で故障個所を把握させる従来技術がある。
特開2010−170462号公報 特開2009−140246号公報 国際公開第2012/063358号パンフレット
ルートコンプレックスは、複数のデバイスからのエラーメッセージを一度に受信したり、また一時的なノイズ等により、エラーが多発し、1つもしくは複数のデバイスから瞬間的に多数のエラーメッセージを受信することもある。例えば、1レーンあたりの伝送速度を8G(ギガ)ビット/秒とし、8レーンでリンクを形成する場合、PCIeは、64Gビット/秒の伝送性能を持つ。1個のパケットサイズは大きく見積もっても600バイト程度であるので、PCIeは、1秒で10,000,000個以上のパケットを通信することが可能である。この1/100のパケットが一時的なノイズ等でエラーとなった場合でも、1秒に100,000個のエラーメッセージがルートコンプレックスに送信される可能性がある。
エラー処理部がこれらを1つ1つ処理することは不可能であり、また可能であったとしてもエラー処理部の処理負荷が高くなり、他の処理に影響を与えるという問題がある。エラー発生回数が予め設定された閾値に達した時点で割込む従来技術でも、閾値の設定が困難である。
本発明は、1つの側面では、インタフェース装置のエラーに対する演算処理装置の処理が他の処理に影響を与えることを防ぐことを目的とする。
本願の開示する情報処理装置は、1つの態様において、演算処理を行う演算処理装置が他の装置と行う通信を制御する制御装置と該演算処理装置とを有する。そして、前記制御装置は、前記通信におけるエラーの発生を通知する前記演算処理装置への割込みの生成による設定と前記演算処理装置の指示に基づく解除とが行われるマスク制御を行うマスク制御部を有する。また、前記制御装置は、前記エラーが発生すると前記マスク制御部によるマスク制御に基づいて前記演算処理装置への割込みを生成する割込み生成部を有する。また、前記制御装置は、前記マスク制御部により前記割込み生成部の割込み生成がマスクされている間に発生する複数の前記エラーの数をカウントするカウント部を有する。また、前記制御装置は、前記演算処理装置の指示に基づいて前記カウント部によりカウントされた数を読出して前記演算処理装置に送信する読出し部を有する。そして、前記制御装置は、前記演算処理装置と通信する複数の他の装置とそれぞれ対応付けられる複数の前記マスク制御部と複数の前記カウント部とを有する。そして、前記割込み生成部は、前記複数の他の装置のいずれかとの通信にエラーが発生すると前記演算処理装置への割込みを生成する。そして、前記制御装置は、前記割込み生成部による割込みの生成が行われた際に前記エラーに対応付けられたカウント部によりカウントされた数が書込まれることで複数のカウント部で共有されるバッファをさらに有する。そして、前記読出し部は、前記エラーに対応付けられたカウント部によりカウントされた数を前記バッファから読出す。また、本願の開示する情報処理装置は、1つの態様において、演算処理を行う演算処理装置が他の装置と行う通信を制御する制御装置と該演算処理装置とを有する。そして、前記制御装置は、前記通信におけるエラーの発生を通知する前記演算処理装置への割込みの生成による設定と前記演算処理装置の指示に基づく解除とが行われるマスク制御を行うマスク制御部を有する。また、前記制御装置は、前記エラーが発生すると前記マスク制御部によるマスク制御に基づいて前記演算処理装置への割込みを生成する割込み生成部を有する。また、前記制御装置は、前記マスク制御部により前記割込み生成部の割込み生成がマスクされている間に発生する複数の前記エラーの数をカウントするカウント部を有する。また、前記制御装置は、前記演算処理装置の指示に基づいて前記カウント部によりカウントされた数を読出して前記演算処理装置に送信する読出し部を有する。そして、前記制御装置は、前記演算処理装置と通信する複数の他の装置とそれぞれ対応付けられる複数の前記マスク制御部と複数の前記カウント部とを有する。そして、前記割込み生成部は、前記複数の他の装置のいずれかとの通信にエラーが発生すると前記演算処理装置への割込みを生成する。そして、前記情報処理装置は、前記割込み生成部による割込みの生成が行われた際に前記エラーに対応付けられたカウント部によりカウントされた数が書込まれることで複数のカウント部で共有されるバッファが確保される主記憶装置をさらに有する。そして、前記演算処理装置は、前記エラーに対応付けられたカウント部によりカウントされた数を前記主記憶装置に確保されたバッファから読出す。
1実施態様によれば、インタフェース装置のエラーに対する演算処理装置の処理が他の処理に影響を与えることを防ぐことができる。
図1は、実施例1に係る情報処理装置の構成を示すブロック図である。 図2は、割込み回路による割込み処理のフローを示すフローチャートである。 図3は、割込み回路がエラーレベル毎に割込みを発生する場合の割込み処理のフローを示すフローチャートである。 図4は、エラー処理部によるエラー処理のフローを示すフローチャートである。 図5は、割込み回路によるリクエスト処理のフローを示すフローチャートである。 図6は、複数のデバイスがルートコンプレックスに接続される場合の割込み回路の構成を示すブロック図である。 図7は、複数のデバイスがルートコンプレックスに接続される場合の割込み回路による割込み処理のフローを示すフローチャートである。 図8は、デバイス間で一部の回路を共有する割込み回路の構成を示すブロック図である。 図9は、実施例3に係る割込み回路の構成を示すブロック図である。
以下に、本願の開示する情報処理装置の実施例を図面に基づいて詳細に説明する。なお、実施例は開示の技術を限定するものではない。
まず、実施例1に係る情報処理装置の構成について説明する。図1は、実施例1に係る情報処理装置の構成を示すブロック図である。図1に示すように、実施例1に係る情報処理装置10は、ルートコンプレックス1と、エンドポイント2と、CPU(Central Processing Unit)3とを有する。
ルートコンプレックス1は、ツリー状に接続される複数のPCIデバイスのうち頂点のデバイスであり、CPU3と接続される。エンドポイント2は、PCIデバイスである。エンドポイント2は、PCIeバス上のエラーを検出すると、ルートコンプレックス1にエラーメッセージのパケットを送信する。CPU3は、演算処理を行う装置である。CPU3ではOS(Operating System)31が動作し、OS31にはPCIeのエラーを処理するエラー処理部32が含まれる。
ルートコンプレックス1は、受信回路4と通信回路5とを有する。受信回路4は、エンドポイント2から送信されるパケットを受信する回路である。通信回路5は、CPU3とのインタフェース回路である。
受信回路4は、エラー判定部11と、パケット種別判定部12と、割込み回路20とを有する。エラー判定部11は、PCIeバス上にエラーを検出すると、割込み回路20にエラーを通知する。また、エラー判定部11は、エンドポイント2が送信したパケットを受信すると、パケットをパケット種別判定部12に渡す。
パケット種別判定部12は、パケットが通常パケットかエラーメッセージのパケットかを判定し、通常パケットの場合には、通常パケットを通信回路5を介してCPU3に送信し、エラーメッセージのパケットの場合には割込み回路20にエラーを通知する。
割込み回路20は、エラーを通知されると、通信回路5を介してCPU3に割込みを発生する。割込み回路20は、割込み生成部21と、マスク制御部22と、OR回路23と、AND回路24と、カウンタ25と、読出し回路26と、リセット回路27とを有する。
割込み生成部21は、CPU3への割込みを生成する。マスク制御部22は、割込み生成部21をマスク制御する。マスク制御部22によるマスクは、割込み生成部21により割込みが生成されると設定され、エラー処理部32の指示に基づいて解除される。
OR回路23は、エラー判定部11からのエラー通知とパケット種別判定部12からのエラー通知との論理和をとり、結果をAND回路24及びカウンタ25に出力する。AND回路24は、マスク制御部22のマスク出力の否定とOR回路23との論理積をとり、結果を割込み生成部21及びマスク制御部22に出力する。すなわち、エラー判定部11からのエラー通知又はパケット種別判定部12からのエラー通知があり、マスク制御部22のマスクが設定されていない場合に、割込み生成部21による割込み生成が行われ、マスク制御部22のマスク設定が行われる。
カウンタ25は、OR回路23の出力が1であるとカウンタ値を1増加する。カウンタ25は、リセット回路27によりリセットされる。読出し回路26は、エラー処理部32の指示に基づいてカウンタ25の値を読出し、読出した値をエラー処理部32に渡す。リセット回路27は、エラー処理部32の指示に基づいてカウンタ25をリセットする。
エラー処理部32は、割込みによりエラー通知を受け取ると、エラーに関する情報を表示装置に表示する、あるいは、エラーに関する情報をロギングする。エラーに関する情報には、エラーのレベル、エラーが発生したデバイスの情報が含まれる。エラー処理部32は、エラーに関する情報を、エラー通知から取得してもよいし、バッファ等から取得してもよい。PCIeがAER(Advanced Error Reporting)機能を有する場合には、エラー処理部32は、AERステータスレジスタの内容を表示又はロギングしてもよい。
また、エラー処理部32は、割込みによりエラー通知を受け取ると、ルートコンプレックス1に対してカウンタ25の読出し、カウンタ25のリセットを指示する。また、エラー処理部32は、次のエラーに対する処理が行えるタイミングでルートコンプレックス1に対してマスクの解除を指示する。
次に、割込み回路20による割込み処理のフローについて説明する。図2は、割込み回路20による割込み処理のフローを示すフローチャートである。図2に示すように、割込み回路20は、エラーメッセージを受信したか否かを判定し(ステップS1)、エラーメッセージを受信していない場合には、エラーメッセージを受信したか否かの判定を繰り返す。
一方、エラーメッセージを受信した場合には、割込み回路20は、カウンタ25に1を加え(ステップS2)、割込み生成がマスクされているか否かを判定し(ステップS3)、マスクされている場合には、ステップS1に戻る。一方、マスクされていない場合には、割込み回路20は、CPU3に対して割込みを発行し(ステップS4)、割込みマスクを設定する(ステップS5)。
このように、割込み回路20は、割込み生成をマスクすることによって、CPU3に対する割込みの発生を減らし、エラー処理部32による処理負荷を軽減することができる。
なお、図1に示した受信回路4は全てのエラーを同様に扱うが、PCIeのエラーには、訂正可能なエラーであるCE(Correctable Error)と、訂正不能な重篤なエラーであるFE(Fatal Error)と、訂正不能な軽微なエラーであるNFE(Non-FE)とがある。したがって、エラーレベル毎に割込みを発生させることが考えられる。そこで、割込み回路20がエラーレベル毎に割込みを発生する場合について説明する。
図3は、割込み回路20がエラーレベル毎に割込みを発生する場合の割込み処理のフローを示すフローチャートである。なお、割込み回路20は、CE割込み、FE割込み及びNFE割込みをそれぞれ生成するCE割込み生成部、FE割込み生成部及びNFE割込み生成部を有する。また、割込み回路20は、CE割込み、FE割込み及びNFE割込みをそれぞれマスクするCEマスク制御部、FEマスク制御部及びNFEマスク制御部を有する。また、割込み回路20は、マスク設定中のCE、FE及びNFEの数をそれぞれ数えるCEカウンタ、FEカウンタ及びNFEカウンタを有する。
図3に示すように、割込み回路20は、エラーメッセージを受信したか否かを判定し(ステップS11)、エラーメッセージを受信していない場合には、エラーメッセージを受信したか否かの判定を繰り返す。
一方、エラーメッセージを受信した場合には、割込み回路20は、エラーメッセージがCEに関するメッセージであるか否かを判定し(ステップS12)、CEに関するメッセージである場合には、CEカウンタに1を加える(ステップS13)。そして、割込み回路20は、CEマスクか否かすなわちCEの割込み生成がマスクされているか否かを判定し(ステップS14)、CEマスクされている場合には、ステップS11に戻る。一方、CEマスクされていない場合には、割込み回路20は、CPU3に対してCE割込みを発行し(ステップS15)、CE割込みマスクを設定する(ステップS16)。
一方、エラーメッセージがCEに関するメッセージでない場合には、割込み回路20は、エラーメッセージがNFEに関するメッセージであるか否かを判定する(ステップS17)。そして、割込み回路20は、NFEに関するメッセージである場合には、NFEカウンタに1を加え(ステップS18)、NFEマスクか否かすなわちNFEの割込み生成がマスクされているか否かを判定する(ステップS19)。そして、割込み回路20は、NFEマスクされている場合には、ステップS11に戻る。一方、NFEマスクされていない場合には、割込み回路20は、CPU3に対してNFE割込みを発行し(ステップS20)、NFE割込みマスクを設定する(ステップS21)。
一方、エラーメッセージがNFEに関するメッセージでない場合には、割込み回路20は、FEカウンタに1を加え(ステップS22)、FEマスクか否かすなわちFEの割込み生成がマスクされているか否かを判定する(ステップS23)。そして、割込み回路20は、FEマスクされている場合には、ステップS11に戻る。一方、FEマスクされていない場合には、割込み回路20は、CPU3に対してFE割込みを発行し(ステップS24)、FE割込みマスクを設定する(ステップS25)。
このように、割込み回路20がエラーレベル毎に割込みを生成することによって、エラー処理部32はエラーレベルの表示、エラーレベルに応じたエラー処理等を行うことができる。
次に、エラー処理部32によるエラー処理のフローについて説明する。図4は、エラー処理部32によるエラー処理のフローを示すフローチャートである。なお、図4では、エラー処理部32はエラーレベル毎の割込みを受信する。
図4に示すように、エラー処理部32は、割込みを受信したか否かを判定し(ステップS31)、割込みを受信していない場合には、割込みを受信したか否かの判定を繰り返す。一方、割込みを受信した場合には、エラー処理部32は、割込みがPCIeエラーのCEであるか否かを判定し(ステップS32)、CEである場合には、CEカウンタを読出し、CEカウンタをリセットし、CE割込みマスクを解除する(ステップS33)。そして、エラー処理部32は、エラー内容を表示又はロギングし(ステップS39)、ステップS31に戻る。
一方、割込みがPCIeエラーのCEでない場合には、エラー処理部32は、NFEであるか否かを判定し(ステップS34)、NFEである場合には、NFEカウンタを読出し、NFEカウンタをリセットし、NFE割込みマスクを解除する(ステップS35)。そして、エラー処理部32は、エラー内容を表示又はロギングし(ステップS39)、ステップS31に戻る。
一方、割込みがPCIeエラーのNFEでない場合には、エラー処理部32は、FEであるか否かを判定し(ステップS36)、FEである場合には、FEカウンタを読出し、FEカウンタをリセットし、FE割込みマスクを解除する(ステップS37)。そして、エラー処理部32は、エラー内容を表示又はロギングし(ステップS39)、ステップS31に戻る。一方、割込みがPCIeエラーのFEでない場合には、エラー処理部32は、PCIeエラー以外の割込み処理を行い(ステップS38)、ステップS31に戻る。
このように、エラー処理部32が、割込みマスクを解除することによって、割込み生成部21は、CPU3の他の処理に影響を与えない範囲で、新たに割込みを生成することができる。
次に、割込み回路20によるリクエスト処理のフローについて説明する。ここで、リクエスト処理とは、エラー処理部32からのカウンタ読出し、カウンタリセット及びマスク解除等のリクエストの処理である。
図5は、割込み回路20によるリクエスト処理のフローを示すフローチャートである。図5に示すように、割込み回路20は、エラー処理部32からリクエストを受信したか否かを判定し(ステップS41)、リクエストを受信していない場合には、リクエストを受信したか否かの判定を繰り返す。
一方、リクエストを受信した場合には、割込み回路20は、カウンタ読出しリクエストであるか否かを判定し(ステップS42)、カウンタ読出しリクエストである場合には、カウンタ値をCPU3に送信し(ステップS43)、ステップS41に戻る。
一方、カウンタ読出しリクエストでない場合には、割込み回路20は、カウンタリセットリクエストであるか否かを判定し(ステップS44)、カウンタリセットリクエストである場合には、カウンタをリセットし(ステップS45)、ステップS41に戻る。
一方、カウンタリセットリクエストでない場合には、割込み回路20は、マスク解除リクエストであるか否かを判定し(ステップS46)、マスク解除リクエストである場合には、マスクを解除し(ステップS47)、ステップS41に戻る。一方、マスク解除リクエストでない場合には、割込み回路20は、他のリクエスト処理を行い(ステップS48)、ステップS41に戻る。
このように、割込み回路20がエラー処理部32からのリクエストに基づいてマスク解除を行うことによって、割込み生成部21は、新たに割込みを生成することができる。
なお、図1に示した受信回路4では、1つのデバイスがルートコンプレックス1に接続されるが、複数のデバイスがルートコンプレックスに接続される場合もある。図6は、複数のデバイスがルートコンプレックス1aに接続される場合の割込み回路20aの構成を示すブロック図である。ここでは説明の便宜上、図1に示した各部と同様の役割を果たす機能部については同一符号を付すこととしてその詳細な説明を省略する。
図6に示すように、ルートコンプレックス1aは、受信回路4aと通信回路5aとを有する。受信回路4aは、複数のデバイスからパケットを受信し、エラー判定部11と、パケット種別判定部12と、割込み回路20aとを有する。割込み回路20aは、割込み生成部21、マスク制御部22、AND回路24a、カウンタ25a、読出し回路26及びリセット回路27をデバイスの数だけ有し、OR回路23aとデマルチプレクサ28aを1つ有する。なお、図6は、2個のデバイス分の割込み回路20aの詳細を示す。
OR回路23aは、エラー判定部11からのエラー通知とパケット種別判定部12からのエラー通知との論理和をとり、結果をデマルチプレクサ28aに出力する。デマルチプレクサ28aは、各デバイスに対応するAND回路24aとカウンタ25aにエラー通知を出力する。各デバイスに対応するAND回路24aは、対応するマスク制御部22の出力の否定とデマルチプレクサ28aの出力の論理積をとり、結果を対応する割込み生成部21及び対応するマスク制御部22に出力する。各デバイスに対応するカウンタ25aは、デマルチプレクサ28aから各デバイスに対応するエラー通知を受け取ると値を1増加させる。
通信回路5aは、各デバイスに対応する割込み生成部21、各デバイスに対応するマスク制御部22、読出し回路26及びリセット回路27と、CPU3との通信を中継する。OS31は、エラー処理部32aを有し、エラー処理部32aは、複数のデバイスにより検出されたエラーを処理する。
図7は、複数のデバイスがルートコンプレックス1aに接続される場合の割込み回路20aによる割込み処理のフローを示すフローチャートである。なお、図7は、割込み回路20aがデバイス毎エラーレベル毎に割込みを発生する場合を示す。
図7に示すように、割込み回路20aは、エラーメッセージを受信したか否かを判定し(ステップS51)、エラーメッセージを受信していない場合には、エラーメッセージを受信したか否かの判定を繰り返す。
一方、エラーメッセージを受信した場合には、割込み回路20aは、エラーメッセージがBDF=0000に関するメッセージであるか否かを判定する(ステップS52)。ここで、BDFとは、デバイスを識別する識別番号であり、Bus/Device/Function(バス/デバイス/ファンクション)番号である。1つのデバイスは複数のファンクションを有する場合もあるが、ここでは、各デバイスは1つのファンクションを有するものとする。
割込み回路20aは、エラーメッセージがBDF=0000に関するメッセージでない場合には、BDF=0001に関するメッセージであるか否かを判定する(ステップS67)。そして、割込み回路20aは、エラーメッセージがBDF=0001に関するメッセージでない場合には、BDF=0002に関するメッセージであるか否かを判定する(ステップS68)。同様に、割込み回路20aは、BDFを1つずつ増加しながらどのデバイスに関するエラーメッセージであるかを判定する。図7では、BDF=FFFFに関するメッセージであるか否かまで判定する(ステップS69)。
エラーメッセージがどのデバイスに関するメッセージであるかを特定すると、割込み回路20aは、特定したデバイスに関する割込み処理を行う。すなわち、割込み回路20aは、エラーメッセージがCEに関するメッセージであるか否かを判定し(ステップS53)、CEに関するメッセージである場合には、CEカウンタに1を加える(ステップS54)。そして、割込み回路20aは、CEマスクか否かを判定し(ステップS55)、CEマスクされている場合には、ステップS51に戻る。一方、CEマスクされていない場合には、割込み回路20aは、CPU3に対してCE割込みを発行し(ステップS56)、CE割込みマスクを設定する(ステップS57)。
一方、エラーメッセージがCEに関するメッセージでない場合には、割込み回路20aは、エラーメッセージがNFEに関するメッセージであるか否かを判定する(ステップS58)。そして、割込み回路20aは、NFEに関するメッセージである場合には、NFEカウンタに1を加え(ステップS59)、NFEマスクか否かを判定する(ステップS60)。そして、割込み回路20aは、NFEマスクされている場合には、ステップS51に戻る。一方、NFEマスクされていない場合には、割込み回路20aは、CPU3に対してNFE割込みを発行し(ステップS61)、NFE割込みマスクを設定する(ステップS62)。
一方、エラーメッセージがNFEに関するメッセージでない場合には、割込み回路20aは、FEカウンタに1を加え(ステップS63)、FEマスクか否かを判定する(ステップS64)。そして、割込み回路20aは、FEマスクされている場合には、ステップS51に戻る。一方、FEマスクされていない場合には、割込み回路20aは、CPU3に対してFE割込みを発行し(ステップS65)、FE割込みマスクを設定する(ステップS66)。
このように、割込み回路20aがデバイス毎エラーレベル毎に割込みを生成することによって、エラー処理部32aはエラーが発生したデバイスの表示、エラーレベルの表示、エラーレベルに応じたエラー処理を行うことができる。
上述してきたように、実施例1では、マスク制御部22は、割込み生成部21の割込みの生成による設定とエラー処理部32による解除が行われるマスク制御を行い、割込み生成部21は、マスク制御部22によるマスク制御に基づいて割込みの生成を行う。したがって、エラー処理部32は、CPU3による他の処理に悪影響を与えない範囲でPCIeの割込みを処理することができる。
また、実施例1では、カウンタ25は、割込みがマスクされている間に受信したエラーメッセージの数をカウントし、読出し回路26は、エラー処理部32の指示に基づいてカウンタ25の値を読出してエラー処理部32に送信する。したがって、エラー処理部32は、エラーの発生数を正確に知ることができ、PCIeの故障を正確に判断することができる。
また、ルートコンプレックス1aは複数のデバイスに接続され、割込み回路20aは割込み生成部21、マスク制御部22、AND回路24a、カウンタ25a、読出し回路26及びリセット回路27をデバイスの数だけ有する。したがって、受信回路4aは、デバイス毎に割込み生成のマスク制御を行うことができる。
なお、実施例1では、エラー処理部がカウンタ値の取得、カウンタのリセット及びマスクの解除を別々に実行する場合について説明した。しかしながら、読出し回路26がカウンタの値を読出してエラー処理部に送信すると同時に割込み回路がカウンタのリセット及びマスクの解除を同時に行ってもよい。カウンタ値の取得とカウンタのリセットを同時に行うことで、割込み回路は、カウント数の抜けや重複を防ぎ、より正確なエラー数をカウントすることができる。また、エラー処理部による処理も1回で済むため、エラー処理部の処理負荷を低減することができる。
ところで、上記実施例1では、ルートコンプレックス1aが複数のデバイスに接続される場合にデバイス毎に独立した割込み用の回路を設けたが、デバイス間で一部の回路を共有することもできる。そこで、実施例2では、デバイス間で一部の回路を共有する割込み回路について説明する。図8は、デバイス間で一部の回路を共有する割込み回路の構成を示すブロック図である。なお、ここでは説明の便宜上、図6に示した各部と同様の役割を果たす機能部については同一符号を付すこととしてその詳細な説明を省略する。
図8に示すように、ルートコンプレックス1bは、受信回路4bと通信回路5bとを有する。受信回路4bは、複数のデバイスからパケットを受信し、エラー判定部11と、パケット種別判定部12と、割込み回路20bとを有する。割込み回路20bは、マスク制御部22、AND回路24b、カウンタ25bをデバイスの数だけ有し、割込み生成部21b、OR回路23a、読出し回路26b、デマルチプレクサ28b及びバッファ29bを1つ有する。すなわち、割込み生成部21b、読出し回路26b及びバッファ29bがデバイス間で共有される。なお、図8は、2個のデバイス分の割込み回路20bの詳細を示す。
デマルチプレクサ28bは、各デバイスに対応するカウンタ25bにエラー通知を出力する。各デバイスに対応するAND回路24bは、対応するマスク制御部22の出力の否定と対応するカウンタ25bの値が0でないことを示す信号の論理積をとり、結果を割込み生成部21b、対応するマスク制御部22及び対応するカウンタ25bに出力する。
各デバイスに対応するカウンタ25bは、デマルチプレクサ28bから対応するエラー通知を示す値1を受け取ると値を1増加させる。また、各デバイスに対応するカウンタ25bは、対応するAND回路24bの出力1をキュー書込み指示として受け取り、値をバッファ29bに書込むとともに自身をリセットする。
バッファ29bは、割込みが生成されたデバイスに対応するカウンタ25bの値を記憶する。バッファ29bの値は、読出し回路26bにより読み出される。割込み生成部21bは、各デバイスに対応するAND回路24bから割込み生成の指示を受ける。
カウンタ25bの値が0でないことを割込み生成の条件とすることで、マスク解除後にエラーメッセージを受信しなくても、マスク設定中にエラーメッセージを受信していれば、割込み生成部21bは割込みを生成することができる。また、割込みを生成するとともにカウンタ25bの値をバッファ29bに書込むことで、割込み回路20bは割込み生成時のカウント値を正確にバッファ29bに記憶させることができる。
通信回路5bは、割込み生成部21b、マスク制御部22及び読出し回路26bと、CPU3との通信を中継する。OS31は、エラー処理部32bを有する。エラー処理部32bは、割込み生成部21bからの割込みを処理し、読出し回路26bにバッファ29bの読出しを指示する。読出し回路26bは、バッファ29bの読出し指示を受信すると、バッファ29bを読出す。また、エラー処理部32bは、次のエラー処理が可能となった時点で、割込み生成時にマスクを設定したマスク制御部22にマスク解除を指示する。
上述してきたように、実施例2では、割込み生成部21b、読出し回路26b及びバッファ29bがデバイス間で共有される。したがって、割込み回路20bが使用する資源を減らすことができる。
また、実施例2では、カウンタ25bは、値をバッファ29bに書込むと自身をリセットするので、リセット回路27を不要とし、割込み回路20bが使用する資源を減らすことができる。
なお、実施例2では、割込み生成部21b、読出し回路26b及びバッファ29bがデバイス間で共有される場合について説明した。しかしながら、本発明はこれに限定されるものではなく、割込み生成部21b、読出し回路26b及びバッファ29bのいずれか又は任意の組合せがデバイス間で共有される場合にも同様に適用することができる。
また、実施例2では、割込み回路20bがバッファ29bを有する場合について説明した。しかしながら、本発明はこれに限定されるものではなく、バッファをCPU3と接続するメインメモリ上に配置し、通信回路5b経由でカウンタ25bの値をバッファに書込む場合にも同様に適用することができる。また、割込み回路20bは、バッファをエラーレベル毎に有してもよいし、1つのバッファに複数のエラーレベルの情報をエラーレベルとともに記録してもよい。
また、実施例2では、割込み生成部21bは、「マスクが解除されている」かつ「カウンタ値が0でない」という条件で割込みを生成した。しかしながら、この条件で割込み生成部21bは割込みを生成することなく、カウンタ25bがカウンタ値のバッファ29bへの書込みを行ってもよい。この場合、「バッファ29bに処理されていないエラー情報のエントリがある」という条件で割込み生成部21bは割込みを生成してもよい。ここで「処理されていない」とは、割込み回路20bがバッファ29bに情報を書込んだ後、エラー処理部32bが読出していない状態を言う。
この場合は、例えば割込み回路20bが最後に書込んだエントリの番号、及びエラー処理部32bが最後に読出したエントリの番号を、割込み回路20b及びエラー処理部32bの両方からアクセスできる場所に配置するようにする。そして、エラー処理部32bが読出したエントリ番号を更新した時にそれぞれの番号に差があった場合、もしくはそれぞれの番号に差が生じた場合に、割込み生成部21bは割込みを生成すればよい。
もしくは、各カウンタ毎の領域をバッファ29b内に確保し、割込み回路20bがカウンタ値を書込んだ場合にセット、エラー処理部32bが読み出した場合にリセットするようなフラグを各領域に設けるようにする。エラー処理部32bがリセットをした時にまだセットされたフラグがある場合、もしくはセットされたフラグの数が0から1以上になった場合に、割込み生成部21bは割込みを生成すればよい。この場合は、エラー処理部32bは少なくとも複数のフラグのリセットを同時にできる必要がある。このようにすることで、不要な割込み回数を減らすことができる。
また、実施例1及び実施例2では、デバイス毎にエラーメッセージをマスクする場合について説明したが、Bus番号毎にエラーメッセージをマスクしてもよい。受信回路は、エラーメッセージを受信すると、エラー処理部に通知した上で、エラーメッセージの送信デバイスのBus番号を確認し、同じBus番号に属するデバイスより送信される後続のエラーメッセージ受信による割込みをマスクする。マスクしている間に受信した同じBus番号に属するデバイスからのエラーメッセージを受信する毎に、受信回路は、同じBus番号用のカウンタをインクリメントする。
PCIeでは、1つのBus番号に属する物理的なデバイスは1つであるため、Device番号やFunction番号の違いによりカウンタ等の資源を確保しないことによって、受信回路の資源を節約することができる。
また、接続できるデバイス数に制約がある場合には、割込み回路は、制約されるBDF分のみの回路を備えてもよい。BDFが固定である場合には固定の回路を備え、BDFが可変の場合には設定により変えられるようにする。制約されるBDF分のみの回路を割込み回路が備えることによって、資源を節約することができ、物理的な回路実装面積の縮小、消費電力の低減等が可能となる。
上記実施例1及び実施例2では、エラーメッセージを受信する毎にカウンタを1増加させる場合について説明したが、予め設定した時間内に受信した1個以上のエラーメッセージに対してカウンタを1増加させてもよい。そこで、実施例3では、予め設定した時間内に受信した1個以上のエラーメッセージに対してカウンタを1増加させる割込み回路について説明する。
図9は、実施例3に係る割込み回路の構成を示すブロック図である。なお、ここでは説明の便宜上、図1に示した各部と同様の役割を果たす機能部については同一符号を付すこととしてその詳細な説明を省略する。
図9に示すように、ルートコンプレックス1cは、受信回路4cと通信回路5とを有する。受信回路4cは、所定の時間エラーメッセージのカウントをマスクする機能を有し、エラー判定部11と、パケット種別判定部12と、割込み回路20cとを有する。割込み回路20cは、割込み生成部21と、マスク制御部22と、OR回路23cと、AND回路30cと、AND回路24cと、カウンタ25cと、読出し回路26と、リセット回路27と、タイマ31cと、カウントマスク制御部32cとを有する。
OR回路23cは、エラー判定部11からのエラー通知とパケット種別判定部12からのエラー通知との論理和をとり、結果をAND回路30cに出力する。AND回路30cは、OR回路23cの出力とカウントマスク制御部32cの出力の否定との論理積をとり、結果をAND回路24cとカウンタ25cとカウントマスク制御部32cとタイマ31cに出力する。
AND回路24cは、マスク制御部22のマスク出力の否定とAND回路30cの出力との論理積をとり、結果を割込み生成部21及びマスク制御部22に出力する。カウンタ25cは、AND回路30cの出力が1である場合にカウンタ値を1増加する。カウンタ25cは、リセット回路27によりリセットされる。
タイマ31cは、AND回路30cの出力が1であると起動され、エラーメッセージのカウントをマスクする時間を計測し、タイムアップするとカウントマスク制御部32cにマスク解除を指示する。タイマ31cの時間設定は固定でもよく、ユーザが設定できてもよい。カウントマスク制御部32cは、AND回路30cの出力1によるセット及びタイマ31cによる解除が行われるマスク制御を行う。AND回路30cとタイマ31cとカウントマスク制御部32cは、タイマ31cが計測する時間に受信した1以上のエラーメッセージを1と数えるようにマスク制御を行う。
このように、実施例3では、割込み回路20cは、タイマ31cが計測する時間に受信した1以上のエラーメッセージを1と数えるようにマスク制御を行うことによって、瞬間的な外部ノイズに起因するエラーの多発の影響を抑えることができる。稀に瞬間的な外部ノイズが発生することで、エラーが多発する場合、その瞬間は例えばBER(Bit Error Rate)=10-12といった基準よりも品質が悪く見える。しかし、それが単発の発生であった場合は、全体のシステム動作としては、影響が極軽微であり、運用に支障がないこともありうる。これに対応するために、割込み回路20cは、瞬発的なバーストエラーは1回としてカウントし、局所的な発生で不良判定が下されないようにする。
なお、実施例1〜3では、PCIeバスでエラーが発生した場合のCPU3への割込みを中心に説明したが、エラー処理部は、AERステータスレジスタに基づくエラー詳細要因の表示等の他の処理を行ってもよい。
1,1a,1b,1c ルートコンプレックス
2 エンドポイント
3 CPU
4,4a,4b,4c 受信回路
5,5a,5b 通信回路
10 情報処理装置
11 エラー判定部
12 パケット種別判定部
20,20a,20b,20c 割込み回路
21,21b 割込み生成部
22 マスク制御部
23,23a,23c OR回路
24,24a,24b,24c AND回路
25,25a,25b,25c カウンタ
26,26b 読出し回路
27 リセット回路
28a,28b デマルチプレクサ
29b バッファ
30c AND回路
31 OS
31c タイマ
32,32a,32b エラー処理部
32c カウントマスク制御部

Claims (4)

  1. 演算処理を行う演算処理装置が他の装置と行う通信を制御する制御装置と該演算処理装置とを有する情報処理装置において、
    前記制御装置は、
    前記通信におけるエラーの発生を通知する前記演算処理装置への割込みの生成による設定と前記演算処理装置の指示に基づく解除とが行われるマスク制御を行うマスク制御部と、
    前記エラーが発生すると前記マスク制御部によるマスク制御に基づいて前記演算処理装置への割込みを生成する割込み生成部と、
    前記マスク制御部により前記割込み生成部の割込み生成がマスクされている間に発生する複数の前記エラーの数をカウントするカウント部と、
    前記演算処理装置の指示に基づいて前記カウント部によりカウントされた数を読出して前記演算処理装置に送信する読出し部と、
    を有し、
    前記制御装置は、前記演算処理装置と通信する複数の他の装置とそれぞれ対応付けられる複数の前記マスク制御部と複数の前記カウント部とを有し、
    前記割込み生成部は、前記複数の他の装置のいずれかとの通信にエラーが発生すると前記演算処理装置への割込みを生成し、
    前記制御装置は、前記割込み生成部による割込みの生成が行われた際に前記エラーに対応付けられたカウント部によりカウントされた数が書込まれることで複数のカウント部で共有されるバッファをさらに有し、
    前記読出し部は、前記エラーに対応付けられたカウント部によりカウントされた数を前記バッファから読出す
    ことを特徴とする情報処理装置。
  2. 演算処理を行う演算処理装置が他の装置と行う通信を制御する制御装置と該演算処理装置とを有する情報処理装置において、
    前記制御装置は、
    前記通信におけるエラーの発生を通知する前記演算処理装置への割込みの生成による設定と前記演算処理装置の指示に基づく解除とが行われるマスク制御を行うマスク制御部と、
    前記エラーが発生すると前記マスク制御部によるマスク制御に基づいて前記演算処理装置への割込みを生成する割込み生成部と、
    前記マスク制御部により前記割込み生成部の割込み生成がマスクされている間に発生する複数の前記エラーの数をカウントするカウント部と、
    前記演算処理装置の指示に基づいて前記カウント部によりカウントされた数を読出して前記演算処理装置に送信する読出し部と、
    を有し、
    前記制御装置は、前記演算処理装置と通信する複数の他の装置とそれぞれ対応付けられる複数の前記マスク制御部と複数の前記カウント部とを有し、
    前記割込み生成部は、前記複数の他の装置のいずれかとの通信にエラーが発生すると前記演算処理装置への割込みを生成し、
    前記割込み生成部による割込みの生成が行われた際に前記エラーに対応付けられたカウント部によりカウントされた数が書込まれることで複数のカウント部で共有されるバッファが確保される主記憶装置をさらに有し、
    前記演算処理装置は、前記エラーに対応付けられたカウント部によりカウントされた数を前記主記憶装置に確保されたバッファから読出すことを特徴とする情報処理装置。
  3. 前記マスク制御部は、前記カウント部によりカウントされた数が前記読出し部により読出された後、前記演算処理装置の指示に基づいて前記マスク制御を解除することを特徴とする請求項1又は2記載の情報処理装置。
  4. 前記制御装置は、
    所定の時間内に前記他の装置との通信に発生する1つ以上のエラーを1つのエラーとして処理するエラー制御部をさらに有し、
    前記割込み生成部は、前記エラー制御部により1つのエラーとして処理されたエラーが発生すると前記マスク制御部によるマスク制御に基づいて前記演算処理装置への割込みを生成することを特徴とする請求項1又は2記載の情報処理装置。
JP2015079152A 2015-04-08 2015-04-08 情報処理装置 Active JP6582503B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015079152A JP6582503B2 (ja) 2015-04-08 2015-04-08 情報処理装置
US15/069,174 US10019301B2 (en) 2015-04-08 2016-03-14 Information processing device, and control method and storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015079152A JP6582503B2 (ja) 2015-04-08 2015-04-08 情報処理装置

Publications (2)

Publication Number Publication Date
JP2016200897A JP2016200897A (ja) 2016-12-01
JP6582503B2 true JP6582503B2 (ja) 2019-10-02

Family

ID=57111350

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015079152A Active JP6582503B2 (ja) 2015-04-08 2015-04-08 情報処理装置

Country Status (2)

Country Link
US (1) US10019301B2 (ja)
JP (1) JP6582503B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6772744B2 (ja) 2016-10-12 2020-10-21 いすゞ自動車株式会社 省燃費制御装置及び省燃費制御方法
US10430264B2 (en) * 2017-06-02 2019-10-01 International Business Machines Corporation Monitoring correctable errors on a bus interface to determine whether to redirect input/output (I/O) traffic from a first processing unit to a second processing unit
US10528437B2 (en) 2017-06-02 2020-01-07 International Business Machines Corporation Monitoring correctable errors on a bus interface to determine whether to redirect input/output request (I/O) traffic to another bus interface
KR102504660B1 (ko) 2018-02-05 2023-03-02 삼성전자주식회사 응용 프로세서, 전장 프로세서, 그리고 응용 프로세서를 포함하는 컴퓨팅 장치
US11016835B2 (en) * 2019-10-18 2021-05-25 Dell Products L.P. System and method for improved handling of memory failures
CN116028430B (zh) * 2023-03-28 2023-06-13 飞腾信息技术有限公司 一种pcie设备扫描方法及片上系统

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01290041A (ja) * 1988-05-17 1989-11-21 Nec Corp 割込み制御回路
JPH02165361A (ja) * 1988-12-20 1990-06-26 Fujitsu Ltd 割込みペンディングラッチ制御方式
JPH02306344A (ja) * 1989-05-20 1990-12-19 Fujitsu Ltd ソフトウェア異常状態抑制方式
JPH0743653B2 (ja) * 1990-07-25 1995-05-15 株式会社東芝 割込みコントローラ
US5448725A (en) * 1991-07-25 1995-09-05 International Business Machines Corporation Apparatus and method for error detection and fault isolation
US5675807A (en) * 1992-12-17 1997-10-07 Tandem Computers Incorporated Interrupt message delivery identified by storage location of received interrupt data
US5875342A (en) * 1997-06-03 1999-02-23 International Business Machines Corporation User programmable interrupt mask with timeout
JP2008129668A (ja) * 2006-11-17 2008-06-05 Meidensha Corp Cpuの割込み制御方式
JP2009140246A (ja) 2007-12-06 2009-06-25 Ricoh Co Ltd 画像形成装置
JP5451087B2 (ja) 2009-01-26 2014-03-26 エヌイーシーコンピュータテクノ株式会社 障害処理装置および方法
JP5532143B2 (ja) 2010-11-12 2014-06-25 富士通株式会社 エラー箇所特定方法、エラー箇所特定装置およびエラー箇所特定プログラム

Also Published As

Publication number Publication date
US10019301B2 (en) 2018-07-10
JP2016200897A (ja) 2016-12-01
US20160299808A1 (en) 2016-10-13

Similar Documents

Publication Publication Date Title
JP6582503B2 (ja) 情報処理装置
US9558054B2 (en) Apparatus and method for detecting errors on a transmission path
JP2011526110A (ja) 故障ノードの検出方法
US8942089B2 (en) Method and apparatus for adaptive fast start in link aggregation
EP2258083B1 (en) Methods, systems, and computer readable media for dynamically rate limiting slowpath processing of exception packets
CN106502814B (zh) 一种记录pcie设备错误信息的方法及装置
US10516592B2 (en) Communication system, bus load monitoring device, and bus load monitoring method
JP2021005821A (ja) 異常検出装置
US8959233B2 (en) Network bottlenecks
US9499174B2 (en) Method and apparatus for isolating a fault-active controller in a controller area network
JP7528477B2 (ja) 情報処理装置、情報処理システム、通知方法および情報処理プログラム
JP5018964B2 (ja) データ転送装置、情報処理装置および制御方法
JP6988092B2 (ja) 並列処理装置およびバーストエラー再現方法
KR20000052456A (ko) 리드솔로몬 복호 장치와 그 제어 방법
CN115904772A (zh) PCIe链路的错误确定方法、装置、设备及存储介质
JP2018137637A (ja) 通信ネットワーク及び通信端末
JP6654465B2 (ja) 入出力制御装置、入出力制御方法、及び、入出力制御プログラム
JP5937955B2 (ja) パケット転送遅延計測装置及び方法及びプログラム
JP6056576B2 (ja) 割り込み要因を特定する方法及び装置
CN107506175B (zh) 一种基于执行效率梯度预测的数据流图拥塞检测方法
JP7044974B2 (ja) プロセッサ及び情報処理装置
JP5620879B2 (ja) 伝送装置および伝送装置における正常性確認方法
JP5743967B2 (ja) 通信装置、通信方法、及び、プログラム
CN115865624A (zh) 主机内性能瓶颈的根因定位方法、电子设备及存储介质
JP6161105B2 (ja) 情報処理システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181119

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190409

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190709

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20190716

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190819

R150 Certificate of patent or registration of utility model

Ref document number: 6582503

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150