JP5018964B2 - データ転送装置、情報処理装置および制御方法 - Google Patents
データ転送装置、情報処理装置および制御方法 Download PDFInfo
- Publication number
- JP5018964B2 JP5018964B2 JP2010515700A JP2010515700A JP5018964B2 JP 5018964 B2 JP5018964 B2 JP 5018964B2 JP 2010515700 A JP2010515700 A JP 2010515700A JP 2010515700 A JP2010515700 A JP 2010515700A JP 5018964 B2 JP5018964 B2 JP 5018964B2
- Authority
- JP
- Japan
- Prior art keywords
- input queue
- data
- input
- counter
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/50—Queue scheduling
- H04L47/62—Queue scheduling characterised by scheduling criteria
- H04L47/6215—Individual queue per QOS, rate or priority
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Bus Control (AREA)
Description
11 CPU
12 CPU制御部
13 メモリ制御部
14 RAM
15 FWH
20 IOボード(IOB)
21 IO制御部
22 PCI制御部
23 PCIインターフェース
24 ICH
31 データクロスバ
32 アドレスクロスバ
300 データ転送装置
310 入力キュー
320 調停制御回路
321 上限値設定レジスタ
322 JTAG回路またはSMBus回路
323 パケット長デコード回路
324 出力データ量測定回路
324a、324b、324d、324e AND回路
324c、324f 加算指示回路
324g 比較器
324h リセット指示回路
324i OR回路
325 出力データ量測定カウンタ
330 入力キュー選択回路
331a〜331c ポインタ更新回路
332 最優先ポインタ
333 ラウンドロビン回路
334 OR回路
335 セレクタ
336 パケット長カウンタ
337a〜337c 選択期間生成回路
340 セレクタ
350 出力キュー
Claims (10)
- 複数の入力キューごとに設けられた調停制御部と、
前記複数の入力キューごとに設定された優先順位に基づいて前記複数の入力キューのいずれかを選択し、選択した入力キューからデータを出力させる入力キュー選択部とを備え、
前記調停制御部は、
対応する入力キューに格納されるデータに対して要求されるスループットに対応した値を記憶する記憶部と、
前記対応する入力キューから出力されたデータの量を算出するカウンタと、
前記カウンタの値が前記記憶部に記憶されている値以上となった場合に、前記入力キュー選択部に前記対応する入力キューの優先順位を下げるように前記優先順位を更新させるとともに、前記カウンタが算出した値をリセットさせる制御回路と
を有することを特徴とするデータ転送装置。 - 前記制御回路は、さらに、対応する入力キューから出力されるデータがなくなった場合に、前記入力キュー選択部に前記優先順位を更新させるとともに、前記カウンタの値をリセットさせることを特徴とする請求項1に記載のデータ転送装置。
- 前記入力キュー選択部は、前記入力キューのいずれかを選択した場合に、選択した入力キューに対応する前記調停制御部へその旨を通知し、
前記調停制御部は、前記入力キュー選択部からの通知を契機として、前記カウンタに計数を開始させることを特徴とする請求項1に記載のデータ転送装置。 - 前記調停制御部は、対応する入力キューの先頭に格納されているデータのデータ長を取得するデータ長取得部をさらに備え、
前記カウンタは、前記データ長取得部によって取得されたデータ長を加算していくことにより、対応する入力キューから出力されたデータ量を計数することを特徴とする請求項1に記載のデータ転送装置。 - 複数の入力キューごとに設けられた調停制御部と、
前記複数の入力キューごとに設定された優先順位に基づいて前記複数の入力キューのいずれかを選択し、選択した入力キューからデータを出力させる入力キュー選択部とを備え、
前記調停制御部は、
対応する入力キューに格納されるデータに対して要求されるスループットに対応した値を記憶する記憶部と、
前記対応する入力キューから出力されたデータの量を算出するカウンタと、
前記カウンタの値が前記記憶部に記憶されている値以上となった場合に、前記入力キュー選択部に前記対応する入力キューの優先順位を下げるように前記優先順位を更新させるとともに、前記カウンタが算出した値をリセットさせる制御回路と
を有することを特徴とする情報処理装置。 - 前記制御回路は、さらに、対応する入力キューから出力されるデータがなくなった場合に、前記入力キュー選択部に前記優先順位を更新させるとともに、前記カウンタの値をリセットさせることを特徴とする請求項5に記載の情報処理装置。
- 前記入力キュー選択部は、前記入力キューのいずれかを選択した場合に、選択した入力キューに対応する前記調停制御部へその旨を通知し、
前記調停制御部は、前記入力キュー選択部からの通知を契機として、前記カウンタに計数を開始させることを特徴とする請求項5に記載の情報処理装置。 - 前記調停制御部は、対応する入力キューの先頭に格納されているデータのデータ長を取得するデータ長取得部をさらに備え、
前記カウンタは、前記データ長取得部によって取得されたデータ長を加算していくことにより、対応する入力キューから出力されたデータ量を計数することを特徴とする請求項5に記載の情報処理装置。 - 複数の入力キューごとに設けられた調停制御部と、
前記複数の入力キューごとに設定された優先順位に基づいて前記複数の入力キューのいずれかを選択し、選択した入力キューからデータを出力させる入力キュー選択部とを備える情報処理装置における制御方法であって、
前記調停制御部が、対応する入力キューから出力されたデータ量を算出してカウンタに記憶させるステップと、
前記カウンタの値が前記記憶部に記憶されている、対応する入力キューに格納されるデータに対して要求されるスループットに対応した値以上となった場合に、前記調停制御部が、前記入力キュー選択部に前記対応する入力キューの優先順位を下げるように前記優先順位を更新させるとともに、前記カウンタの値をリセットさせるステップと
を含むことを特徴とする制御方法。 - 対応する入力キューから出力されるデータがなくなった場合に、前記入力キュー選択部に前記優先順位を更新させるとともに、前記制御回路が、前記カウンタの値をリセットさせるステップをさらに含むことを特徴とする請求項9に記載の制御方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2008/060226 WO2009147731A1 (ja) | 2008-06-03 | 2008-06-03 | データ転送装置、情報処理装置および制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2009147731A1 JPWO2009147731A1 (ja) | 2011-10-20 |
JP5018964B2 true JP5018964B2 (ja) | 2012-09-05 |
Family
ID=41397823
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010515700A Expired - Fee Related JP5018964B2 (ja) | 2008-06-03 | 2008-06-03 | データ転送装置、情報処理装置および制御方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20110069717A1 (ja) |
EP (1) | EP2290552A4 (ja) |
JP (1) | JP5018964B2 (ja) |
WO (1) | WO2009147731A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5380322B2 (ja) * | 2010-02-17 | 2014-01-08 | 京セラドキュメントソリューションズ株式会社 | メモリマスタデバイス |
US8325723B1 (en) * | 2010-02-25 | 2012-12-04 | Integrated Device Technology, Inc. | Method and apparatus for dynamic traffic management with packet classification |
US8514700B2 (en) * | 2010-10-29 | 2013-08-20 | Alcatel Lucent | MLPPP occupancy based round robin |
JP5821624B2 (ja) * | 2011-12-27 | 2015-11-24 | 富士通株式会社 | 通信制御装置、並列計算機システム及び通信制御方法 |
JP6259046B2 (ja) * | 2016-11-04 | 2018-01-10 | 株式会社東芝 | 外部入出力装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000035954A (ja) * | 1998-05-14 | 2000-02-02 | Sony Corp | マルチプロセッサおよびそのバス調停方法 |
JP2001345839A (ja) * | 2000-05-30 | 2001-12-14 | Mitsubishi Electric Corp | フレームリレー伝送装置及びフレームリレー伝送方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001040959A1 (en) * | 1999-12-02 | 2001-06-07 | Lightning Rod Software, Inc. | System with multi-media real-time queue monitor |
JP2001217868A (ja) | 2000-02-04 | 2001-08-10 | Nippon Telegr & Teleph Corp <Ntt> | パケットスケジュール回路 |
JP3566165B2 (ja) | 2000-02-09 | 2004-09-15 | 日本電信電話株式会社 | 競合制御方法及び装置 |
EP1249972A1 (en) * | 2001-04-09 | 2002-10-16 | Telefonaktiebolaget L M Ericsson (Publ) | Method of controlling a queue buffer |
US20030065809A1 (en) * | 2001-10-03 | 2003-04-03 | Adc Telecommunications, Inc. | Scheduling downstream transmissions |
CN1656754A (zh) * | 2002-05-30 | 2005-08-17 | 松下电器产业株式会社 | 分组传送电路和分组传送方法 |
US7522622B2 (en) * | 2005-02-18 | 2009-04-21 | Broadcom Corporation | Dynamic color threshold in a queue |
US20070118677A1 (en) * | 2005-05-13 | 2007-05-24 | Freescale Semiconductor Incorporated | Packet switch having a crossbar switch that connects multiport receiving and transmitting elements |
US20070174529A1 (en) * | 2005-12-29 | 2007-07-26 | Intel Corporation | Queue manager having a multi-level arbitrator |
-
2008
- 2008-06-03 EP EP08765039A patent/EP2290552A4/en not_active Withdrawn
- 2008-06-03 WO PCT/JP2008/060226 patent/WO2009147731A1/ja active Application Filing
- 2008-06-03 JP JP2010515700A patent/JP5018964B2/ja not_active Expired - Fee Related
-
2010
- 2010-11-22 US US12/926,492 patent/US20110069717A1/en not_active Abandoned
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000035954A (ja) * | 1998-05-14 | 2000-02-02 | Sony Corp | マルチプロセッサおよびそのバス調停方法 |
JP2001345839A (ja) * | 2000-05-30 | 2001-12-14 | Mitsubishi Electric Corp | フレームリレー伝送装置及びフレームリレー伝送方法 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2009147731A1 (ja) | 2011-10-20 |
US20110069717A1 (en) | 2011-03-24 |
WO2009147731A1 (ja) | 2009-12-10 |
EP2290552A1 (en) | 2011-03-02 |
EP2290552A4 (en) | 2012-08-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6420901B2 (en) | Quantized queue length arbiter | |
JP5018964B2 (ja) | データ転送装置、情報処理装置および制御方法 | |
US10050854B1 (en) | Packet generation-based bidirectional forwarding detection | |
US8327057B1 (en) | Ordering write bursts to memory | |
US7768907B2 (en) | System and method for improved Ethernet load balancing | |
US7478183B2 (en) | Method and system for n dimension arbitration algorithm—scalable to any number of end points | |
US8312187B2 (en) | Input/output device including a mechanism for transaction layer packet processing in multiple processor systems | |
US20130339551A1 (en) | Communication path selection | |
JP5764004B2 (ja) | 共用データ・バスに対する階層的バッファ・システムのための方法、集積回路デバイス、およびプロセッサ・デバイス | |
US6487627B1 (en) | Method and apparatus to manage digital bus traffic | |
WO2007099613A1 (ja) | コマンド選択方法、装置、コマンド投入方法、及び装置 | |
JP2008046997A (ja) | 調停回路、クロスバ、リクエスト選択方法、及び情報処理装置 | |
JP4999925B2 (ja) | 調停を実行する方法及び装置 | |
EP3358468A1 (en) | Semiconductor device | |
JP6582503B2 (ja) | 情報処理装置 | |
JP5443586B2 (ja) | 回路構成におけるデータ交換を制御するための回路構成、および方法 | |
JP4855864B2 (ja) | ダイレクトメモリアクセスコントローラ | |
US20110029706A1 (en) | Electronic device and method for controlling an electronic device | |
US20090304017A1 (en) | Apparatus and method for high-speed packet routing system | |
CN112269657B (zh) | 一种分布式存储系统中节点的带宽均衡控制方法及装置 | |
JPWO2010113262A1 (ja) | 調停方法、調停回路、及び調停回路を備えた装置 | |
JP6402576B2 (ja) | 通信装置、情報処理装置、情報処理システム及び通信装置の制御方法 | |
CN116150082A (zh) | 访问方法、装置、芯片、电子设备和存储介质 | |
JP5715458B2 (ja) | 情報処理システム、調停方法 | |
JP2010035245A (ja) | 高速交換環境でマルチキャスティングするシステム、方法及び論理 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120214 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120416 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120515 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120528 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150622 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |