JP2000035954A

JP2000035954A - マルチプロセッサおよびそのバス調停方法

Info

Publication number: JP2000035954A
Application number: JP11075795A
Authority: JP
Inventors: Masahiro Yasue; 正宏安江
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1998-05-14
Filing date: 1999-03-19
Publication date: 2000-02-02
Anticipated expiration: 2019-03-19
Also published as: US6339807B1; JP4099561B2

Abstract

(57)【要約】【課題】バス調停にかかる時間を短縮でき、システム
全体の動作の高速化を実現できるマルチプロセッサおよ
びそのバス調停方法を提供する。【解決手段】バス１０を使用するプロセッサエレメン
トに設けられた調停器はバス要求信号とそのプロセッサ
エレメントの特権レベルに応じたバス要求値をバス１０
に送信し、バスの使用状況および当該プロセッサエレメ
ントの特権レベルに応じて、バス使用の可否を決定す
る。バスに接続されている共通のバス調停回路５０は、
バス１０を監視しつつ、バス１０に複数のプロセッサエ
レメントからのバス要求信号が送信されたとき、バスの
使用状況およびバスを要求した各プロセッサエレメント
の特権レベルに応じて、バス１０を使用するプロセッサ
エレメントを決定するので、バス調停を高速に行うこと
ができ、単一のバスを用いたプロセッサ間の通信の高速
化を実現できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数のプロセッサ
エレメントなどによって単一のバスを共有するマルチプ
ロセッサおよび当該マルチプロセッサにおけるバス使用
権を決定するバス調停方法に関するものである。

【０００２】

【従来の技術】図７に示すマルチプロセッサシステム
は、単一バスのマルチプロセッサシステムである。この
システムでは、一度に単一の通信しかできないため、バ
ス１０を使用するプロセッサエレメント（ＰＥ）をただ
１つだけ選択する選択機構、例えば、調停回路が必要で
ある。さらに、調停の際に個々のプロセッサエレメント
に固有の優先順位を割り付けるのではなく、より効果的
にバスを使用するために、動的に優先順位を割り付ける
方法が一般的に採用されている。この場合、例えば、特
権レベルを利用するバスの割り振りが有効である。

【０００３】従来、上記調停回路には、集中型調停回路
と分散型調停回路があった。集中型調停回路は、図８に
示すように、例えば、バス１０に接続されている複数の
プロセッサエレメント１２，２２，３２と一つの調停器
４０により構成されている。集中型調停回路において
は、バス１０を使用するプロセッサエレメントから直接
または間接的に調停器４０にバス要求信号が送られ、調
停器４０によりバス使用の許可信号がバスの使用が許可
されたプロセッサエレメントに返される。

【０００４】即ち、集中型調停回路では、プロセッサエ
レメントのバス要求信号の送信、調停器のプロセッサエ
レメントの選択、調停器の許可信号の送信という３つの
処理を経て、はじめてバスの使用を要求したプロセッサ
エレメントがバスを使用可能となる。

【０００５】分散型調停回路の一例は、図９に示してい
る。図示のように、分散型調停回路は、バス１０に接続
されている複数のプロセッサエレメント１２，２２，３
２により構成されている。さらに、各プロセッサエレメ
ントにそれぞれバス使用権の調停を行う調停器１１，２
１，３１が設けられている。

【０００６】図９に示している分散型調停回路では、許
可信号は複数の場所（多くは各プロセッサの調停器）で
生成される。この調停回路で、特権レベルを利用して調
停を行うためには、それぞれの調停器ごとに、すべての
プロセッサエレメントの特権レベルを保持する必要があ
る。さらに、ある一つのプロセッサエレメントの特権レ
ベルが変更されたとき、すべての調停回路にそれを通知
する必要がある。このような分散型調停回路によって、
プロセッサエレメントは、それに設けられた調停器によ
りバス使用できるか否かが直接判断でき、判断結果に応
じてバス使用許可が決定されるので、集中型調停回路に
比べてバス要求を送信してからバス使用許可が受信する
までの所要時間が短縮できる。

【０００７】

【発明が解決しようとする課題】ところで、上述した従
来のマルチプロセッサシステムでは、集中型と分散型に
おいてそれぞれのディメリットがある。例えば、集中型
の調停回路を持つマルチプロセッサでは、プロセッサエ
レメントのバス要求信号の送信、調停器のプロセッサエ
レメントの選択、調停器の許可信号の送信という３つの
処理が不可欠である。さらに、これらの３つの処理は同
時に行うことができず、逐次的に処理せざるを得ないた
め、調停に要する時間が長くなる。

【０００８】一方、分散型の調停回路を持つマルチプロ
セッサでは、特権レベルを利用した調停を行うために
は、それぞれのプロセッサエレメントに設けられた調停
器毎に、すべてのプロセッサエレメントの特権レベルを
記憶する必要があり、さらに、ある一つのプロセッサエ
レメントの特権レベルが変更されたとき、すべての調停
器にそれを通知する必要があるので、システム全体の通
信負荷が大きくなる。また、それぞれの調停回路がプロ
セッサエレメントを選択する回路を持たなければならな
いため、複雑な選択方法では、それぞれの調停回路の規
模が大きくなり、システム全体の規模も大きくなってし
まうという不利益がある。

【０００９】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、回路規模を大幅に増加させるこ
となく、バス調停にかかる時間を短縮でき、システム全
体の高速化を実現できるマルチプロセッサおよびそのバ
ス使用権決定方法を提供することにある。

【００１０】

【課題を解決するための手段】上記目的を達成するた
め、本発明のマルチプロセッサは、複数のプロセッサエ
レメントがそれぞれ独立に動作し、共通のバスを用いて
情報の伝達を行うマルチプロセッサであって、上記プロ
セッサエレメントがバスを使用するとき、当該プロセッ
サエレメントの特権レベルに応じたバス要求値を生成す
る要求値生成回路と、上記プロセッサエレメントがバス
を使用するとき、バス要求信号と上記バス要求値を上記
バスに送信する送信回路と、上記プロセッサエレメント
が上記バス要求信号を送信したとき、上記バスの使用状
況および上記バス要求信号を送信したプロセッサエレメ
ントの特権レベルに応じて、バス使用の可否を判断する
制御回路と、上記バスに接続され、上記バスに複数のプ
ロセッサエレメントから上記バス要求信号が送信され、
かつ上記制御回路が優先的にバスの使用をする一のプロ
セッサエレメントを特定できない場合に、バス使用状況
または上記バス要求信号を送信した各プロセッサエレメ
ントの特権レベルに応じて、バスを使用するプロセッサ
エレメントを決定するバス調停回路とを有する。

【００１１】また、本発明では、好適には、上記要求値
生成回路、送信回路または制御回路は、上記各プロセッ
サエレメントに対応して、各プロセッサエレメント毎に
設けられている。また、上記各プロセッサエレメント毎
に、当該プロセッサエレメントの特権レベルを示すＭ
（Ｍ≧１、Ｍは整数である）ビットの特権レベルデータ
を記憶する記憶回路を有する。

【００１２】また、本発明では、好適には、上記要求値
生成回路は、上記記憶回路に記憶されている上記特権レ
ベルデータのうち、少なくとも上位ｍ（ｍ≦Ｍ、ｍは整
数である）ビットを用いて上記バス要求値を生成する。
さらに、上記バスに接続されている上記プロセッサエレ
メントが全部でＮ（Ｎ≧２、Ｎは整数である）個の場
合、上記バスのデータ幅は、少なくともｍ×Ｎビットで
ある。

【００１３】また、本発明では、好適には、上記各プロ
セッサエレメントの特権レベルデータは、変更可能であ
り、各プロセッサエレメント毎に設けられた上記制御手
段により、それぞれのプロセッサエレメント毎に設けら
れている上記記憶回路に記憶されている上記特権レベル
データが書き換えられる。

【００１４】また、本発明は、単一のバスに接続されて
いる複数のプロセッサエレメントに対して、バスの使用
権を決定するバス調停方法であって、各プロセッサエレ
メント毎にバスの使用の可否を判断する制御回路を設
け、バスを使用するプロセッサエレメントによりバス要
求信号と当該プロセッサエレメントの特権レベルに応じ
たバス要求値を上記バスに送信し、プロセッサエレメン
トに設けられた上記制御回路により、バスの使用状況お
よび上記プロセッサエレメントからの上記バス要求値に
応じて、上記プロセッサエレメントに対してバス使用の
可否を決定し、上記バスに共通のバス調停回路を設け、
上記バスに複数の上記プロセッサエレメントからバス要
求信号が送信され、かつ上記制御回路が優先的にバスを
使用する一のプロセッサエレメントを特定できない場合
に、上記バス調停回路によりバスの使用状況および上記
バス要求信号を送信した各プロセッサエレメントの特権
レベルに応じて、バスを使用するプロセッサエレメント
を決定する。

【００１５】さらに、本発明では、好適には、上記共通
のバス調停回路は、上記各プロセッサエレメントの特権
レベルデータを記憶し、また、何れかのプロセッサエレ
メントの特権レベルデータが変更されたとき、それに応
じて上記記憶されているプロセッサエレメントの特権レ
ベルを変更する。

【００１６】本発明によれば、単一のバスを使用する複
数のプロセッサエレメントからなるマルチプロセッサに
おいて、各プロセッサエレメント毎にバスの使用の可否
を判断する調停器が設けられている。バスを使用するプ
ロセッサエレメントにより、バス要求信号と当該プロセ
ッサエレメントの特権レベルに応じたバス要求値がバス
に出力される。各プロセッサエレメントに設けられた調
停器において自分のプロセッサエレメントからバス要求
信号が送信されたとき、バスの使用状況および自分のプ
ロセッサエレメントのバス要求値に応じて、自分のプロ
セッサエレメントのバス使用の可否を判断する。

【００１７】さらに、上記バスに共通のバス調停回路が
接続され、当該バス調停回路により、バスの使用状況を
監視しつつ、複数のプロセッサエレメントからバス要求
信号がバスに送信されたとき、バスの使用状況およびバ
ス使用を要求したプロセッサエレメントの特権レベルに
応じて、バスを使用するプロセッサエレメントを決定
し、各プロセッサエレメントに使用の可否を通知する。
上述したように、本発明のマルチプロセッサにおいて、
バス使用を要求したプロセッサエレメントが一つのみの
場合に、該当するプロセッサエレメントに設けられてい
る調停器によってそのプロセッサエレメントにバス使用
の可否を判断でき、または複数のプロセッサエレメント
が同時にバスの使用を要求した場合に、バスに接続され
ている共通のバス調停回路によって、バス使用を要求し
た各プロセッサエレメントの特権レベルなどに基づき、
バスを使用するプロセッサエレメントを決定する調停を
行うので、バス調停を高速に実行できる。

【００１８】

【発明の実施の形態】図１は本発明に係るマルチプロセ
ッサの一実施形態を示す回路図である。図示のように、
本実施形態のマルチプロセッサは、共通のバス１０に接
続されているＮ個のプロセッサエレメント（ＰＥ）２０
−１，２０−２，…，２０−Ｎ、各々のプロセッサエレ
メントに設けられている調停器３０−１，３０−２，
…，３０−Ｎおよび共通のバス調停回路５０により構成
されている。

【００１９】図１に示すように、本実施形態のマルチプ
ロセッサにおいて、すべてのプロセッサエレメント２０
−１，２０−２，２０−３にそれぞれ調停器３０−１，
３０−２，…，３０−Ｎが設けられている。また、各プ
ロセッサエレメントは特権レベルを１つずつ保持してい
る。これらの特権レベルは一定ではなく変更される可能
性がある。バス調停回路５０は、すべてのプロセッサエ
レメントの特権レベルを保持している。あるプロセッサ
エレメントの特権レベルが変更されると、バス調停回路
５０中に保持されている対応する特権レベルの値も同様
に変更される。

【００２０】図２は、それぞれ各プロセッサエレメント
に設けられている調停器の内部構成を示している。以
下、図２を参照しつつ、各プロセッサエレメントに設け
られている調停器の構成および機能について説明する。

【００２１】図１に示す全てのプロセッサエレメント２
０−１，２０−２，２０−３に設けられている調停器３
０−１，３０−２，…，３０−Ｎはほぼ同じ構成を有す
るので、図２においては、例えば、プロセッサエレメン
ト２０−１に設けられている調停器３０−１を例示して
いる。図示のように、調停器３０−１は、受信回路３
１、送信回路３２、制御回路３３、要求値生成回路３４
および特権レベル記憶回路３５により構成されている。

【００２２】受信回路３１は、バス１０からバス調停回
路５０および他のプロセッサエレメントに設けられてい
る調停器からのバス要求信号およびバス要求値を受信
し、受信信号を制御回路３３に供給する。送信回路３２
は、プロセッサエレメント２０−１がバスを使用すると
き、バス１０にバス要求信号とともに、要求値生成回路
３４により生成したバス要求値をバス１０に送信する。

【００２３】制御回路３３は、プロセッサエレメント２
０−１からバス使用要求を受けたとき、要求値生成回路
３４にバス要求値を生成させ、さらに、送信回路３２に
バス要求信号とともに、要求値生成回路３４により生成
したバス要求値をバス１０に送信することを指示する。
そして、現在バス１０の使用状況および特権レベル記憶
回路３５に記憶されているプロセッサエレメント２０−
１の特権レベルに応じて、プロセッサエレメント２０−
１がバスを使用できるか否かを判断し、判断の結果プロ
セッサエレメント２０−１に通知する。さらに、制御回
路３３は、プロセッサエレメント２０−１からの指示ま
たは受信回路３１によって受信した指示信号に従って、
特権レベル記憶回路３５に記憶したプロセッサエレメン
ト２０−１の特権レベルデータを書き換える。

【００２４】要求値生成回路３４は、プロセッサエレメ
ント２０−１がバス１０を使用するとき、制御回路３３
の制御に基づき特権レベル記憶回路３５に記憶されてい
るプロセッサエレメント２０−１の特権レベルデータに
基づき、バス要求値を生成する。特権レベル記憶回路３
５は、プロセッサエレメント２０−１の特権レベルを示
す特権レベルデータを記憶する。ここで、当該特権レベ
ルデータは、例えば、Ｍビットのデータからなる。な
お、上述したように各プロセッサエレメントに付与され
ている特権レベルは、固定ではなく可変なものである。
このため、例えば、プロセッサエレメント２０−１の特
権レベルが変更するとき、それに応じて特権レベル記憶
回路３５に記憶されている特権レベルデータが制御回路
３３の指示に従って書き換えられる。特権レベルの変更
は、例えば、プロセッサエレメント２０−１からの変更
指示により行う。または、外部の制御装置、例えば、マ
ルチプロセッサのシステム全体の動作を制御する制御装
置によりバス１０を経してそれぞれのプロセッサエレメ
ントに特権レベルの設定および変更を指示する制御信号
が出力される。この場合、例えば、受信回路３１からプ
ロセッサエレメント２０−１の特権レベルを変更する指
示信号を受信したとき、制御回路３３は、当該指示信号
に従って特権レベル記憶回路３５に記憶されている特権
レベルデータを変更する。

【００２５】要求値生成回路３４は、特権レベル記憶回
路３５に記憶されているＭビットの特権レベルデータに
応じてバス要求値を生成する。具体的に、例えば、Ｍビ
ットの特権レベルデータのうち、上位ｍビットに基づき
バス要求値を生成する。一例として、ここで、Ｍ＝８、
ｍ＝２の場合について説明する。即ち、特権レベルデー
タが８ビットからなり、要求値生成回路３４は、特権レ
ベルデータの８ビットのうち上位２ビットを取り出し、
当該２ビットデータの最下位にさらに１ビットのデータ
“１”を付加してバス要求値を生成する。例えば、特権
レベルデータが“１００１０００１”の場合、バス要求
値“１０１”を生成して出力する。

【００２６】図３は、バス調停回路５０の構成を示して
いる。以下、図３を参照しつつ、バス調停回路５０の構
成および機能について説明する。図示のように、バス調
停回路５０は、受信回路５１、送信回路５２、制御回路
５３、特権レベル判断回路５４、巡回レベル判断回路５
５および特権レベル記憶回路５６により構成されてい
る。

【００２７】バス調停回路５０は、バス１０により転送
されてきたバス要求信号および各々のプロセッサエレメ
ントの特権レベルに基づき、バスの割り振りを行う。例
えば、バス１０から転送されてきたバス要求信号、バス
要求値、各プロセッサエレメントの特権レベルおよびバ
スの使用状況に基づき、バスを使用するプロセッサエレ
メントを決定し、バス１０を介して該当するプロセッサ
エレメントにバス使用許可信号を送信する。以下、図３
を参照しつつ、バス調停回路５０の構成および動作につ
いてさらに具体的に説明する。

【００２８】受信回路５１は、バス１０から各プロセッ
サエレメントの調停器から送信したバス要求信号および
バス要求値を受信し、受信信号を制御回路５３に供給す
る。送信回路５２は、特権レベル判断回路５４の判断結
果に応じてバス使用が許可されたプロセッサエレメント
にバス１０を介してバス使用許可信号を送信する。

【００２９】制御回路５３は、何れかのプロセッサエレ
メントからのバス要求信号を受信したとき、受信回路５
１からの受信信号に応じて特権レベル判断回路または巡
回レベル判断回路にバス使用要求について判断させ、判
断の結果に応じて許可されたプロセッサエレメントに使
用許可信号を送信するよう制御を行う。また、何れかの
プロセッサエレメントの特権レベルが書き換えられたと
き、当該書き換えに関する指示信号がバス１０を経由し
て受信回路５１により受信される。この場合、制御回路
５３は受信回路５１の受信信号に応じて特権レベル記憶
回路５６に記憶された対応する特権レベルデータの書き
換えを制御する。

【００３０】特権レベル判断回路５４は、受信回路５１
から複数のプロセッサエレメントからバス要求信号およ
びバス要求値を受信したとき、制御回路５３の制御に基
づき、特権レベル記憶回路５６に記憶されている各々の
プロセッサエレメントの特権レベルデータに応じてバス
使用要求をした複数のプロセッサエレメントのうち最も
優先度の高いプロセッサエレメントを決定し、送信回路
５２を介してそれにバス使用許可信号を送信する。な
お、バス使用を要求した複数のプロセッサエレメントの
うち最も高い優先度を持つプロセッサエレメントが２以
上ある場合、制御回路５３にそれを通知する。

【００３１】制御回路５３は、特権レベル判断回路５４
から上記通知を受けたとき、巡回レベル判断回路５５に
巡回順位に基づいてバスの使用を許可すべきプロセッサ
エレメントを判断させる。巡回レベル判断回路５５は、
巡回優先順位に基づきバスを使用するプロセッサエレメ
ントを決定し、送信回路５２を介してそれにバス使用許
可を出力する。

【００３２】特権レベル記憶回路５６は、バス１０に接
続されている全てのプロセッサエレメントの特権レベル
データを記憶する。例えば、バス１０にＮ個のプロセッ
サエレメントが接続され、各プロセッサエレメントの特
権レベルデータがＭビットからなる場合、特権レベル記
憶回路５６は、少なくともＭ×Ｎビットの記憶容量を有
する。特権レベル記憶回路５６に記憶されている特権レ
ベルデータは、制御回路５３の制御に応じて書き換える
ことができる。例えば、何れかのプロセッサエレメント
が特権レベルデータが変更した場合に、受信回路５１に
より、当該特権レベルの変更を知らせる通知信号を受信
したとき、制御回路５３は受信信号に応じて特権レベル
記憶回路５６に対応する特権レベルデータの書き換え指
示を出力し、これに応じて特権レベル記憶回路５６に記
憶された所定の特権レベルデータが書き換えられる。

【００３３】図４〜図６は、それぞれ各プロセッサエレ
メント２０−１，２０−２，…，２０−Ｎ、各プロセッ
サエレメントに設けられた調停器３０−１，３０−２，
…，３０−３およびバス調停回路５０の動作手順を示す
フローチャートである。以下、これらのフローチャート
を参照しつつ、それぞれプロセッサエレメント、調停器
およびバス調停回路５０の動作について説明する。

【００３４】まず、図４を参照しながら、プロセッサエ
レメントの動作手順について説明する。バスを使用する
プロセッサエレメントは、まず、ステップ１００に示す
ように、そのプロセッサエレメントに設けられている調
停器を介して、バス１０に自分の持つ特権レベルデータ
の上位２ビットとデータ“１”の計３ビットのデータか
ら形成されたバス要求値をバス要求信号とともにバス１
０に送信する。例えば、特権レベルが２進数で“１００
１０００１”のとき、要求値生成回路３４によって、バ
ス要求値“１０１”が生成され、さらに送信回路によっ
て、バス要求信号とともに当該バス要求値がバス１０に
送信される。

【００３５】すべてのプロセッサエレメントにバス要求
値のビット数分だけのバス信号線が割り当てられている
ため、異なるプロセッサエレメントが同じ信号線に重な
ってバス要求値を送信することにはならない。即ち、プ
ロセッサエレメントの数をＮとし、バス要求値が３ビッ
トのデータで構成されるとすると、バス１０の幅は、
（Ｎ×３）ビット以上であるとする。このため、複数の
プロセッサエレメントから同時にバス１０にバス要求値
を送信することが可能である。

【００３６】次に、ステップ１１０において、バス調停
回路５０またはプロセッサエレメント自身の調停器から
の使用許可信号を待つ。バス調停回路５０またはプロセ
ッサエレメント自身の調停器の何れかから許可信号を得
れば、そのプロセッサエレメントはバス１０を使用でき
るようになり、調停は終了する。ここで、プロセッサエ
レメント自身の調停器とは、図１において、例えば、プ
ロセッサエレメント２０−１の場合は調停器３０−１で
あり、プロセッサエレメント２０−２の場合は調停器３
０−２、プロセッサエレメント２０−Ｎの場合は調停器
３０−Ｎである。

【００３７】図５は、各プロセッサエレメント毎に設け
られた調停器の動作を示すフローチャートである。図示
のように各々の調停器は、自分のプロセッサエレメント
がバスの使用を要求する場合に動作をはじめる。ここ
で、自分のプロセッサエレメントとは、調停器３０−１
の場合はプロセッサエレメント２０−１、調停器３０−
２の場合はプロセッサエレメント２０−２、調停器３０
−Ｎの場合はプロセッサエレメント２０−Ｎである。

【００３８】まず、ステップ２００において、調停器は
バス１０を監視し、他のプロセッサエレメントが送信し
たバス要求値を得る。そして、ステップ２１０におい
て、バス要求値を出したプロセッサエレメントが自分の
プロセッサエレメントのみであるか、もしくは、自分の
プロセッサエレメントが出したバス要求値が他のどのプ
ロセッサエレメントが出したバス要求値よりも大きいか
どうかを調べる。バス要求値を送信したのが自分のプロ
セッサエレメントのみであり、または自分のプロセッサ
エレメントが送信したバス要求値が他のどのプロセッサ
エレメントが送信したバス要求値よりも大きい場合、ス
テップ２２０の処理によって、自分のプロセッサエレメ
ントにバス１０使用の許可信号を出力する。そうでなけ
れば処理が終了する。

【００３９】図６は、バス調停回路５０の動作を示すフ
ローチャートである。図示のように、バス調停回路５０
は、ある一つ以上のプロセッサエレメントがバス１０に
バス要求値を送信すると動作がはじまる。まず、ステッ
プ３００において、バス調停回路がバス１０を監視し、
プロセッサエレメントがバス１０に送信したバス要求値
をすべて読み取る。バス要求値が０以上のプロセッサエ
レメントに対応する特権レベルの値を比較し、最大値を
持つものを調べる。

【００４０】ステップ３１０で、特権レベル最大のもの
が複数あればステップ３２０の処理を行ない、１つしか
なければステップ３３０においてそのプロセッサエレメ
ントにバス使用の許可信号を出力し、処理が終了する。
このとき、ステップ３３０を実行せず、処理を終了して
もよい。即ち、バス使用を要求したプロセッサエレメン
トが一つのみの場合には、プロセッサエレメントは、そ
のプロセッサエレメントに属している調停器によりバス
使用が許可が得られ、バス１０の使用を開始するので、
バス調停回路５０から改めてバス使用許可を出力する必
要がない。

【００４１】特権レベル最大のものが複数ある場合、ス
テップ３２０の処理に進む。ステップ３２０において
は、最大値を持つプロセッサエレメントから、巡回優先
順位に基づいて１つのプロセッサエレメントを選択す
る。そして、ステップ３３０において、選択されたプロ
セッサエレメントにバス使用の許可信号を出力し、処理
が終了する。なお、バス調停回路５０における決定より
も各プロセッサエレメントごとの調停器による決定のほ
うが優先されるため、どれか一つの調停器が許可信号を
出すと、バス調停回路５０の処理が終了する。

【００４２】ここで、例えば、調停器２０−１の特権レ
ベルデータが“１０００１０００”、調停器２０−２の
特権レベルデータが“０１１１００００”、調停器２０
−Ｎの特権レベルデータが“１１００００００”である
とし（すべて２進数表記）、且つプロセッサエレメント
２０−１，２０−２と２０−Ｎの三つが同時にバス使用
するバス要求信号をバス１０に出力する場合を考える。
この場合、それぞれのプロセッサエレメントがバス１０
にバス要求値を出力する。例えば、プロセッサエレメン
ト２０−１はバス要求値“１０１”、プロセッサエレメ
ント２０−２はバス要求値“０１１”、さらにプロセッ
サエレメント２０−Ｎは要求値“１１１”をそれぞれバ
ス１０に出力する。このために、三つの要求値“１０
１”、“０１１”、“１１１”のうち、要求値“１１
１”が最大であり、かつ、唯一であるので、プロセッサ
エレメント２０−Ｎに設けられている調停器３０−Ｎが
図５のフローチャートにおけるステップ２２０の処理に
おいてバス使用の許可信号をプロセッサエレメント３０
−Ｎに出力するので、プロセッサエレメント２０−Ｎは
バス１０を使用可能となる。これと同時に、調停器３０
−Ｎの調停処理は終了する。

【００４３】以上説明したように、本実施形態によれ
ば、複数のプロセッサエレメントは単一のバス１０を用
いて、相互に情報の伝達を行うマルチプロセッサシステ
ムにおいて、バス１０を使用するプロセッサエレメント
はバス要求信号と自分の特権レベルに応じたバス要求値
をバス１０に送信する。各プロセッサエレメント毎に設
けられた調停器は、自分のプロセッサエレメントがバス
の使用を要求したとき、バスの使用状況および自分のプ
ロセッサエレメントの特権レベルに応じて、バス使用の
可否を決定する。バスに接続されている共通のバス調停
回路５０は、バス１０を監視しつつ、バス１０にバス要
求信号が送信されたとき、バスの使用状況およびバスを
要求したプロセッサエレメントの特権レベルに応じて、
バス１０を使用するプロセッサエレメントを決定するの
で、バスの使用権の決定を高速に行うことができ、単一
のバスを用いたマルチプロセッサシステムの通信の高速
化を実現できる。

【００４４】なお、上述した例ではバス１０はプロセッ
サエレメントのみしか接続していないが、本発明はこれ
に限定されるものではなく、バス１０にプロセッサエレ
メント以外の他のモジュール、例えば、マルチプロセッ
サを構成するユニットで、メモリ等が接続してもよい。
また、各プロセッサエレメントが特権レベルを保持して
いるが、当該特権レベルを示すデータのすべてのビット
を保持する必要はなく、バス使用要求時バスに送信する
バス要求値を生成するのに必要なビット数分だけ持てば
よい。例えば、上述した実施形態に述べたように、プロ
セッサエレメントがバスを要求するとき、バス要求信号
に伴い特権レベルデータの上記２ビットと“１”を結合
した３ビットのバス要求値をバスに出力するので、各プ
ロセッサエレメントに、少なくとも特権レベルデータの
上位２ビットを保持すればよい。

【００４５】さらに、バス１０に接続されている共通の
バス調停回路５０において、バス使用要求を送信したプ
ロセッサエレメントのうち、特権レベル最大のものが複
数ある場合に、巡回優先順位に基づいて一つのプロセッ
サエレメントを選択しているが、この選択は別の方法に
よって行ってもよい。また、特権レベル最大のものを選
ぶ必要もなく、例えば、疑似的に特権レベル最大のもの
を選択してもよい。また、バス１０を使用するプロセッ
サエレメントはバス１０に、自分の持つ特権レベルデー
タの上位２ビットからなる３ビットのバス要求値を送信
しているが、このビット数はいくつでもよい。ただし、
０以上で、且つ特権レベルデータのビット数またはそれ
以下のビット数を持つデータを送信するものとする。

【００４６】また、各プロセッサエレメントの特権レベ
ルデータは、例えば、バス調停回路５０によりそれぞれ
設定することができ、バス調停回路５０は、バス１０を
介して、各プロセッサエレメントに特権レベルデータを
設定する制御信号を送信することもできる。さらに、各
プロセッサエレメントがバス１０を介して任意のプロセ
ッサエレメントに特権レベルデータを設定する制御信号
を送信することができる。また、プロセッサエレメント
は直接自分の特権レベルデータを設定することもでき
る。プロセッサエレメントの特権レベルデータが変更さ
れたとき、バス調停回路５０が保持する特権レベルデー
タも変更される。また、各プロセッサエレメントの特権
レベルデータは、各プロセッサエレメント毎に設けられ
た調停器に記憶してもよい。この場合に、バス１０を使
用するプロセッサエレメントは、調停器を介してバス１
０にバス要求信号と自分の特権レベルに応じたバス要求
値を送信することができる。

【００４７】

【発明の効果】以上説明したように、本発明のマルチプ
ロセッサおよびそのバス調停方法によれば、各プロセッ
サエレメントごとに調停器が設けられているため、バス
を使用するプロセッサエレメントを唯一に選択できれば
即座にそれを決定し、プロセッサエレメントに伝えるこ
とができ、高速な調停を実現できる。また、バスを使用
するプロセッサエレメントは、バス要求信号を送信する
際に、特権レベルの情報の一部、例えば、特権レベルデ
ータの一部からなるバス要求値をバスに送信するため、
バス調停回路でバスを使用するプロセッサエレメントを
決定できる可能性が高い。さらに、バスを使用するプロ
セッサエレメントが送信するバス要求値のビット数を大
きくすれば、各プロセッサエレメント毎に設けられた調
停器で決定できる確率が高くなり、共通のバス調停回路
で決定する場合よりも調停にかかる時間を短くすること
ができる。各々のプロセッサエレメントとは独立した共
通のバス調停回路を持つため、複雑な調停を行っても、
このバス調停回路のみの回路が大きくなるだけで、個々
のプロセッサエレメントに設けられた調停器には影響を
与えない。即ち、複雑なアルゴリズムを持つ調停回路の
実装が可能となる。また、各プロセッサエレメントの調
停器が対応するプロセッサエレメントの特権レベルデー
タのみを保持し、すべてのプロセッサエレメントの特権
レベルを保持する必要がなく、バス調停回路が保持すれ
ばよいため、特権レベルの変更があった場合、バス調停
回路のみにそれを伝えればよく、バスの通信負荷を低減
できる利点がある。

【図面の簡単な説明】

【図１】本発明に係るマルチプロセッサの一実施形態を
示す回路図である。

【図２】プロセッサエレメントに設けられている調停器
の構成を示す回路図である。

【図３】共通のバス調停回路の構成を示す回路図であ
る。

【図４】プロセッサエレメントの動作を示すフローチャ
ートである。

【図５】プロセッサエレメント毎に設けられた調停器の
動作を示すフローチャートである。

【図６】バス調停回路の動作示すフローチャートであ
る。

【図７】単一バスのマルチプロセッサの構成を示す概念
図である。

【図８】集中型調停回路を有するマルチプロセッサの構
成例を示す回路図である。

【図９】分散型調停回路を有するマルチプロセッサの構
成例を示す回路図である。

【符号の説明】

１０…バス、２０−１，２０−２，…，２０−Ｎ…プロ
セッサエレメント（ＰＥ）、３０−１，３０−２，…，
３０−Ｎ…調停器、４０…調停器、５０…バス調停回
路。

Claims

【特許請求の範囲】

【請求項１】複数のプロセッサエレメントがそれぞれ独
立に動作し、共通のバスを用いて情報の伝達を行うマル
チプロセッサであって、上記プロセッサエレメントがバスを使用するとき、当該
プロセッサエレメントの特権レベルに応じたバス要求値
を生成する要求値生成回路と、上記プロセッサエレメントがバスを使用するとき、バス
要求信号と上記バス要求値を上記バスに送信する送信回
路と、上記プロセッサエレメントが上記バス要求信号を送信し
たとき、上記バスの使用状況および上記バス要求信号を
送信したプロセッサエレメントのバス要求値に応じて、
バス使用の可否を判断する制御回路と、上記バスに接続され、上記バスに複数のプロセッサエレ
メントから上記バス要求信号が送信された、かつ上記制
御回路が優先的にバスの使用をする一のプロセッサエレ
メントを特定出来ない場合に、バス使用状況または上記
バス要求信号を送信した各プロセッサエレメントの特権
レベルに応じて、バスを使用するプロセッサエレメント
を決定するバス調停回路とを有するマルチプロセッサ。
【請求項２】上記要求値生成回路は、上記各プロセッサ
エレメントに対応して、各プロセッサエレメント毎に設
けられている請求項１記載のマルチプロセッサ。
【請求項３】上記送信回路は、上記各プロセッサエレメ
ントに対応して、各プロセッサエレメント毎に設けられ
ている請求項１記載のマルチプロセッサ。
【請求項４】上記制御回路は、上記各プロセッサエレメ
ントに対応して、各プロセッサエレメント毎に設けられ
ている請求項１記載のマルチプロセッサ。
【請求項５】上記各プロセッサエレメント毎に、当該プ
ロセッサエレメントの特権レベルを示すＭ（Ｍ≧１、Ｍ
は整数である）ビットの特権レベルデータを記憶する記
憶回路を有する請求項１記載のマルチプロセッサ。
【請求項６】上記要求値生成回路は、上記記憶回路に記
憶されている上記特権レベルデータのうち、少なくとも
上位ｍ（ｍ≦Ｍ、ｍは整数である）ビットを用いて上記
バス要求値を生成する請求項５記載のマルチプロセッ
サ。
【請求項７】上記バスに接続されている上記プロセッサ
エレメントが全部でＮ（Ｎ≧２、Ｎは整数である）個の
場合、上記バスのデータ幅は、少なくともｍ×Ｎビット
である請求項６記載のマルチプロセッサ。
【請求項８】上記制御回路は、上記記憶回路に記憶され
ている上記特権レベルデータを書き換える請求項５記載
のマルチプロセッサ。
【請求項９】上記バス調停回路は、上記バスから複数の
プロセッサエレメントからの上記バス要求信号を受信し
たとき、上記バス要求信号を送信した各々のプロセッサ
エレメントの特権レベルに応じて、バスを使用すべきプ
ロセッサエレメントを判断する特権レベル判断回路を有
する請求項１記載のマルチプロセッサ。
【請求項１０】上記バス調停回路は、上記バスに接続さ
れている各プロセッサエレメントの特権レベルデータを
記憶する記憶回路を有する請求項１記載のマルチプロセ
ッサ。
【請求項１１】上記バス調停回路は、上記記憶回路に記
憶されている上記各プロセッサエレメントの特権レベル
データを書き換える制御回路を有する請求項１０記載の
マルチプロセッサ。
【請求項１２】単一のバスに接続されている複数のプロ
セッサエレメントに対して、バスの使用権を決定するバ
ス調停方法であって、各プロセッサエレメント毎にバスの使用の可否を判断す
る制御回路を設け、バスを使用するプロセッサエレメントによりバス要求信
号と当該プロセッサエレメントの特権レベルに応じたバ
ス要求値を上記バスに送信し、プロセッサエレメントに設けられた上記制御回路によ
り、バスの使用状況および上記プロセッサエレメントか
らの上記バス要求値に応じて、上記プロセッサエレメン
トに対してバス使用の可否を決定し、上記バスに共通のバス調停回路を設け、上記バスに複数の上記プロセッサエレメントからバス要
求信号が送信され、かつ上記制御回路が優先的にバスの
使用をする一のプロセッサエレメントを特定できない場
合に、上記バス調停回路によりバスの使用状況および上
記バス要求信号を送信した各プロセッサエレメントの特
権レベルに応じて、バスを使用するプロセッサエレメン
トを決定するマルチプロセッサのバス調停方法。
【請求項１３】上記各プロセッサエレメントの特権レベ
ルデータは、変更可能であり、外部からの指示信号もし
くは上記プロセッサエレメントからの指示信号に応じて
上記の特権レベルデータが変更される請求項１２記載の
マルチプロセッサのバス調停方法。
【請求項１４】上記バス調停回路は、上記各プロセッサ
エレメントの特権レベルデータを記憶する請求項１２記
載のマルチプロセッサのバス調停方法。
【請求項１５】上記バス調停回路は、何れかのプロセッ
サエレメントの特権レベルデータが変更されたとき、そ
れに応じて上記記憶されているプロセッサエレメントの
特権レベルを変更する請求項１２記載のマルチプロセッ
サのバス調停方法。