JP2518910B2

JP2518910B2 - 記憶制御装置のアクセス制御方式

Info

Publication number: JP2518910B2
Application number: JP63320109A
Authority: JP
Inventors: 賢一石坂; 暢彦栗林
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1988-12-19
Filing date: 1988-12-19
Publication date: 1996-07-31
Anticipated expiration: 2011-07-31
Also published as: JPH02165242A

Description

【発明の詳細な説明】〔概要〕複数の記憶制御装置構成に従って複数の記憶装置への
アクセス要求を実現する記憶制御装置のアクセス制御方
式に関し、アクセス要求の競合の制御のために必要とされる記憶
制御装置間の通信処理系を簡略なものとできるようにす
ることを目的とし、各記憶制御装置が、各記憶装置へのアクセス要求の決
定権を保有しているか否かを表示する決定権表示手段
と、アクセス要求を受けたときに、決定権表示手段を参
照することで、アクセス要求の決定権を保有している記
憶制御装置を特定するとともに、この特定する記憶制御
装置が自らでないときには、この特定する記憶制御装置
に対してその決定権の譲渡を求める決定権要求手段と、
他の記憶制御装置からアクセス要求の決定権の譲渡が求
められるときに、アクセス処理の終了した時点で決定権
を要求元の記憶制御装置に譲渡する決定権譲渡手段とを
備えるように構成する。

〔産業上の利用分野〕

本発明は、複数の記憶制御装置に従って記憶装置への
アクセス要求を実現する記憶制御装置のアクセス制御方
式に関し、特に、アクセス要求の競合の制御のために必
要とされる記憶制御装置間の通信処理系の簡略なものに
できる記憶制御装置のアクセス制御方式に関するもので
ある。

記憶装置と記憶装置にアクセス要求をするアクセス源
とが複数台となるときには、回路構成を簡単化するため
に、記憶装置を制御する記憶制御装置の数も複数にし
て、各記憶制御装置が複数のアクセス源を管理していく
という構成を採ることになる。このような複数構成を採
る記憶制御装置にあっては、同一の記憶装置に対しての
アクセス要求の競合を制御するために、記憶制御装置間
で、アクセスしようとする記憶装置に対して既にプライ
オリティを与えているか否かということと、プライオリ
ティを与えようとしている否かということを知らせるた
めの通信処理が必要となる。システムの実用性を高める
ためにも、この通信処理系を簡略なものとしていくため
の手段を講じていく必要がある。

〔従来の技術〕

第８図に、複数構成を採る従来の記憶制御装置のシス
テム構成を示す。図中、10が複数台（この例ではｎ台）
設けられる記憶装置、20はこれらの記憶装置10を制御す
るために複数台（この例ではｍ台）設けられる記憶制御
装置、30はこれらの記憶制御装置20のいずれか１つに接
続されて、記憶装置10へのアクセス要求を行う複数のア
クセス源である。各記憶制御装置20は、ビジー検出回路
21と、プライオリティ発生回路22と、複数のデータ転送
回路29とを備える。

このビジー検出回路21は、ｎビットのレジスタを備え
て、ｎ台の各記憶装置10が自分の属する記憶制御装置20
によるアクセス処理によりビジー状態となっているのか
否かを管理し、プライオリティ発生回路22は、記憶装置
10がビジー状態でないことを条件に、アクセス要求元の
アクセス源30のデータ転送回路29に対してアクセスを許
可するプライオリティ許可を与え、データ転送回路29
は、プライオリティ許可が与えられたときに、記憶装置
10とアクセス源30との間でのデータ転送処理を実行す
る。

あるアクセス源30から、そのアクセス源30を管理する
記憶制御装置20に対してアクセス要求がなされると、そ
の記憶制御装置内の所定のデータ転送回路29がこのアク
セス要求を受け取り、そして、この受け取ったデータ転
送回路29が、自らの記憶制御装置内のプライオリティ発
生回路22に対してプライオリティ・リクエストを発行す
ることになる。このプライオリティ・リクエストを受け
取ると、そのプライオリティ発生回路22は、先ず、自ら
の記憶制御装置内のビジー検出回路21及び他の記憶制御
装置内のビジー検出回路21を参照することで、アクセス
要求先の記憶装置10がビジー状態であるのか否か、すな
わち、アクセス要求先の記憶装置10についてのプライオ
リティが、既にいずれかのデータ転送回路29に対して与
えられてしまっているのか否かを調べることになる。

この判断で、まだプライオリティが与えられていない
と判断するときには、プライオリティ発生回路22は、続
いて、同一の記憶装置10についてのプライオリティを同
時に与えてしまうのを避けるために、他の記憶制御装置
20のプライオリティ発生回路22がプライオリティを与え
ようとしているのか調べることになる。この判断は、具
体的には、他の記憶制御装置20のプライオリティ発生回
路22に対してなされたコマンドのコマンドワードを受信
することで実行される。

このようにして、アクセス要求を受け取った記憶制御
装置20のプライオリティ発生回路22は、すべてのビジー
検出回路21を参照することでアクセス要求先の記憶装置
10についてのプライオリティが与えられていないと判断
し、かつ、他の記憶制御装置20のプライオリティ発生回
路22からのコマンドワードを受信することで、他の記憶
制御装置20のプライオリティ発生回路22がプライオリテ
ィを与えようとしていないことを判断すると、プライオ
リティ・リクエストを発行してきたデータ転送回路29に
対して、プライオリティ許可を送出する。これにより、
アクセス要求の競合の制御が実行されて、アクセス要求
元のアクセス源30とアクセス要求先の記憶装置10との間
でのデータ転送が実行されることになる。

〔発明が解決しようとする課題〕

しかしながら、このような従来技術では、コマンドワ
ードの送受信のために、記憶制御装置の間にかなりな配
線本数の通信路を用意しなければならないという問題点
があった。この配線本数はコマンド形式にもよるが、例
えば64ビットというようにかなりな本数になるものであ
る。しかも従来技術では、プライオリティ発生回路22に
対してプライオリティ・リクエストが発行される度毎
に、プライオリティ発生回路間の通信処理を実行しなけ
ればならず、この通信処理が大量のためにオーバーヘッ
ドとなっていたのである。

本発明はかかる事情に鑑みてなされたものであって、
アクセス要求の競合の制御のために必要とされる記憶制
御装置間の通信処理系を簡略なものにできる記憶制御装
置のアクセス制御方式の提供を目的とするものである。

〔課題を解決するための手段〕

第１図は本発明の原理構成図である。

図中、第８図で説明したものと同じものについては、
同一の記号で示してある。この図では、説明の便宜上、
記憶装置10を２台、記憶制御装置20を２台、各記憶制御
装置20が備えるデータ転送回路29を各２台、各記憶制御
装置20が管理するアクセス源30を各２台で記述してあ
る。

26は例えば記憶装置台数分のビットをもつレジスタか
ら構成される決定権表示手段であって、各記憶装置10へ
のアクセス要求の決定権を保有しているか否かを表示す
るもの、27は例えば１ビットのレジスタから構成される
実行モード表示手段であって、アクセス要求を優先する
か決定権の譲渡要求を優先するかを表示するもの、28は
ビジー検出回路21、プライオリティ発生回路22、決定権
表示手段26及び実行モード表示手段27を備えるプライオ
リティ制御回路である。

本発明のプライオリティ発生回路22は、決定権要求手
段23と決定権譲渡手段24と実行モード表示更新手段25と
を備える。この決定権要求手段23は、アクセス要求を受
けたときに、すべての決定権表示手段26を参照すること
で対応する決定権を保有している記憶制御装置20を特定
するとともに、この特定された記憶制御装置20に対して
その決定権の譲渡を求めるよう処理し、決定権譲渡手段
24は、決定権を保有していて他の記憶制御装置20からそ
の決定権の譲渡を求められたときに、自らのアクセス処
理が終了した時点でその決定権を要求元の記憶制御装置
20に譲渡するよう処理し、実行モード表示更新手段25
は、実行モード表示手段27の表示内容を２台の記憶制御
装置20の間で交互に交換していくよう処理する。

〔作用〕

本発明では、新たに決定権表示手段26を備える。この
決定権表示手段26は、各記憶装置10へのアクセス要求の
決定権を保有しているか否かを表示するもので、保有し
ている記憶制御装置20の決定権表示手段26の対応する記
憶装置10のビット部分には、例えば“1"のフラグが設定
され、保有していない残りの記憶制御装置20の決定権表
示手段26の対応する記憶装置10のビット部分には、“0"
が設定される。１つの記憶装置10に対するアクセス要求
の決定権は１つの記憶制御装置20のみが保有するので、
“1"のフラグが設定される記憶制御装置20は特定の１つ
である。そして、この“1"のフラグは、各記憶装置10単
位に従って設定されることになる。

これから、各記憶制御装置20は、自らが管理するアク
セス源30からアクセス要求を受けたときには、先ず、自
らの決定権表示手段26を参照することでアクセス要求先
の記憶装置10についてのアクセス要求の決定権を保有し
ているか否かを調べ、保有しているときには、記憶装置
10がビジー状態でないことを条件に、対応するデータ転
送回路29に対してプライオリティ許可を与えることで記
憶装置10へのアクセスを実現する。これとは逆に、保有
していないときには、決定権要求手段23に従って、決定
権を保有している記憶制御装置20に対して決定権の譲渡
を求めるよう処理する。この決定権の譲渡を求められた
記憶制御装置20の決定権譲渡手段24は、自らのアクセス
処理が終了した時点で決定権を要求元の記憶制御装置20
に譲渡する。この譲渡処理により、アクセス要求を受け
た記憶制御装置20は決定権を保有できることになって、
対応するデータ転送回路29に対してプライオリティ許可
を与えることで記憶装置10へのアクセスが実現する。

このように、従来技術では、ビジー検出回路21の内容
とコマンドワードの内容についての通信処理が必要であ
ったのに対して、本発明では、決定権表示手段26の内容
についての通信処理だけでよいことになる。コマンドワ
ードの通信が不要であることから、通信処理のために必
要とされる配線本数を著しく低減できることになる。し
かも、この通信処理は、従来のようにアクセス要求の度
毎に実行するのではなくて、アクセス要求を受けかつ決
定権を保有していないときに実行することになるので、
通信回数も大きく低減されることになるのである。

本発明では、記憶制御装置20の数が２台のときには、
新たに実行モード表示手段27を備える。この実行モード
表示手段27は、アクセス要求を優先するか決定権の譲渡
要求を優先するかを表示するもので、いずれか一方の記
憶制御装置20の実行モード表示手段27にはアクセス要求
を優先する表示、また残りの一方の記憶制御装置20の実
行モード表示手段27には決定権の譲渡要求を優先する表
示が設定される。そして、各記憶制御装置20は、アクセ
ス要求と決定権の譲渡要求とを同時に受けたときには、
実行モード表示手段27の表示内容に従って、いずれか一
方の処理を優先して実行するよう処理する。

これから、アクセス源30から一度に複数の記憶装置10
をアクセスできるようにすることを許容する場合に、２
台の記憶制御装置20の間でこれらの記憶装置10に対して
の決定権の保有が割れてしまうことで、決定権の交換を
何度も何度も続けてしまってアクセス処理に入れなくな
ってしまうということが起こることが想定されるが、実
行モード表示手段27を備えれば、このような不都合を防
ぐことができることになる。

更に、本発明では、新たに、実行モード表示更新手段
25を備える。この実行モード表示更新手段25は、例えば
所定の時間間隔や所定のプライオリティ許可回数等に従
って、実行モード表示手段27の表示内容を２台の記憶制
御装置20の間で交互に交換していくよう処理する。

これから、実行モード表示手段27の表示内容に従って
アクセス要求か決定権の譲渡要求の処理のいずれかを優
先するよう構成する本発明にあって、アクセス処理がど
ちらか一方の記憶制御装置20の側に偏るといったことを
防ぐことができることになる。

〔実施例〕

以下、実施例に従って本発明を詳細に説明する。

最初に、第１図で説明したところの実行モード表示手
段27を具備しない本発明の実施例について説明する。

第２図に、この本発明の実施例構成を示す。図中、従
来技術の第８図で説明したものと同じものについては同
一の記号で示してある。この図では、第１図と同様に、
説明の便宜上、記憶装置10を２台、記憶制御装置20を２
台、各記憶制御装置20が備えるデータ転送回路29を各２
台、各記憶制御装置20が管理するアクセス源30を各２台
で記述し、２台の記憶装置10をSU_j（ｊ＝0,1）、２台の
記憶制御装置20をCU_k（ｋ＝0,1）、４台のアクセス源30
をCPU_i（ｉ＝０〜３）で、それぞれ識別するようにして
いる。また、この図では、ビジー検出回路21が備える２
個のビジービットをB₀とB₁で表している。

記憶装置10は、ダイナミックメモリ（DRAM）を使用し
て複数バンク構成を採り、記憶制御装置20は、この記憶
装置10の複数バンクをブロックアクセスにより連続的に
アクセスすることになる。すなわち、アクセス源30が記
憶制御装置20にブロックアクセスのリクエスト（スター
トアドレスやデータレングス等を指定する）を送ると、
記憶制御装置内のプライオリティ制御回路28は、その記
憶装置10に対してのビジー検出回路21のビジービットを
参照することでビジー状態であるか否かを判断して、ア
クセス対象となるすべてのバンクがビジーでないことを
確認すると連続的なアクセスの実行に入ることになる。

このようなブロックアクセス方式に従うことから、記
憶装置10のDRAMの各バンクに、リードのときにはアドレ
スを、ライトのときにはアドレスと書き込み信号を与え
てから実際にデータが取り出せるか又は書き込みが終了
するまである一定の時間がかかり、次のアクセスを開始
できるのはその後である。このように、次のアクセスが
開始できるまで、そのバンクがビジーであるという。記
憶装置10のアドレスは、連続するアドレスをアクセスし
たときに次々と異なるバンクをアクセスするように割り
当てられている。ビジー検出回路21は、次に実行しよう
とするブロックアクセスのスタートアドレスを見て、そ
のブロックアクセスを実行する間に、ビジーであるバン
クがアクセスされることがありうるかどうかを判定す
る。ビジーバンクをアクセスする可能性があれば、ビジ
ー検出回路21は、その記憶装置10をビジーであると判断
し、そうでないときにはビジーでないと判断する。従っ
て、現時点でどれかのバンクがビジーであっても、ある
スタートアドレスから開始されるブロックアクセスをす
るのに、ビジーであるバンクが実際にアクセスされるま
でにビジーでなくなるならば、その記憶装置10は、その
アクセスについてビジーでないと判断することになる。

26aは２ビットのレジスタからなるホールドビットレ
ジスタであり、第１図の決定権表示手段26に相当するも
のである。このホールドビットレジスタ26aは、記憶装
置10へのアクセス要求の決定権を保有しているときに
は、対応する記憶装置10のビット部分に“1"を表示し、
決定権を保有していないときには、“0"を表示すること
で、２台の各記憶装置10へのアクセス要求の決定権を保
有しているか否かを表示することになる。１つの記憶装
置10に対するアクセス要求の決定権は１つの記憶制御装
置20のみが保有するので、ホールドビットレジスタ26a
の２個のホールドビットをH₀とH₁で表すならば、CU₀側
のH₀に“1"が表示されているときには、CU₁側のH₀には
“0"が表示され、CU₀側のH₁に“0"が表示されていると
きには、CU₁側のH₁には“1"が表示されるというよう
に、同一の記憶装置10に関してのビット部分でみるなら
ば、“1"のフラグが設定される記憶制御装置20は特定の
１つになる。

次に、第３図及び第４図に示すフローチャートに従っ
て、このようなホールドビットレジスタ26aを具備する
本発明の処理内容について説明する。

第３図のフローチャートのステップ１で示すように、
記憶制御装置20のCU₀のデータ転送回路29は、自らが管
理するアクセス源30のCPU_i（ｉ＝0,1）から記憶装置10
のSU_jとの間のデータ転送要求を受け取ると、CU₀のプラ
イオリティ発生回路22に対してプライオリティ・リクエ
ストを発行することで、アクセス要求に対しての受付処
理を実行する。

このようにして、プライオリティ・リクエストを受け
取ると、CU₀のプライオリティ発生回路22は、次のステ
ップ２で、CU₀のビジー検出回路21のビジービットのB_j
を参照して、この値が“0"であるか否か、すなわち、CU
₀のデータ転送回路29によりビジー状態とされているの
か否かを判断する。そして、ビジービットのB_jの値が
“0"となるとき、すなわち、ビジー状態が解除されたと
判断すると、続くステップ３で、CU₀のホールドビット
レジスタ26aのホールドビットのH_jを参照して、その値
が“1"であるか否か、すなわち、SU_jへのアクセス要求
に対しての決定権を保有しているか否かを判断する。

このステップ３の判断で、ホールドビットのH_jの値が
“1"となるとき、すなわち、決定権を保有していると判
断するときには、ステップ７に進んで、プライオリティ
・リクエストを発行してきたデータ転送回路29に対して
プライオリティ許可を与える。これにより、そのデータ
転送回路29は、アクセス要求元のアクセス源30のCPU_iと
アクセス要求先の記憶装置10のSU_jとの間でのデータ転
送処理の実行に入ることになる。そして、データ転送回
路29は、このデータ転送処理を終了した時点で、プライ
オリティ発生回路22に対してプライオリティ・エンドを
送出して処理を終了する。

一方、ステップ３の判断で、ホールドビットのH_jの値
が“0"となるとき、すなわち、決定権を保有していない
と判断するときには、ステップ４を進んで、記憶制御装
置20のCU₁のプライオリティ発生回路22に対して、ホー
ルドビットのH_jに関しての決定権の譲渡を求めるホール
ドビット・リクエストを送出するよう処理する。そし
て、続くステップ５で、このホールドビット・リクエス
トに対しての許可が戻ってくることを確認してから、次
のステップ６で、決定権を獲得したことを表示するため
に“0"であったH_jの値を“1"にセットし、続くステップ
７で、プライオリティ・リクエストを発行してきたデー
タ転送回路29に対してプライオリティ許可を与えて、ア
クセス要求元のアクセス源30のCPU_iとアクセス要求先の
記憶装置10のSU_jとの間でのデータ転送処理の実行に入
るよう処理する。

第４図に示すフローチャートは、ホールドビット・リ
クエストを受ける方、すなわち、決定権の譲渡を求めら
れたCU₁のプライオリティ発生回路22が実行するフロー
チャートである。このフローチャートに示すように、ス
テップ11で、CU₀のプライオリティ発生回路22からH_jに
関してのホールドビット・リクエスト（第３図のフロー
チャートのステップ４の処理で送出される）を受け取る
と、続くステップ12で、自らのビジー検出回路21のビジ
ービットのB_jを参照して、その値が“0"であるか否か、
すなわち、CU₁のデータ転送回路29によりビジー状態と
されているのか否かを判断する。そして、ビジービット
のB_jの値が“0"となるとき、すなわち、ビジー状態が解
除されたと判断すると、続くステップ13で、決定権を譲
渡したことを表示するために“1"であったH_jの値を“0"
にリセットし、続くステップ14で、ホールドビット・リ
クエストに対しての許可（第３図のフローチャートのス
テップ５の許可となる）をCU₀に戻して処理を終了す
る。

このように、本発明では、記憶装置10へのアクセス要
求に対しての決定権を保有しているときには、そのまま
アクセス処理に入るように処理するとともに、決定権を
保有していないときには、決定権を保有している記憶制
御装置20に対してその譲渡を求めて、その決定権を譲り
受けてからアクセス処理に入るよう処理するものであ
る。

この実施例にあって、例えばアクセス源30のCPU₀が記
憶装置10のSU₀とSU₁を同時にアクセス要求するときに
は、この旨のプライオリティ・リクエストがCU₀のプラ
イオリティ発生回路22に対して発行されることになる。
このようなプライオリティ・リクエストを受けると、そ
のプライオリティ発生回路22は、ホールドビットのH₀と
H₁の値が共に“1"のときにだけ、データ転送回路29に対
してプライオリティ許可を与えることでデータ転送の実
行に入ることになる。一方、そうでないときには、CU₁
のプライオリティ発生回路22に対してホールドビット・
リクエストを送出してアクセス要求の決定権の譲渡を受
け、H₀とH₁の値が共に“1"になった時点で、データ転送
回路29に対してプライオリティ許可を与えることでデー
タ転送の実行に入ることになる。このように、複数の記
憶装置10を同時にアクセスするアクセス要求に対して
は、それらの記憶装置10に対してのアクセス要求の決定
権のすべてを譲り受けてから、プライオリティ許可を与
えるよう処理するのである。

この実施例の説明にあたって、記憶制御装置20の台数
を２台のもので説明したが、本発明は、この２台のもの
に限られるものではなく、第５図に示すように、２台以
上の記憶制御装置20を用いる構成に対してもそのまま適
用できることになる。なお、第５図の実施例にあって
は、作図の便宜上、ビジー検出回路21等の作図を一部省
略してある。

第２図に説明した実施例では、ある記憶制御装置20の
プライオリティ発生回路22が、自らが管理するデータ転
送回路29からプライオリティ・リクエストを受ける際
に、同時に、他の記憶制御装置20のプライオリティ発生
回路22から同一の記憶装置10に対してのホールドビット
・リクエストを受けるような事態が起こるときに対し
て、どちらを優先するのかという問題が残ることにな
る。このような問題に対して、ホールドビット・リクエ
ストを待たせるよう構成すると、ホールドビット・リク
エストを送出してきた側の記憶制御装置20に接続される
アクセス源の処理が遅れることになる。逆に、プライオ
リティ・リクエストを待たせるよう構成すると、記憶制
御装置間の通信量が増加してしまうということになる。

また、アクセス源30から一度に複数の記憶装置10をア
クセスできるようにすることを許容する場合に、２台の
記憶制御装置20の間でこれらの記憶装置10に対しての決
定権の保有が割れてしまうことで、決定権の交換を何度
も何度も続けてしまってアクセス処理に入れなくなって
しまうということが起こる可能性がある。例えば、CU₀
がSU₀に対してのアクセス要求の決定権を保有し、CU₁が
SU₁に対してのアクセス要求の決定権を保有している場
合に、CU₀とCU₁の双方に対して、SU₀とSU₁の両方をアク
セスするアクセス要求が同時に入るようなことが起こる
と、CU₀はCU₁に対してSU₁に対しての決定権の譲渡を求
め、CU₁はCU₀に対してSU₀に対しての決定権の譲渡を求
めるので、この決定権の譲渡を認めたとすると、今度は
逆に、CU₀はCU₁に対してSU₀に対しての決定権の譲渡を
求め、CU₁はCU₀に対してSU₁に対しての決定権の譲渡を
求めるというように、決定権の交換を何度も繰り返し続
けるというようなことが起こることになる。

そこで、第１図で説明したところの実行モード表示手
段27を具備する本発明を構成するのである。次に、この
本発明の実施例について説明する。

第６図に、この本発明の実施例構成を示す。図中、27
aはフリップフロップから構成されるハイプライオリテ
ィレジスタであり、第１図の実行モード表示手段27に相
当するものである。このハイプライオリティレジスタ27
aが“1"を出力するときには、プライオリティ・リクエ
ストが優先され、“0"を出力するときには、ホールドビ
ット・リクエストが優先されるよう処理されることにな
る。そして、CU₀のハイプライオリティレジスタ27aとCU
₁のハイプライオリティレジスタ27aとでは、その出力値
が異なるよう設定される。

25aはカウンタであって、ホールドビット・リクエス
トを受けている状態で、かつハイプライオリティレジス
タ27aの出力が“1"で、かつプライオリティを許可する
条件が成立したときに計数値を歩進するカウンタである
もの、25bはアンドゲートであって、ハイプライオリテ
ィレジスタ27aの出力値が“1"であることを条件に、カ
ウンタ25aに対して歩進信号を入力するものである。カ
ウンタ25aのオーバフロー出力は、自らの記憶制御装置2
0のハイプライオリティレジスタ27aの出力を“0"にリセ
ットするよう接続されるとともに、他の記憶制御装置20
のハイプライオリティレジスタ27aの出力を“1"にセッ
トするよう接続されることになる。このカウンタ25a及
びアンドゲート25bが、第１図の実行モード表示更新手
段25に対応するものである。なお、カウンタ25aは、プ
ライオリティ許可信号ではなくて、タイマのクロックに
従って歩進させることも可能である。このときには、ア
ンドゲート25bはハイプライオリティレジスタ27aの出力
値が“1"であることを条件に、カウンタ25aに対して図
示しないタイマからのクロックを入力することになる。

次に、第７図に示すフローチャートに従って、このよ
うなハイプライオリティレジスタ27a、カウンタ25a及び
アンドゲート25bを具備する本発明の処理内容について
説明する。

第７図のフローチャートのステップ21で示すように、
記憶制御装置20のCU₀のプライオリティ発生回路22に対
して、CPU₀からSU₁へのアクセス要求のためのプライオ
リティ・リクエストが発行されたとする。このプライオ
リティ・リクエストを受け取ると、CU₀のプライオリテ
ィ発生回路22は、次のステップ22で、ビジー検出回路21
のビジービットのB₁を参照して、SU₁がCU₀のデータ転送
回路29によりビジー状態とされているのか否かを判断
し、ビジー状態が解除されたと判断するときには、続く
ステップ23で、CU₀のホールドビットレジスタ26aのホー
ルドビットのH₁を参照して、SU₁へのアクセス要求に対
しての決定権を保有しているか否かを判断する。

このステップ23の判断で、ホールドビットのH₁の値が
“0"となるとき、すなわち、決定権を保有していないと
判断するときには、第３図のフローチャートのステップ
４ないしステップ６の処理と同等の処理に相当するステ
ップ24ないしステップ26の処理を実行することで、CU₁
に対してホールドビット・リクエストを送出することで
決定権を獲得してから、続くステップ27で、プライオリ
ティ・リクエストを発行してきたデータ転送回路29に対
してプライオリティ許可を与える。逆に、ステップ23の
判断で決定権を保有していると判断するときには、ステ
ップ28に進んで、H₁に関してのホールドビット・リクエ
ストをCU₁から受けているか否かを判断する。この判断
で、ホールドビット・リクエストを受けていないと判断
するときには、そのままステップ27に進んで、プライオ
リティ許可を与える。

一方、ステップ28の判断で、H₁に関してのホールドビ
ット・リクエストをCU₁から受けていると判断するとき
には、ステップ29に進んで、CU₀のプライオリティ発生
回路22はハイプライオリティレジスタ27aの出力値が
“1"であるか否か、すなわち、ホールドビット・リクエ
ストよりプライオリティ・リクエストの方が優先される
よう設定されているのか否かを判断する。この判断で、
ハイプライオリティレジスタ27aの出力値が“0"である
と判断するとき、すなわち、ホールドビット・リクエス
トが優先するよう設定されているときには、ステップ30
に進んで、CU₁に対して、H₁に関してのホールドビット
・リクエストに対しての許可を与え、続くステップ31
で、決定権を譲渡したことを表示するために“1"であっ
たH₁の値を“0"にリセットして、ステップ24に進むよう
処理する。

一方、ステップ29の判断で、ハイプライオリティレジ
スタ27aの出力値が“1"であるとき、すなわち、プライ
オリティ・リクエストが優先するよう設定されていると
きには、ステップ32で示すように、アンドゲート25bの
論理積が成立することでカウンタ25aがカウントアップ
し、このカウントアップ処理によりカウンタ25aがオー
バーフローしなければ、ハイプライオリティレジスタ27
aの出力値は“1"にセットされたままで、ステップ33を
介してステップ36に進んで、プライオリティ許可を与え
る。逆に、カウンタ25aがオーバーフローするときに
は、次のステップ34で示すように、ハイプライオリティ
レジスタ27aの出力値が“0"にリセットされ、更にステ
ップ35で示すように、相手方のCU₁のハイプライオリテ
ィレジスタ27aの出力値が“1"にセットされて、この後
でステップ36に進んで、プライオリティ許可を与えるこ
とになる。

以上に説明した第７図のフローチャートの処理ステッ
プが、プライオリティ・リクエストを受け取った際にCU
₀が実行することになる処理内容である。

次に、相手方のCU₁のプライオリティ発生回路22か
ら、H₁に関してのホールドビット・リクエストを受け取
った際に実行することになるCU₀の処理について説明す
る。

第７図のフローチャートのステップ41で示すように、
CU₀がCU₁からH₁に関してのホールドビット・リクエス
ト、すなわち、H₁に関しての決定権の譲渡要求を受け取
ると、続くステップ42で、ビジー検出回路21のビジービ
ットのB₁を参照して、SU₁がCU₀のデータ転送回路29によ
りビジー状態とされているのか否かを判断し、ビジー状
態が解除されたと判断するときには、続くステップ43
で、自らのデータ転送回路29よりSU₁に対してのプライ
オリティ・リクエストがあるか否かを判断する。この判
断で、プライオリティ・リクエストがないと判断すると
きには、続くステップ44で、決定権を譲渡したことを表
示するために“1"であったH₁の値を“0"にリセットし、
次のステップ45で、ホールドビット・リクエストに対し
ての許可をCU₁に戻して処理を終了する。

一方、ステップ43の判断で、プライオリティ・リクエ
ストがあると判断するときには、続くステップ46で、CU
₀のプライオリティ発生回路22はハイプライオリティレ
ジスタ27aの出力値が“1"であるか否か、すなわち、ホ
ールドビット・リクエストよりプライオリティ・リクエ
ストの方が優先されるよう設定されているのか否かを判
断する。この判断で、ハイプライオリティレジスタ27a
の出力値が“0"であると判断するとき、すなわち、ホー
ルドビット・リクエストが優先するよう設定されている
ときには、ステップ47に進んでH₁の値を“0"にリセット
し、次のステップ48で、ホールドビット・リクエストに
対しての許可をCU₁に戻す処理を行う。

一方、ステップ46の判断で、ハイプライオリティレジ
スタ27aの出力値が“1"であるとき、すなわち、プライ
オリティ・リクエストが優先するよう設定されていると
きには、ステップ49で示すように、アンドゲート25bの
論理積が成立することでカウンタ25aがカウントアップ
し、このカウントアップ処理によりカウンタ25aがオー
バーフローしなければ、ハイプライオリティレジスタ27
aの出力値は“1"にセットされたままで、ステップ50を
介してステップ51に進んでプライオリティ許可を与え
て、ステップ42に戻るよう処理する。逆に、カウンタ25
aがオーバーフローするときには、次のステップ52で示
すように、ハイプライオリティレジスタ27aの出力値が
“0"にリセットされ、更にステップ53で示すように、相
手方のCU₁のハイプライオリティレジスタ27aの出力値が
“1"にセットされて、この後でステップ51に進んで、プ
ライオリティ許可を与えることになる。

以上に説明した第７図のフローチャートの処理ステッ
プが、ホールドビット・リクエストを受け取った際にCU
₀が実行することになる処理内容である。

なお、以上の処理にあって、ステップ36の処理でプラ
イオリティ許可を与えると、ステップ28の判断の“YES"
のルートを経由していることからも分かるように、この
後は、ステップ42の処理に進むことになり、一方、ステ
ップ48でホールドビット・リクエストに対しての許可を
与えると、ステップ43の“YES"のルートを経由している
ことからも分かるように、この後は、ステップ24の処理
に進むことになる。また、プライオリティ・リクエスト
やホールドビット・リクエストの受け取りは、ステップ
21やステップ41だけで行われている訳ではなくて、実際
には、ステップ22のループ処理の間やステップ42のルー
プ処理の途中で起こることもあるのである。

第７図のフローチャートは、SU₁に関してのCU₀が実行
する処理内容を例示したが、CU₀では、もう１つの記憶
装置10のSU₀に関しても同様な処理を実行することにな
る。また、もう１つの記憶制御装置20のCU₁でも、SU₀と
SU₁に関して同様な処理を実行することになる。

このように、本発明では、ハイプライオリティレジス
タ27aの表示に従って、２台の記憶制御装置20のいずれ
か一方がプライオリティ・リクエストを優先してアクセ
ス処理に入るよう処理するとともに、残りの一方がホー
ルドビット・リクエストを優先して決定権の譲渡を実行
するよう処理するものであることから、上述したような
２台の記憶制御装置20の間でアクセス要求の決定権の交
換を何度も何度も続けてしまうというような事態を招く
ことがない。しかも、ハイプライオリティレジスタ27a
の表示内容を２台の記憶制御装置20の間で交換していく
ようにすることで、アクセス処理がどちらか一方の記憶
制御装置20の側に偏るといったことも防ぐことができる
ことになる。

〔発明の効果〕

以上に説明したように、アクセス要求の競合が生じる
場合に、この競合の制御のために、従来技術ではビジー
検出回路21の内容とコマンドワードの内容についての通
信処理が必要であったのに対して、本発明ではホールド
ビットレジスタ26aの内容についての通信処理だけでよ
いことになる。このように、コマンドワードの通信が不
要であることから、通信処理のために必要とされる配線
本数を著しく低減できることになる。しかも、この通信
処理は、従来のようにアクセス要求の度毎に実行するの
ではなくて、アクセス要求を受けかつ決定権を保有して
いないときに実行することになるので、通信回数も大き
く低減できることになる。

そして、本発明によれば、アクセス源30から一度に複
数の記憶装置10をアクセスできるようにすることを許容
する場合に、２台の記憶制御装置20の間でこれらの記憶
装置10に対しての決定権の保有が割れてしまうことで、
決定権の交換を何度も何度も続けてしまってアクセス処
理に入れなくなってしまうことになるという事態の発生
を防止できることになる。更に、本発明によれば、この
ような構成を採るときにあって、アクセス処理がどちら
か一方の記憶制御装置20の側に偏るといったことを防げ
ることになる。

【図面の簡単な説明】

第１図は本発明の原理構成図、第２図は本発明の実施例構成図、第３図及び第４図は本発明が実行するフローチャート、第５図は本発明の適用されるシステム構成の説明図、第６図は本発明の実施例構成図、第７図は本発明が実行するフローチャート、第８図は従来技術の説明図である。図中、10は記憶装置、20は記憶制御装置、21はビジー検
出回路、22はプライオリティ発生回路、23は決定権要求
手段、24は決定権譲渡手段、25は実行モード表示更新手
段、25aはカウンタ、25bはアンドゲート、26は決定権表
示手段、26aはホールドビットレジスタ、27は実行モー
ド表示手段、27aはハイプライオリティレジスタ、28は
プライオリティ制御回路、29はデータ転送回路、30はア
クセス源である。

Claims

(57)【特許請求の範囲】

【請求項１】複数台数用意され、複数の記憶装置（10）
と割り付けられる１つ又は複数のアクセス源（30）とに
接続されて、各アクセス源（30）からのアクセス要求の
競合を制御しつつ、１つ又は複数の記憶装置（10）をア
クセスするよう処理する記憶制御装置（20）において、各記憶制御装置（20）が、各記憶装置（10）へのアクセス要求の決定権を保有して
いるか否かを表示する決定権表示手段（26）と、アクセス要求を受けたときに、上記決定権表示手段（2
6）を参照することで、アクセス要求の決定権を保有し
ている記憶制御装置（20）を特定するとともに、この特
定する記憶制御装置（20）が自らでないときには、この
特定する記憶制御装置（20）に対してその決定権の譲渡
を求める決定権要求手段（23）と、他の記憶制御装置（20）からアクセス要求の決定権の譲
渡が求められるときに、アクセス処理の終了した時点で
該決定権を要求元の記憶制御装置（20）に譲渡する決定
権譲渡手段（24）とを備えることを、特徴とする記憶制御装置のアクセス制御方式。
【請求項２】請求項（１）記載の記憶制御装置のアクセ
ス制御方式において、記憶制御装置（20）の数を２台で構成し、かつ、各記憶制御装置（20）が、他方の記憶制御装置
（20）のモードとは異なるモードを表示しつつ、アクセ
ス要求を優先するモードであるのか、アクセス要求の決
定権の譲渡を優先するモードであるのかを表示する実行
モード表示手段（27）を備えることを、特徴とする記憶制御装置のアクセス制御方式。
【請求項３】請求項（２）記載の記憶制御装置のアクセ
ス制御方式において、各記憶制御装置（20）が、実行モード表示手段（27）の
表示内容を記憶制御装置（20）の間で交互に交換してい
く実行モード表示更新手段（25）を備えることを、特徴とする記憶制御装置のアクセス制御方式。