JPH01157143A

JPH01157143A - トークンパッシングバス方式を用いたネットワークシステム

Info

Publication number: JPH01157143A
Application number: JP63225904A
Authority: JP
Inventors: Yasuhisa Shiobara; 康壽塩原
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1987-09-09
Filing date: 1988-09-09
Publication date: 1989-06-20
Anticipated expiration: 2010-03-06
Also published as: JPH0720109B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的コ（発明の技術分野）本発明は、ローカル・エリア・ネットワーク（以下、Ｌ
ＡＮと呼ぶ）上に接続されるコンピュータ、プログラマ
ブルコントローラ（ｐｃ）およびデジタル計装制御装置
等の機器相互間でデータの交換を行うプロセス制御シス
テム等に利用するネットワークシステムに係わる。特に
ＩＥＥＥ　、（米国電気電子技術者会議）８０２．４委
員会で定めたトークンパッシングバスを利用して前記プ
ロセス制御システム等で生じる複数レベルの緊急度（優
先度）に応じたデータを有効に伝送可能とするデータ伝
送方式に関する。

（従来の技術）近年、揮々の分野でＬＡＮの適用が急速に進展している
。その中において工業用ＬＡＮで注目されているのは米
国ゼネラルモーターズ社の提唱するＭＡＰ　（Ｍａｎｕ
ｆａｃｔｕｒｉｎｇ　Ａｕｔｏｍａｔｉｏｎ　Ｐｒｏｔ
ｏｃｏｌ　）が上げられる。このＭＡＰは、異なる企業
で製造される異なる機種のコンピュータやプログラマブ
ル機器等をネットワークで接続し相互にデータの交換を
行うことを目指すものであって、ＩＳＯ（国際標準化機
構）が標準化を進めているコンピュータ間通信手順Ｏ３
Ｉ　（０ｐｅｎ　Ｓｙｓｔｅｍｓ　Ｉｎｔｅ；ｃｏｎｎ
ｅｃｔｉｏｎ）をペースとしている。このＯ８Ｉ　１ｓ
ｉＪ層モデルの各層では下位２層目のデータリンクのう
ちメディアアクセス制御サブレイブには前記ＩＥＥＫ　
ｓ　ｏ　２．４ａ負会のトークン／臂ツシングバスが使
用されている。

その他のＬＡＮとしてはバス形ネットワークとして各ノ
ードが任意にデータを送信するＣ８ＭＡ／ＣＤ（Ｃａｒ
ｒｉｅｒ　５ｅｎｓｅ　Ｍｕｌｔｉｐｌｅ　Ａｃｃｅｓ
ｓ／　Ｃｏ１１ｉｓｉｏｎＤｅｔ＋＋＋ｃ４１ｏｎ　）
型ネットワークが使用されている。

とのＣ８ＭＡ／ＣＤ型ネットワークでは各機器によシ送
イｇされたデータがネットワーク上で衝突したとき、そ
の衝突を検知し伝送路の空くのを待って再び送信を試み
る方式であるので、機器が増えると伝送路の負荷が増大
し伝送効率が急激に低下する問題が生じる。

一方、トークンパッシングバス方式では、第１２図に示
す如く共通伝送路り上に多数の伝送装置（以下、ノード
と呼ぶ）１−１〜１−ｎが接続され、トークンと呼ばれ
る送信権が順次各ノードに受は渡される。トークンを受
は取りたノードでは予め設定された時間内でデータを送
信し、同一時刻では複数のノードが同時にデータを送信
することがない。従って、トークン１４ツシングパメは
前記Ｃ８ＭＡ／ＣＤＷネットワークの欠点を改善するこ
とができるデータ伝送方式であると言える。

以下、トークン１４ツシングパメについて具体的に説明
する。このトークンパッシングバスは、予め谷ノード１
−１〜１−ｎに対してアドレスが定メラれ、アドレスの
大きいノードから小さいノードへ順次トークンを受は渡
していく。従って、各ノード１−１〜７−ｎではトーク
ンを渡すべき次のノード（後続局）とトークンを受ける
べきノード（先行量）のアドレスを記憶しており、この
アドレスに基づいて順々にトークンの受は渡しを行う。

この結果、各ノード１−１〜１−ｎはあたかもリング上
に相互に接続された論理リングが構成される。従って、
谷ノード１−１〜Ｊ−ｎでは常時トークンの受は渡しを
監視し、システムの稼働時にはトークンを受は渡したノ
ードが受は渡し先の送信状態を−視しトークンの喪失を
検出して論理リングの再構成を行うｆ、また、システム
のスタート時あるいは複数のトークンの発生やトークン
の受は渡しの失敗等によりシステムの再立ち上げが必要
な場合、無信号検出タイマや谷ノードに割り当てられた
ノードアドレスに関するソーティングアルプリズムに基
づいて競合処理を行うことにニジ、再度正常な論理リン
グが構成される。史に、ノードの意識的な参加や離脱に
関しても論理リングを維持する機能を備えている。

ところで、トークン１４ツシングパメでは、谷ノード１
−１〜Ｊ−ｎが送出すべきデータを希望する伝送優先度
に応じて４檀類のアクセスレベルに割り付けられ、ｔＥ
ｇｇ　８０２．４が定めるトークンノ９ッシングバス優
先処理アルコ９リズムに基づいて優先処理が行われてい
る。この処理では４種類のアクセスレベル６．４，２，
０１ｆＣおいてレベル６を最高優先度とし、４，２．０
と優先度が低くなっていく。その結果、送信待データに
対しては４つの要求待行列を作ることができる。すなわ
ち、トークン保持時間るト、トークン１４ツシングパメ
で規定されたトークン保持時間値をタイマ初期値として
トークン保持タイマにセットした後、アクセスレベル６
のデータを送信する。データ送信後、送信待行列が空き
か否か、トークン保持時間が終了したか否かを調べ、送
信すべきデータが無くなった場合やトークン保持時間に
達した場合には次のアクセスレベル４ヘト−クンが受は
渡される。

アクセスレベル４，２．０のデータ送信では、トークン
が論理リンク中を巡回するのに費する時間ｔ−測定し、
トークンが各アクセスレベルに与えられた目標トークン
巡回時間値に達するまでデータを送信できる。トークン
が目標トークン巡回時間以上経過して戻ってきた場合に
はそのアクセスレベルのデータは送信することができな
い。この場合のトークンは下位のアクセスレベルか次の
ノードへ渡される＠つまり、上記優先処理アルゴリズム
にはトークン保持タイマおよび目標トークン巡回タイマ
が設けられ、最高優先度のアクセスレベルのときにはト
ークン保持タイマにトークン保持時間が初期時間値とし
てセットされ優先度が低いときにはトークン保持タイマ
に目標トークン巡回タイマのａｂ待時間格納され、当該
アクセスレベルのサービスのためにトークン巡回タイマ
に目標トークン巡回時間が再格納される。

この場合、自局からの送信も自局の次のトークン時間に
影響する。トークン保持タイマに格納された残り時間が
正である場合はトークン保持タイマがタイムアウトする
か待行列が空になるまで待行列からデータを送信するこ
とができる。トークン保持タイマのタイムアウトか又は
待行列の空が発生すると、次のアクセスレベルのサービ
スヲ開始スル。最低レベルめアクセスレベルへのサービ
スが終了すると、論理リング維持に必要な手続を行って
トークンを後続局へ渡す。

このように各アクセスレベルは各ノード内で仮想的な副
局の如く動作し、トークンは各ノード内で最高優先度の
アクセスレベルから最低優先度のアクセスレベルへと全
部のアクセスレベル間ヲバスした後に後続局へ渡される
。

トークンノ母ツシングを用いたデータ伝送では、データ
交換しようとする相手ンードヘコマンドデータを送信し
、相手ノードから応答データを受は取ることでデータ交
換が行われる。トークンＩ？　ｙシングバスを用いた代
表的なＭＡＰの場合、工場フロア単位で種々のインテリ
ジェント機能を持つ機器を連係させて経済的な一貫した
方法で通信を行うことができる。そのうち、Ｐ　Ｃ（Ｐ
ｒｏｇｒａｍｍａｂｌｅＣｏｎｔｒｏｌｌｅｒ）　、口
がットおよび計算機搭載形数値制御工作機械（ＣＮＣ）
等の機器においては、トークンパッシングバスを経由し
て伝送されるデータは生産管理データ、保守管理データ
が主体となる。

ところで、これらディスクリートパーツ志向の設備に対
する工場自動化（ＦＡ化）のためのネットワークへの適
用の進展とともに、ＦＡとは異なった特色を持つ連続プ
ロセス制御システムにも拡大して、工場内におけるＬＡ
Ｎを統一する方向の要求が出てきた。しかし、連続プロ
セス制御においては、ＦＡよりｓかにリアルタイム（実
時間）性が問題となる。例えばＦＡでは上記ＰＣなどに
要求される伝送機能の応答時間は数秒程度であれば充分
であるが、連続プロセス制御では数１０　ｍ５ｅｃのオ
ーダが必要となってくる。更に、本装置の適用分野とな
るコンピュータ、ＰＣおよびＤＣ８（Ｄｉｓｔｒｉｂｕ
ｔｅｄ　Ｃｏｎｔｒｏｌ　Ｓｙｓｔｅｍ　）等をネット
ワークに接続する分散制御型プロセス制御システムでは
、相互にデータ交換されるデータは数Ｉ　Ｑ　ｍ５ｅｃ
単位のｐｃ制制御則期毎必要となる非常に緊急度の高い
データや数１００　ｍ５ｅｃ単位のＤＯ８操作、簀報監
視に必要なデータ、更に緊急度の低い計装データ、パッ
クグランド的に処理されるプログラムダウンロードや生
産管理、保守管理データ等がある。

そこで、上記ＬＡＮの有力な標準となるべきトークンパ
ッシングバスを用い、以上のようなコンビエータ、Ｐ　
Ｃ、ＤＯ８等の機器を結合する要件を満たすＬＡＮを構
築できれば、トークンパッシングバスが元来持っている
特徴、つまシ確定性、自己回復性、拡張性を生かすこと
ができ、トークンパッシングバスの用途を更に一層拡大
することができる。

（発明が解決しようとする課題）させた場合、次のような問題が指摘される。すなわち、
これら機器相互間で交換されるデータには、上述した緊
急度に応じた時間単位の周期をもって常時発生するデー
タと、突発的な伝送要求に応じて発生するデータと、が
ある。従って、各ノード１−１〜１−ｎでは緊急度に応
じた時間以内に各レベルのデータを周期的に送信制御す
ることが必要でアリ、かつ、各機器ではこれを受信し各
周期毎にデータ内容を取シ込んで吏新し利用できること
が必要となりてくる。更に、送信出力されるデータは各
レベルの優先度に応じて下位のレベルのデータに優先し
てＬＡＮ上に送信出力する必要があるが、現状のＩＥＩ
Ｊ　８０２．４　）−クンパッシングバスでは以上のよ
うな要望を満足させることが難しく、このことは上記多
様な機器を持つプロセス制御システムに適用することが
田畑なことである。

本発明は上記実情に鑑みてなされたもので、ＩＥＥＥ　
８０２．４　）−クンパッシングバス又はこのバスと同
様な方式のバスの本来有する機能を生かしつつ、複数レ
ベルの緊急度のデータおよび突発的なデータを効率的に
伝送し得、かかるデータを扱う７’ｏセス制御システム
に充分に適用し得るデータ伝送方式を用いたネットワー
クシステムを提供することを目的とする。

［発明の構成］（発明の課題を達成するための手段）トークンパッシングバス方式を用いたこの発明のネット
ワークシステムは、伝送路りに接続されるものであって
、ＩＥＥＥ　８０２．４標準のトークン／母ツシングバ
スまたはこのバスと機能上実質的に同等のバスの規格に
基づくところの優先処理アルコ９リズムを実行する複数
のノードと、前記複数のノードそれぞれに含まれるもの
であって、相互に同等もしくは対応するアドレス構成を
持りた複数のコモンメモリ１８と、前記複数のノードそ
れぞれに含まれるものであって、これらノード各々の前
記コモンメモリ１８間で、前記伝送路りを介して、前記
優先処理アルゴリズムに応じた優先レベル（”６，４，
２”）でもって、その記憶内容（Ｄｈ、Ｄｍ、Ｄｔ）を
通信する複数の通信手段１１０を備えている。

（作用）このような構成のネットワークシステムにおいて、各コ
モンメモリ１８はいくつかの優先レベルに分類されたデ
ータを記憶しており、１つのノードのコモンメモリ１８
から自動的かつ周期的に読み出されたデータは、その優
先レベルに応じて。

他のノードとたとえばマルチキャスト通信される。

これにより、全てのノードのコモンメモリ１８の記憶内
容は、高優先レベルのデータはどｉＭ繁な通信によシ短
い周期で更新され、全ての優先レベルのデータ通信を定
期的に完了することによシ、全てのコモンメモリは同じ
データを共有できるようになる。

このように伝送路りに繋がった多数のコモンメモリ１８
の集合体は、あたかも、伝送路りを介したネットワーク
上に構築される仮想的な大容量のメモリパンクのように
機能する。一方、各コモンメモリ１８に接続されるホス
ト機器はメモリ１８に直接、高速アクセスできる。すな
わち、これら各ホスト機器からみると、コモンメモリ１
８は、上記仮想メモリパンクに対するキャッシェメモリ
の如く働く。このため、各ホスト機器は、この発明に係
るネットワークシステムの採用により、実質的に高速大
容輩メモリ（第１図の１００）を所有したのと同じ効果
を得ることができる。

（実施例）以下、図面を参照してこの発明の一実施例に係るネット
ワークシステムを説明する。なお、この説明において、
全図に渡シ類似あるいは共通の部分には類似あるいは共
通の参照符号を用いることで、重複説明を避けることに
する。

この発明のネットワークシステムは第１図に示すような
構成を持ち、例えば第１２図に示すようなトークンパッ
シングバスを用いたバス型伝送路に適用できる。

第１図は前述したＭＡＰプロトコルの発展形と言えるも
ので、同軸ケーブルあるいは光ファイバーの伝送路りを
介したネットワーク上に多数の伝送装置すなわちノード
１−１〜１−ｎが結合される。

各ノード１−１〜１−ｎにはそれぞれ所定のホスト制御
機器２−１〜２−ｎが接続されている。

各ノード１−１〜１−ｎはそれぞれ同等の構成を持つ。

すなわち各ノードは、インターフェイス２０と、このイ
ンターフェイス２０を介して外部のホスト制御機器（２
−１〜２−ｎ）に結合されるコモンメモリノ８と、他の
ノードのコモンメモＩＪ　７　ＩＩとの通信を伝送路り
を介して行なう送受信回路１１０と、インターフェイス
２０および送受信回路１１０の動作を制御するインター
フェイス制御回路２１とを備えている。

各コモンメモリ１８はいくつかの優先レベルに分類され
たデータを記憶しておυ、１つのノードの＝センメモリ
１８から自動的かつ周期的に読み出されたデータは、そ
の優先レベルに応じて、他のノードとマルチキャスト通
信される。これによシ、全てのノードのコモンメモリ１
８の記憶内容は、高優先レベルのデータはど頻繁な通信
により短い周期で更新され、全ての優先レベルのデータ
通信を定期的に完了することによシ、全てのコモンメモ
リは同じデータを共有することになる。

このように伝送路ＬＫ繋がった多数のコモンメモリ１８
の集合体は、あたかも、伝送路りを介したネットワーク
上に構築される仮想的な大容量のメモリパンクのように
機能する。このような大容量の仮想メモリパンクを第１
図では共有メモリ１００としてｊｉｌＩＶｌ１５Ｉで示
している。

次に、第１図に示された各伝送装置（ノード）の具体例
について第２図を参照して説明する。同図において１１
は前記ＩＥＥＥ　８０２．４　）−クンパッシングバス
を制御するトークンパッシングバス制御回路（ＴＢＣ）
である、このＴＢＣＪ　１は例えは米国モトローラ社の
ＬＳＩのＭ０６８８２４によって′！ｐｔ成できる。こ
のＬＳＩは第５図を参照して後述する優先処理用アルコ
リズムに基づいて処理する機能をもっている。

なお、ＩＥＥＥ　８０２．４のスペックを実現するもの
であれば、ＴＢＣ７ＪはＭＣ６８８２４以外のどんなデ
バイス（ＬＳＩ　）でもよい。

ＴＢＣ１１には伝送路りへ信号の送受を行なうモデム１
２が接続されている。このモデム１２としては、例えば
米コンコルド通信社のＣＢ型−Ｅニア″ムを用いること
ができる。モデム１２による伝送路り上の伝送フレーム
の受信（Ｒｘ　）完了または自局からの送信（Ｔｘ　）
完了は、送受信完了検出回路１４によシ検出される。な
お、前記ＬＳＩ　（Ｍ０６８８２４）は回路１４０機能
を含んでいるので、このＬＳＩを用いるときは回路Ｊ４
を別途用意する必要はない。

ＴＢＣＪ　１の伝送動作はトークンパッシングバス用プ
ロセサ１３によシ制御される。仁のグロセサノ３として
は１例えば米インテル社の８０１８６型ＭＰＵ　（Ｍｉ
ｃｒｏ　Ｐｒｏｃｅａｓｌｎｇ　Ｕｎｉｔ　）を用いる
ことができる。プロセサ１３は送受信完了検出回路１４
からの信゛号Ｉｔ　、　Ｉｒによりてモデム１２の送受
信タイミングを知る。また、プロセサ１３は、発信器１
６の出力を動作クロックとしてタイマ１５によシ作られ
る所定の送信周期（Ｔｍ　、　Ｔ／　）を受けている。

プロセサ１３はＴＢＣｌ　１の動作状態に応じて後述す
るインターフェイス制御回路２１に割シ込み（ＩＮＴ　
−１）をかけ、またインターフェイス制御回路２１の動
作状態に応じて割シ込み（■冑−２）を受ける。

モデムノ２で受信した伝送フレーム中のデータはデエア
ルポートメモリ１７に一時格納される。

この伝送フレーム中のデータは複数のアクセスレベル（
優先レベル）のデータに分類され、分類されたデータは
各ノードで共通のアドレス構成を持つコモンメモリ１８
に格納される。なお、突発的に発生する伝送要求により
送信または受信された伝送フレームは、送受信パックア
メモリ１９に一時格納される。デエアルポートメモリ１
７に格納された受信データの、コモンメモリ１８または
送受信バッファメモリ１９への転送は、ＤＭＡ　（Ｄｌ
ｒｅｃｔＭｅｍｏｒｙ　Ａｃｃｅｓｓ　）コントローラ
２２によって行なわれる。

インターフェイス制御回路２１はトークンパッンングノ
々ス用グロセサＩ３の通信手順を制御するもので、例え
ば米インテル社の８０１８６型ＭＰＵ等で構成される。

コモンメモリ１８等と外部機器（ホストコントローラ）
２とを繋ぐインターフェイス回路２０の動作は、このイ
ンターフェイス制御回路２ノにより制御される。

コモンメモリバススケジェーラ２３はトークン・やツシ
ングバス制御回路１１　、　ＤＭＡ制御回路２２゜イン
ターフェイス回路２０およびインターフェイス制御回路
２１がコモンメモリ１８や送受信パンツアメモリ１９を
アクセスする際にＣバス（コモンメモリバス）の使用権
制御を行う機能（つまシシステムバスの時分割使用要求
を調停する機能）を持っている。このような機能を持つ
バスとしてけ、米インテル社のマルチバス１．ＩＩまた
は米モトローラ社のＶＭＥ　ＢＵＳがある。なお、トー
クンバラシンクハス制御回ｕ　Ｊ　Ｊ　、　トークソノ
９ツシングバス用プロセッサ１３．タイマ回路１５．デ
ュアルポートメモリ回路１７およびＤＭＡ制御回路２２
は各ノード内のＴバス（トークンパッシングバスコント
ローラバス）に接続されている。

第３図は第２図中のインターフェイス回路２゜およびコ
モンメモリバススケジュー２２３部分の構成を具体的に
示すブロック図である。また第４Ａ−４Ｍ図は第３図の
回路動作を示すタイミングチャートである。

ホス）コントローラ２とインターフェイス回路２０とは
、制御信号線、Ｎ１ビット（例えば２０ピツト）アドレ
スバス、およびＮ２ビット（例えば１６ビツト）データ
バスによって結合される。

このアドレスバス上のデータはラッチ回路２０１にラッ
チされ、回路２０ノにラッチされたデータは３ステート
バツフア２０２を介してＣバスのアドレスバスに送出さ
れる。

ホストコントローラ２からのデータバス上のデータはラ
ッチ回路２０３にラッチされ、回路２０３にラッチされ
たデータは３ステートバツフア２０４を介してＣバスの
データバスに送出される。このＣバスデータバスからの
データはラッチ回路２０５にラッチされ、回′ｔ？５２
０５にラッチされたデータは３ステートバツフア２０６
を介してホストコントローラ２のデータバスに送出され
る。

ホストコントローラ２からのアドレスバス上のデータは
選択ロジック２０７に入力される。ロジック２０７は入
力されたデータが所定の内容であるときに、選択出力信
号をＡＮＤロジック２０８へ送る。ロジック２０Ｂはこ
の選択出力信号を受けると、ラッチ２０１および２０３
ヘラッチ信号ａノを送る。

ＡＮＤロジック２０８は、ホストコントローラ２からの
制御信号線が読出し要求または書き込み要求を示してい
るとき、もう１つのＡＮＤロジック２０９に信号を送る
。するとＡＮＤロジック２０９はそのアクノレツジを制
御信号線に返す。

ＡＮＤロジック２０８は、制御信号線から読み書きの要
求を受けると、この要求の指令をダート回路２３３に送
る。Ｍのロジック２０８はまた、コモンメモリバス使用
要求夏（第４Ａ−４Ｄ図）を、優先判定／論理調停回路
２３１およびダート回路２３３に送る。

これらの指令と、優先判定／論理調停回路２３ノの出力
およびメモリアクセスタイミング発生器２３２の出力信
号■（第４Ｅ−４Ｇ図）に基づき、ｒ−ト回路２３３は
、メモリアドレス出力許可指令ｂノ（第４Ｈ図）と、書
き込みデータ出力許可指令ｂｚ（第４Ｉ図）と、読出し
データラッチ指令ｂ３（第４Ｊ図）と、読み書き完了指
令ｂ４（第４に図）とからなる信号１１１を出力する。

これらの指令ｂノ、ｂｊ、ｂ、？、ｂ４は、それぞれ、
バッファ２Ｑ２．バッファ２０４．ラッチ２０５゜ＡＮ
Ｄロジック２０９に送られる。椰ロジック２０９は、指
令ｂ４に応答してバッファ２０６に導通指令ａ２を送る
。

なお、コモンメモリハス使用要求１　ハイレベルの優先
度を持つ要求からなシ、高優先度（要求■）の指令が優
先的に回路２３ノから出力される。もし同じ優先度の指
令が同時に入力されたときは、回路２３ノは所定の調停
を行ない入力指令を頴に出力する。

メモリアクセスタイミング発生器２３２は、第２図のＤ
ＭＡコントローラ２２からメモリアクセス信号を受ける
と、第４Ｅ−４Ｇ図に示すような信号■をライト／リー
ド制御回路２３４に送る。回路２３４は、信号■および
椰ロジック２０８からの読み曹き要求を受けると、チッ
プセレクト信号ｃｓ（第４Ｌ図）およびライトイネーブ
ル信号ＷＥ（？ＰＪ４Ｍ図）をコモンメモリノ８に送る
。コモンメモリノ８は信号Ｃ８および信号ＷＥが入力さ
れると、そのときのＣバスが示すアドレスから読み書き
を行なう。

第５図はこの発明で用いるトークンノやツシングバスの
優先処理アルゴリズムを示すフローチャートである。こ
のアルゴリズムはＩＥＥＥ　８０２．４　）　−クンパ
ッシングバス優先処理手順に基づいている。

ＩＥＥＥ　８０２．４　）−クンパッシング／Ｊス優先
処理アルゴリズムは４つのアクセスレベル（６，４゜２
．０）を持つ。これらのアクセスレベルのウチｖ　ヘ＃
　６２＞”　ｌｌ　高優先ｔｌでアシ、レベル４．レベ
ル２、レベル０の順に優先度が低くなる。このように４
種のアクセスレベルを用いた結果、各ノードでは、送信
待ちデータに対して４つの要求待ち行列が作られる。す
なわち、トークンを受信すると（ＳＴＭＯ））−クン／
ぐツシングバスで規定されたトークン保持時間値をタイ
マ初期値としてトークン保持タイマ１５にセットしく５
Ｔ１２）、７クセスレペル６（アクセスクラスｊ＝１５
）のデータを送信する（　ｓＴＪ　４　）。データ送信
後、送信待行列が空きか否か、トークン保持時間が終了
したか否かを調べ（８１Ｍ６）、送信すべきデータが無
くなった場合又はタイマ１５のタイムカウントがトーク
ン保持時間（Ｔｈ　）に達した場合には次のアクセスレ
ベルＪ（ｊ＝４）ヘトークンカ受ケ渡される（　ＳＴＩ
　Ｂ　）。トークンが論理リンク中を巡回するのに要す
る時間はタイマ１５によりて測定されており、トークン
が各アクセスレベルに与えられた目標トークン巡回時間
値（Ｔｍ、Ｔｔ）に達するまで各アクセスレベル４，２
．０（ｊ＝４、ｓｒ、ｏ）のデータを送信できる（ＳＴ
２０−８　、Ｔ　３２　）。なお、トークンが目標トー
クン巡回時間以上経過して戻ってきた場合には、そのア
クセスレベルのデータに対応する目標トークン巡回時間
に達するまで送信することができない。この場合のトー
クンは、下位のアクセスレベルか次のノードへ渡される
（ＳＴ３４）。

第５図の優先処理アルゴリズムではトークン保持タイマ
および目標トークン巡回タイマが用いられる。最高優先
度のアクセスレベル（ｊ＝１のときにはトークン保持タ
イマにトークン保持時間（Ｔｈ）が初期時間値としてセ
ットされる（ＳＴ１２）。優先度が低いときにはトーク
ン保持タイマに目標トークン巡回タイマの残り時間が格
納され、（ＳＴ１２）、ｉ該アクセスレベルのサービス
のためにトークン巡回タイマに目標トークン巡回時間が
再格納される（ＳＴ、Ｔ４）。この場合、自局からの送
信も自局の次のトークン時間に影響する。

トークン保持タイマに格納された残シ時間が正である場
合はトークン保持タイマがタイムアウトするか待行列が
空になるまで（ＳＴ２６のｎｏ）待行列からデータを送
信する（ＳＴ２８）ことができる。トークン保持タイマ
のタイムアウトか又は待行列の空が発生すると（ＳＴ２
６のｙｅｓ）、次のアクセスレベルのサービスを開始す
る（　５Ｔ３２）。

最低レベル（Ｊ＝１７）のアクセスレベルへのサービス
が終了すると（ＳＴ３０のｙｅｓ　）、論理リング維持
に必要な手続を行りてトークンを後続網へ渡す（−８Ｔ
　３４　）。

このように各アクセスレベル（ｊ＝６．４，２゜０）は
各ノード（１−１〜）−ｎ）内で仮想的な副局の如く動
作し、トークンは各ノード内で最高優先度のアクセスレ
ベル（ｊ＝６ｔ）から最低優先度のアクセスレベル（ｊ
＝ｌへと全部のアクセスレベル間をバスした後に、後続
網へ渡される。

上記説明ではアクセスレベルを４つＣ６ｍ４＊２．０）
としたが、このレベルは３つ（６１４１２）としてもよ
い。ノード１−１〜１−ｎ間で更新されるデータは緊急
度に応じて例えば３つの優先レベルＣ６ａ’ｅ２）のデ
ータに分類記憶される。これらレベル分けされたデータ
は全てのノード１−１〜Ｊ−ｎで共通なアドレスを持つ
コモンメそり１８上に一意のアドレスを有するデータと
して割シ付けられる。更に、各レベル（６１４１２）に
対応して全ノード１−１〜Ｊ−ｎに共通な所定のデータ
更新周期を３種類（Ｔｈ、Ｔｍ、Ｔｔ）設定する。つま
シ、上記データの緊急度をトークンパッシングバスの機
能として備わりている４種類の伝送優先処理機能の各ア
クセスレベル６．４゜２．０のうちの上位３レベル６．
４．２と関係ツけ、各アクセスレベル（６８４１’）毎
に対応した時間周期（Ｔｈ、Ｔｍ、Ｔｔ）でもってデー
タの伝送制御する。

即ち、３つのアクセスレベル６．４．２に対応したデー
タをＤｈ、Ｄｍ、Ｄｔとし、これらのレベルに対応する
時間周期をＴｈ、Ｔｍ、ＴＬとすると、ＬＡＮ上には第
６図に示す伝送フレーム列（１−１，１−２，・・・）
に従りて各レベルのデータが送信される。

先ず、Ｔｈ毎に必ずデータＤｈが伝送され、また時間Ｔ
ｍ内ではデータＤｍが優先的に伝送を割シ当てられて伝
送される。時間ＴＬ内ではデータＤｍが優先され、伝送
路に余裕が出たとき（つまリビジーでなくなったとき）
にデータＤｉが送信される。第６図中、白枠部分はデー
タフレーム、黒枠部分はトークンフレームを示す。

なお、コモンメモリは全てのノードにハードウェアとし
て備えられる。そのメモリアドレスの構成は全てのノー
ドに対して共通とする。そして、各ノードは他のノード
から送信されたマルチキャスト通信フレームを同時に受
信しそのフレーム中に設定されているコモンメモリアド
レスデータに基づいて受信したｒ−夕を指定コモンメモ
リに格納することで各ノード、即ち、各ノードに接続さ
れた各機器から送信されたデータ内容をコモンメモリ上
に更新する。従って、この更新周期は各しベルで設定さ
れた時間周期毎に行われることになる。よりて、各機器
はコモンメモリの所定のアドレスのデータをアクセスす
ることによシ、ＬＡＮ上でデータ交換されるデータを直
ちに読み出すことが可能で、１）、かつ、全てのノード
では同一共通のデータを共有して何時でも容易に利用す
ることができる。

次に、第１および第２図のように構成された装置の動作
を説明する。先ず、伝送路りの各ノード１−１〜１−ｎ
に接続されたホストコントローラｚ　、　Ｐ　Ｃ、ＤＯ
８等の機器相互間でデータ交換するデータを各々緊急・
度に応じてレベル分けする。これらのレベルに応じて各
ノードから所定の時間（Ｔｈ、Ｔｍ、Ｔ′ｔ）でデータ
を送信出力するために、各ノードのコモンメモリ１８に
は第７Ａ−７Ｃ図に示すようなデータ伝送制御指定テー
ブルが設けられている。このテーブルには、レベル６゜
４．２ごとに、コモンメモリ１８から読み出すべきデー
タの格納されている先頭番地と送信ワード数とが、必要
に応じて複数設定されている。各先頭番地と送信ワード
数は１つの送信要求に対応する。

各ノードの送信要求は第７Ａ−７Ｃ図に示すよ’）ＫＶ
レベルでは１個、レベル４では１個、レベル２では２個
となりている。また、コモンメモリ１８のテーブルには
レベル６に対してはトークン保持時間Ｔｈｄ、各レベル
６．４．２に対しては送信周期Ｔｈ、Ｔｍ、ＴＡ、レベ
ル４に対しては送信開始時の送信フレーム数制限値ｍｊ
が設定されている。

トークンノクツシングバス用ソロセッ＋１３は、前記各
種の時間（Ｔｈ、Ｔｍ、Ｔｔ等）、フレーム数制限値（
ｍｊ　’）等のデータをコモンメモリ１８から読み出す
。そして、トークン保持時間Ｔｈｄをトークンパッシン
グバス制御回路１１に設定し、送信周期Ｔｍ、Ｔｔをタ
イマ回路１５に設定して、タイご動作を開始させる。こ
のタイマ１５は送信周期Ｔｍ、ＴＡ毎にトークンパッシ
ングバス用プロセッサ１３１１Ｃ割シ込み信号を送るこ
とになる。

一方、突発的なデータを含むデータ伝送時間については
次のように定められる。いま、各レベルに対応するデー
タＤｈ、Ｄｍ、ＤＡを伝送するのに必要な時間、即ち、
ＬＡＮ上に伝送フレームとして信号が乗る時間をＴ　ｄ
ｈ　、　Ｔ　ｄｍ　、　Ｔ　ｄｔとし、各レベルに対応
して突発的に生じるデータの伝送に必要な時間をＴｍｈ
　、　Ｔｍｍ　、　Ｔｍｔとし、かつ、ＬＡＮ上のノー
ド数、ケーブル長などによる伝送路遅延時間、ノードの
参加、離脱シーケンスに要する時間およびノイズ等によ
るトークンバス失敗の回復に必要な時間等をＴ　ｐｄＪ
　、　Ｔ　ｐｄ’　、　Ｔ　ｐｄＪとする。すると、更
新周期Ｔｈ、Ｔｍ、Ｔｔは次のように関係付けることが
できる。

Ｔｍ＝ｍ−Ｔｈ（ｍは整数）　　　　　　　　　　　　
−＜１）Ｔｔ＝ｔ−Ｔｈ　　　　　　　　　　　　　　
・・・・・＜２）Ｔ　Ｌ＝Ｌ　・（Ｔ　ｄｈ＋　Ｔ　ｍ
ｈ）＋　（Ｌ　・（Ｔ　ｄｍ＋　Ｔ　ｍｍ）７ｍ　）＋
　（Ｔ　ｄＡ＋　Ｔ　ｍｔ）＋Ｔ　ｐｄＬ　　　　　　
　・・・・・（３）Ｔｍ＝ｍ・（Ｔｄｈ＋Ｔｒｒｈ　）
＋（Ｔｄｍ＋Ｔｍｍ）＋　（ｍ・（Ｔ　ｄＬ　＋　Ｔ　
ｍ／、）／ｌ）＋Ｔ　ｐｄＬ・−・−（４）Ｔｈ＝（Ｔ
ｄｈ＋Ｔｍｈ）＋（Ｔｄｍ＋Ｔｎｍ）／ｍ＋　（（Ｔ　
ｔ３１．　＋　Ｔ　ｍｔ）／ｌ）＋Ｔ　ｐｄｔ・・・・
・（５）一方、各レベルに対応するデータＤｈ　ｇ　Ｄ
　ｍ　ｅＤＡはＬＡＮ上のノードによシ各々分担して伝
送される。即ち、各ノードでは第７Ａ−７Ｃ図に示すよ
うに、送信ワード数と送信すべきデータの格納されてい
る先頭番地が指定され、各レベルに対応して指定された
ワード数に応じた伝送フレームが準備されて伝送される
。従って、前記時間Ｔｄｈ。

Ｔｄｆｆｉ、　Ｔ　ｄｔは、各ノードによシＬＡＮ上に
送信出力される時間Ｔ　ｄｈ（ｎ）　、　Ｔ　ｄｍ（Ｉ
＋）、　Ｔ　ｄｔ（ｎ）および送信ワード数によシ定ま
る伝送時間Ｔｗ（ｗｈ　−ｋ　）、Ｔ　Ｗ（ｗｍ−ｋ）
’　＊’　Ｔ　ｗ（ｗＡｅｋ）とによシ次のように関係
づけられる。

Ｔ　　ｄｈ＝　　　Σ　Ｔ　　ｄｈ（ｎ）　　　　　　
　　　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　・−＜６）Ｔ　ａｍ　＝ΣＴ　ｄｍ（ｎ
）　　　　　　　　　　　　・・・（７）Ｔ　ｄｔ　＝
ΣＴ　ｄｔ（ｎ）　　　　　　　　　　　　”・＜８）
となる。従って、Ｔ　　ｄｈ（ｎ）＝　Σ　Ｔ　ｗ（ｗｈ−ｋ）　　　　
　　　　　　　　　　　　　　　　　・・・（９ンＴ　
ｄｍ（ｎ）＝ΣＴ　Ｗ（ｗｍ　＠ｋ　）　　　　　　　
　　＝・（Ｌ０で表される。また、データＤｈ、Ｄｍ、
Ｄｔの送信ワード数をＷ　ｄｈ、　Ｗ　ｄｍ、　Ｗ　ｄ
Ａとすると、次の関係が成ｋＷ　ｄｔ　＝ΣΣｗｔ−ｋ　　　　　　　　　・・・・
・■ゆ一方、トークンパッシングバスＩＥＥＥ　８０２
．４の機能として備わっている伝送優先処理機能で規定
された各種のパラメータは各ノードによシ次のように設
定される。

トークン保持時間゛Ｔｈ　＝　Ｔ　ｄ舅ｎ）　＋　Ｔ　ｍｈ（ｎ）　　　　
　　　、曲−ｆｉレベル４目標トークン巡回時間Ｔ　ｔｒ４　＝＝　Ｔｈ　＋　ＴＩ”　　　　　　　　
間悼Ｑレベル２目標トーク７巡回時間Ｔ　ｔｒ２　＝　Ｔｈ　　　　　　　　　　・・・・・
令ηレベル０目標トークン巡回時間Ｔ　ｒｔｏ　−Ｔｈ　　　　　　　　　　・・・・・■
呻従って（ト）式のトークン保持時間Ｔｈにおいて、Ｔ
　ｍｈ（ｎＢレベル６で伝送することを許すところの突
発的に発生する伝送要求の時間を示している。

実際的には許可する伝送データ量とフレーム数により定
まる時間となる。また、Ｔ１＊は定常状態下で伝送され
るレベル４での伝送データ数から定まる時間である。

そこで、本発明では、以上述べた時間パラメータ等を設
定し伝送制御を行うものである。即ち、トークンノやツ
シングバス用プロセッｆ１３ｄコモンメそり１８から読
み出したトークン保持時間Ｔｄｈ、送信時間Ｔｈに基づ
いてトークンパッシングバス制御回路１１に対し、トー
クン保持時間としてＴ　ｄｈ、レベル４目標トークン巡
回時間としてＴ　ｔｒ４　＝Ｔｈ　＋　Ｔｔ、レベル２
目標トークン巡回時間ともてＴｔｒ２＝’ｌ’ｈ、レベ
ル０目標トークン巡回時間としてＴｔｒＯ＝Ｔｈがそれ
ぞれ設定される。ＴＩ”はフレーム数制限値ｍｊから計
算される時間である。

先、ず、伝送状態が定常状態に達するまでの立ち上り状
態では、レベル６のデータ伝送要求に対して、トークン
パッシングバス用プロセッサ１３によシ、全てのトーク
ンパッシングバス制御回路１１の待行列にデータ要求が
付は加えられる。また、レベル４のデータ伝送要求に対
しては、フレーム数制限値ｍｊ数分だけのデータ要求が
、トークンパッシングバス制御回路１１の待行列に付加
えられる。更に、レベル２．０の伝送要求は禁止される
。

各ノードの伝送が一巡した時点、即ち、Ｔｈ時間経過後
の状態から、レベル４のデータ伝送要求は全てトークン
パッシングバス制御回路１１の待ち行列に付は加えられ
る。また、レベル２および０のデータ伝送要求も全てト
ークンパッシングバス制御回路１１の待行列に付は加え
られる。

第８Ａ、８Ｂ図はトークン７１ツシングバス用プロセツ
サ１３によシ制御される待行列の例である。

即ち、第８Ａ図は伝送立ち上り時の送信要求と各レベル
の待行列の例であり、かかる送信待行列の制御は第８Ｂ
図にしたがりてプロセッサＩ３がソフト的に行うもので
ある。そして、トークンパッシングバス用プロセッサ１
３はタイマ回路１５からのタイマ時間満了検出信号Ｔｍ
、Ｔｔを受けるト、トークンａ４　ｙシングバス用フロ
セッサ１３はレベル４．２の送信待行列に再び全てのＤ
ｍ。

Ｄｔデータ伝送要求を付は加える。レベル６のデータ伝
送要求は、Ｔｈ時間以内に必ず全てがその送信待行列に
付は刃口えられる。即ち、送受信完了検出回路１４によ
りレベル６のデータ送信完了を検出すると、再び伝送要
求がその待行列に付は加えられる。

以上のようにして各ノードのレベル６データは時間周期
Ｔｈ毎に必ず伝送される。時間Ｔｍ内にレベル゛４のデ
ータが優先的に伝送を割り当てられて伝送されるととも
に、時間Ｔｔ内の伝送路余裕に応じてレベル２のデータ
が伝送される。

第６図は伝送路上の谷ノードにより伝送されるデータフ
レーム列の一例を示すもので、また、第９図は１つのノ
ードから谷レベルのデータがどのように伝送されるかの
一例を示している。この場合の伝送路上データフレーム
のフォーマットの−例は第１０図に示している。

り０第１０図中、ＰＲＥはプリアングルパターン、’ＳＤは
スタートデミリッタ、ＦＣはフレーム制御、ＤＡは相手
ノードアドレス、ＳＡは送信ノードアドレス、ＤＳＡＰ
は相手サービス・アクセス・ポイント、５ＳＡＰは送信
サービス・アクセス・ポイント、Ｃはコマンド、ＬＥＮ
はデータ語数、ＡＤＲハ：２モンメモリ格納先頭番地、
ＤＡＴは送信データ、ＦＣ８はフレーム番チエツク・シ
ーケンス、ＥＤはエンドデミリッタである。このＦＣ中
にデータフレームの送信されているレベルの識別コード
が含まれる。

ＤＳＡＰ　、　５ＳＡＰお・よびＣは本発明方式による
データ伝送フレームであることを指定する。また、ＬＥ
Ｎ　、　ＡＤＲは第７Ａ−７Ｃ図の設定データに一致す
る。

モデム１２が伝送路り上のデータフレームを受信すると
、モデム１２からの受信データはトークンパッシングバ
ス制御回路１１を介してデエアルポートメモリ回路１７
に送られ、ここに格納される。しかる後、送受信完了検
出回路１４は、伝送フレームの受信完了を検出すると、
受信完了検出Ｍ　号Ｉ　ｒを出力する。トークンパッシ
ングバス用７’０セツサ１３は、受信完了検出信号！ｒ
を受けると本発明に該当するデータフレームか否かを判
断する。該当する場合忙はフレーム中の格納すべきコモ
ンメモリ番地を読み出し、　ＤＭＡ制御回路２２を用い
て、受信データをデエアルポートメモリ回路１７からコ
モンメモリ１８へ転送する。このようにして、受信デー
タは各７−ドのコモンメモリ１８上に指定した時間周期
で格納され、メモリ１８の内容は常に最新状態に更新さ
れる。

従って１以上のような実施例の構成によれば、各ノー゛
ド内にコモンメモリ１８を設け、受信データが各７−ド
のコモンメモリ上に指定した時間周期で格納されるので
、各ノードに接続された機器は伝送動作とは無関係にコ
モンメモＩＪ　Ｊ　Ｂ上で更新されている最新データを
読み出して使用できる。

マタ、コモンメモリ１８にデータを書込むだけで伝送動
作を意識することなしに各ノード間でデータの交換が可
能でおる。また、デエアルボートメモリ回路１７を設は
机ここに受イ言データフレームを一時的に格納する。そ
して、受信フレームの内容判定後に、最新のデータ格納
岩屑でおるコモンメモリ１８の所定番地にデエアル／−
）メモリノアの内容を格納する。コモンメモリ上８への
格納はＣバス側からデータを読み出してＤＭＡ転送、か
つ、Ｔバス側からは受信ｒ−夕の格納と内容の判定を行
えることで、ＴバスおよびＣバスの転送能力を有効に利
用することが可能である。

伝送速度が１０Ｍｄｐｓの場合、１６ビツト毎にデータ
の転送が必要であり、これは１．６μ１ｌｅｅの時間に
相当する。受信動作はトークンパッシングバス用制御回
路１１を用いて一定のアルゴリズムにより連続的に処理
し、比較的時間のかかる複雑な手順処理等についてはイ
ンターフェイス制御回路２ノを用いて行うことによシ、
伝送処理の負担の分散化および小型で安価に実現するこ
とができる。

なお、上記実施例では共通伝送路りに第１２図に示すよ
うな同軸ケーブルを用いたが、例えば第１１図に示すよ
うに光フアイバケーブル３ノおよび光スターカプラ３２
を伝送路りに利用してもよい。光７アイパケープル３１
はそれぞれ２芯の光フアイバ芯線を含んでおυ、各ノー
ド１−１〜ノーｎからの送信信号は光フアイバケーブル
３ノを経由して光スターカプラ３２に至シ、ここで分岐
されて各々のノードへ至る。第１１図のトポロジは物理
的にはスター型であるが、論理的にはバス型として取扱
うことができる。

また、上記実施例では各ノードの送信要求の待行列への
再設定タイミングを、自局の送信完了を検出した後とし
たが、全てのノードが常にデータを受信″しているので
自局ノードの次のノードの受信を検出した時点でも送信
要求待行列の再設定を行うことができる。また、本願実
施例では伝送フレームの構成は相手ノードアドレスＤＡ
としてマルチキャストアドレスとし、これを各ノードに
設定することになるが、本発明方式を用いないノードと
伝送路上に本願の第２図のような装置を混在させても何
ら問題なく伝送が可能である。また。

受信データ７レームは全てコモンメモ１７７８に格納す
るが、全てのノードが受信データを必要とするもので危
い。このようなノードに対してはデスアルポートメモ９
回路１７に格納された時点でフレーム中に含まれるコモ
ンメモリ格納番地を判定し、そのノードにとって必要で
ないデータの場合にはコモンメモリ１８への転送を中止
する。従って、コモンメモリ１８の容量は必要盆のみで
よく、ハードウェアの削減が可能となシ、ノードをよシ
安価に実現できる。さらに、上記実施例では３レベルの
データに分割したが、ＩＥＥＥ　８０２．４のレベルに
対応させることで３レベル以外のデータの緊急度の分割
も可能である。

［発明の効果コ以上詳記したように本発明によれば、プロセス制御シス
テムのＬＡＮに接続されるコンビエータ、ＰＣおよびＤ
Ｃ８等の機器相互間で交換するデータとして、緊急度に
応じた時間単位の周期で常に発生するデータと突発的な
伝送要求に応じて発生するデータとに分けるとともに、
最も高いレベルに突発的データを振シ分けて伝送するの
で、突発的データを確実に伝送することができる。

また、各ノードでは緊急度に応じた時間以内に各レベル
のデータを周期的に送信制御することができる。各機器
ではこれを受信し各周期毎にデータ内容を取込んで更新
するので、常に最新のデータを利用できる。

また、全てのノードは各ノードの送信したマルチキャス
ト通信フレームを同時に受信しそのフレーム中に設定さ
れたコモンメモリアドレスデータから受信データを指定
されたコモンメモリに格納することによシ、各ノードに
接続された各機器から送信されたデータ内容をコモンメ
モリ上で容易に更新することができる。この更新周期は
各レベルで設定した時間周期毎に行われることになる。

従って、各ノードに接続された機器はコモンメモリの所
定のアドレスのデータをアクセスすることによｊ５．Ｌ
ＡＮ上でデータ交換されるデータを直かに読み出すこと
ができ、かつ、全てのノードでは同一共通のデータを共
有することによ如何時でも容易にデータを利用すること
ができる。

従って、本発明装置はＩＥＩＪ　８０２．４　）−クン
／母ッシングバスが本来有する機能を生かしつつ、安価
、かつ、小型にゾロセス制御システムに適用することが
できる。

【図面の簡単な説明】

第１図はこの発明のネットワークシステムの概要を示す
図、第２図は第１図中の谷ノードの構成を示すブロック
図、第３図は第２図中のインターフェイス回路およびコ
モンメモリバススケノエーラ部分の構成を具体的に示す
ブロック図、第４キナ中嗜図は第３図の回路動作を説明
するタイミングチャート、第５図はこの発明で用いるト
ークン／臂ツシングバスの優先処理アルゴリズムを説明
する７Ｑ−チャート、第６図は第１図の各ノードからネ
ットワークの伝送路（ｌ上に送出されるデータの伝送フ
レーム列を示す図、第７Ａ〜７Ｃ図は第２図のコモンメ
そり中に設定されるデータ伝送制御指定テーブルの例を
示す図、第８Ａ〜８Ｂ図は第２図の構成で用いられる送
信要求と送信待行列との関係を説明する図、第９図は第
１図の各ノードから伝送路（ｌ上へ各優先レベルのデー
タフレームがどのように送出されるのかを説明する伝送
例を示す図、第１０図は第１図の各ノードから伝送路（
ｌ上へ送出されるところの各優先レベルのデータフレー
ムのフォーマットを示す図、第１１図は第１図のネット
ワークシステムの変形例を示す図、第１２図は一般的に
用いられるバス凰伝送システムの概略構成図である。Ｌ・・・バス屋伝送路、１−１〜１−ｎ・・・ノード（
伝送装置）、２−１〜２−ｎ・・・ホスト制御機器、１
１０・・・送受信回路（通信手段）、１００・・・共有
メモリ゛（仮想メモリパンク）、１１・・・トークンバ
ラシンクハス制御Ｍｌ路、１２・・・モデム、Ｉ３・・
・トークソノ９ツシングバス用プロセサ、１４・・・送
受信完了検出回路、１５・・・タイマ、１６・・・発信
器、１７・・・デュアルテートメモリ、１８・・・コモ
ンメモリ、１９・・・送受信バッファメモリ、２０・・
・インターフェイス、２１・・・インターフェイス制御
回路。２２・・・ＤＭＡコントローラ、２３・・・コモンメモ
リバススケジェーラ。出願人代理人　　弁理士　鈴　江　武　彦第５図第８Ａ図

Claims

【特許請求の範囲】

（１）バス型伝送路と、この伝送路に接続されＩＥＥＥ
８０２．４標準のトークンパッシングバスまたはこのバ
スと機能上実質的に同等のバスの規格に基づくところの
優先処理アルゴリズムを実行する複数のノードと、これ
ら複数のノードそれぞれに含まれるものであって相互に
対応するアドレス構成を持った複数のコモンメモリと、
前記複数のノードそれぞれに含まれるものであってこれ
らのノード各々の前記コモンメモリ間で前記伝送路を介
して前記優先処理アルゴリズムに応じた優先レベルでも
ってその記憶内容を通信する複数の通信手段とを備えた
ことを特徴とするトークンパッシングバス方式を用いた
ネットワークシステム。
（２）前記複数の通信手段おのおのが、前記伝送路を介
して各々の前記コモンメモリ間で行なわれる前記記憶内
容の通信を、前記優先レベルが高いほど短い周期でもっ
て反復する手段を含むことを特徴とする特許請求の範囲
第１項に記載のネットワークシステム。
（３）前記複数のノードにそれぞれ接続されるものであ
って所定の処理機能を持つ複数の制御機器と、前記複数
のノードそれぞれに含まれるものであって前記コモンメ
モリと前記制御機器との間で前記コモンメモリの記憶内
容を送受する複数のインターフェイス手段とをさらに備
えたことを特徴とする特許請求の範囲第１項または第２
項に記載のネットワークシステム。
（４）前記複数のノードおのおのが、前記コモンメモリ
と前記インターフェイス手段との間で前記コモンメモリ
の記憶内容を伝送するコモンメモリバスと、前記コモン
メモリおよび前記インターフェイス手段に結合され前記
インターフェイス手段が前記コモンメモリにアクセスす
る際に前記コモンメモリバスの使用要求を調停する調停
手段とを含むことを特徴とする特許請求の範囲第３項に
記載のネットワークシステム。
（５）前記複数のノードおのおのが、前記通信手段に接
続されるトークンパッシングバス用の制御バスと、前記
伝送路から前記通信手段が受信した情報および前記コモ
ンメモリの記憶内容を前記制御バスと前記コモンメモリ
バスとの間で交換する交換手段とを含むことを特徴とす
る特許請求の範囲第４項に記載のネットワークシステム
。
（６）前記複数のノードおのおのが、前記交換手段から
出力される情報および前記コモンメモリから出力される
記憶内容を一時記憶するバッファメモリを含むことを特
徴とする特許請求の範囲第５項に記載のネットワークシ
ステム。
（７）前記複数のノードおのおのが、前記バッファメモ
リ、前記交換手段および前記コモンメモリの間の情報交
換を制御するＤＭＡコントローラを含むことを特徴とす
る特許請求の範囲第６項に記載のネットワークシステム
。
（８）前記複数の通信手段おのおのが、前記優先レベル
のうち高優先レベルに対しては所定の第１送信周期を設
定し、前記優先レベルのうち中優先レベルに対しては前
記第１送信周期よりも長い所定の第２送信周期を設定し
、前記優先レベルのうち低優先レベルに対しては前記第
２送信周期よりも長い所定の第３送信周期を設定する設
定手段と、前記優先レベルに対応した前記第１ないし第
３送信周期の周期でもって前記コモンメモリの記憶内容
を前記伝送路へ送出する送出手段とを含むことを特徴と
する特許請求の範囲第１項ないし第７項のいずれか１項
に記載のネットワークシステム。
（９）前記送出手段が、前記コモンメモリの記憶内容の
情報を含む伝送フレームの送受を他のノードと行なうモ
デムと、前記第１ないし第３送信周期を前記優先レベル
に対応させて前記優先処理アルゴリズムを処理するトー
クンパッシングバスコントローラとを含むことを特徴と
する特許請求の範囲第８項に記載のネットワークシステ
ム。
（１０）前記複数のコモンメモリおのおのが、前記優先
レベルに対応した数の記憶領域を持ち、これらの記憶領
域に前記優先レベルに対応した送信待ちデータの行列が
形成されることを特徴とする特許請求の範囲第１項ない
し第９項のいずれか１項に記載のネットワークシステム
。