JPH02165242A - 記憶制御装置のアクセス制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 複数の記憶制御装置構成に従って複数の記憶値〔産業上
の利用分野〕 本発明は、複数の記憶制御装置に従って記憶装置へのア
クセス要求を実現する記憶制御装置のアクセス制御方式
に関し、特に、アクセス要求の競合の制御のために必要
とされる記憶制御装置間の通信処理系を簡略なものにで
きる記憶制御装置のアクセス制御方式に関するものであ
る。

記憶装置と記せ装置にアクセス要求をするアクセス源と
が？１敗台となるときには、回路構成を節単化するため
に、記憶装置を制御する記憶制御装置の数も複数にして
、各記憶制御装Ｂａｈが複数のアクセス源を管理してい
くという構成を採ることになる。このような複数構成を
採る記憶制御装置にあっては、同一の記憶装置に対して
のアクセス要求の競合を制御するために、記憶制御装置
間で、アクセスしようとする記憶装置に対して既にプラ
イオリティを与えているか否かということと、プライオ
リティを与えようとしている否かということを知らせる
ための通信処理が必要となる。システムの実用性を高め
るためにも、この通信処理系を簡略なものとしていくた
めの手段を講していく必要がある。

〔従来の技術〕

第８図に、複数構成を採る従来の記憶制？ｆｆ１ｌ装置
のシステム構成を示す。図中、１０が複数台（この例で
は０台）設けられる記憶装置、２０はこれらの記憶装置
１０を制御Ｏするために複数台（この例ではｍ台）設け
られる記憶制御装置、３０はこれらの記憶制御装置２０
のいずれか１つに接続されて、記憶装置１０へのアクセ
ス要求を行う複数のアクセス源である。各記＝ｔ’ｆ　
１ｌｉｌ制御装置２０は、ビジー検出回路２１と、プラ
イオリティ発生回路２２と、複数のデータ転送回路２９
とを備える。

このビジー検出回路２１は、ｎビットのレジスタを備え
て、０台の各記憶装置ＩＯが自分の属する記憶制御装置
２０によるアクセス処理によりビジー状態となっている
のか否かを管理し、プライオリティ発生回路２２は、記
憶装置１０がビジー状態でないことを条件に、アクセス
要求元のアクセス源３０のデータ転送回路２９に対して
アクセスを許可するプライオリティ許可を与え、データ
転送回路２９は、プライオリティ許可が与えられたとき
に、記憶装置１０とアクセス源３０との間でのデータ転
送処理を実行する。

あるアクセス源３０から、そのアクセス源３０を管理す
る記憶制御装置２０に対してアクセス要求がなされると
、その記憶制御装置内の所定のブタ転送回路２９がこの
アクセス要求を受は取り、そして、この受は取ったデー
タ転送回路２９が、自らの記憶制御装置内のプライオリ
ティ発生回路２２に対してプライオリティ・リクエスト
を発行することになる。このプライオリティ・リクエス
トを受は取ると、そのプライオリティ発生回路２２は、
先ず、自らの記憶制御装置内のビジー検出回路２１及び
他の記４１　？ｔｉｌＩ御装置内のビジー検出回路２１
を参照することで、アクセス要求先の記憶装置１０がビ
ジー状態であるのか否か、すなわち、アクセス要求先の
記憶装置１０についてのプライオリティが、既にいずれ
かのデータ転送回路２９に対して与えられてしまってい
るのか否かを調べることになる。

この判断で、まだプライオリティが与えられていないと
判断するときには、プライオリティ発生回路２２は、続
いて、同一の記憶装置１０についてのプライオリティを
同時に与えてしまうのを避けるために、他の記憶側？１
１装Ｗ２０のプライオリティ発生回路２２がプライオリ
ティを与えようとしているのか調べることになる。この
判断は、具体的には、他の記憶制御装置２０のプライオ
リティ発生回路２２に対してなされたコマンドのコマン
ドワードを受信することで実行される。

このようにして、アクセス要求を受は取った記憶制御装
置２０のプライオリティ発生回路２２は、すべてのビジ
ー検出回路２１を参照することでアクセス要求先の記憶
装置１０についてのプライオリティが与えられていない
と判断し、かつ、他の記憶制御装置２０のプライオリテ
ィ発生回路２２からのコマンドワードを受信することで
、他の記憶制御装置２ｏのプライオリティ発生回路２２
がプライオリティを与えようとしていないことを判断す
ると、プライオリティ・リフニス１−を発行してきたデ
ータ転送回路２９に対して、プライオリティ許可を送出
する。これにより、アクセス要求の競合の制御が実行さ
れて、アクセス要求元のアクセスａ３０とアクセス要求
先の記憶装置１０との間でのデータ転送が実行されるこ
とになる。

〔発明が解決しようとする課題〕

しかしながら、このような従来技術では、コマンドワー
ドの送受信のために、記憶制御装置の間にかなりな配線
本数の通信路を用意しなければならないという問題点が
あった。この配線本数はコマンド形式にもよるが、例え
ば６４ビツトというようにかなりな本数になるものであ
る。しかも従来技術では、プライオリティ発生回路２２
に対してプライオリティ・リクエストが発行される度毎
に、プライオリティ発生回路間の通信処理を実行しなけ
ればならず、この通信処理が大量のためにオーバーヘッ
ドとなっていたのである。

本発明はかかる事情に鑑みてなされたものであって、ア
クセス要求の競合の制御のために必要とされる記憶制御
装置間の通信処理系を簡略なものにできる記ｉｆ：Ｔ　
′ｌｌ＋’制御装置のアクセス制御方式の提供を目的と
するものである。

〔課題を解決するための手段］ 第１図は本発明の原理構成図である。

図中、第８図で説明したものと同しものについては、同
一の記号で示しである。この図では、説明の便宜上、記
憶装置１０を２台、記憶制御装置２０を２台、各記憶制
御１装置２０が備えるデータ転送回路２９を各２台、各
記憶側′４１■装置２０が管理するアクセスｔＡ３０を
各２台で記述しである。

２６は例えば記憶装置台数分のビットをもつレジスタか
ら構成される決定権表示手段であって、各記憶装置工０
へのアクセス要求の決定権を保存しているか否かを表示
するもの、２７は例えばｌビットのレジスタから構成さ
れる実行モード表示手段であって、アクセス要求を優先
するか決定権の譲渡要求を優先するかを表示するもの、
２８はビジー検出回路２Ｌプライオリテイ発生回路２２
、決定権表示手段２６及び実行モード表示手段２７を備
えるプライオリティ制御回路である。

本発明のプライオリティ発生回路２２は、決定権要求手
段２３と決定権譲渡手段２４と実行モード表示更新手段
２５とを備える。この決定権要求手段２３は、アクセス
要求を受けたときに、すべての決定権表示手段２６を参
照することで対応する決定権を保有している記憶制御装
置２０を特定するとともに、この特定された記憶制御装
置２０に対してその決定権の譲渡を求めるよう処理し、
決定権譲渡手段２４は、決定権を保有していて他の記憶
制御装置２０からその決定権の譲渡を求められたときに
、自らのアクセス処理が終了した時点でその決定権を要
求元の記憶制御装置２０に譲渡するよう処理し、実行モ
ード表示更新手段２５は、実行モード表示手段２７の表
示内容を２台の記憶制御装置２０の間で交互に交換して
いくよう処理する。

〔作用〕

本発明では、新たに決定権表示手段２６を備える。この
決定権表示手段２６は、各記憶装置ＩＯへのアクセス要
求の決定権を保有しているか否かを表示するもので、保
有している記憶制御装置２０の決定権表示手段２６の対
応する記憶装置１０のピント部分には、例えば１”のフ
ラグが設定され、保有していない残りの記憶制御装置２
０の決定権表示手段２６の対応する記憶装置ＩＯのビッ
ト部分には、“０”が設定される。１つの記憶装置１０
に対するアクセス要求の決定権は１つの記憶制御装置２
０のみが保有するので、“ｌ”のフラグが設定される記
憶制御装置２０は特定の１つである。そして、この“ｌ
”のフラグは、各記憶装置１０単位に従って設定される
ことになる。

これから、各記憶制御装置２０は、自らが管理するアク
セス源３０からアクセス要求を受けたときには、先ず、
自らの決定権表示手段２６を参照することでアクセス要
求先の記憶装置１０についてのアクセス要求の決定権を
保存しているか否かを調べ、保有しているときには、記
憶装置１０がビジー状態でないことを条件に、対応する
データ転送回路２９に対してプライオリティ許可を与え
ることで記憶装置１０へのアクセスを実現する。

これとは逆に、保有していないときには、決定権要求手
段２３に従って、決定権を保有している記ｊｌｌ制御装
置２０に対して決定権の譲渡を求めるよう処理する。こ
の決定権の譲渡を求められた記憶制御装置２０の決定権
譲渡手段２４は、自らのアクセス処理が終了した時点で
決定権を要求元の記憶制御装置２０に譲渡する。この譲
渡処理により、アクセス要求を受けた記憶制御装置２０
は決定権を保有できることになって、対応するデータ転
送回路２９に対してプライオリティ許可を与えることで
記憶装置１０へのアクセスが実現する。

このように、従来技術では、とジー検出回路２１の内容
とコマンドワードの内容についての通信処理が必要であ
ったのに対して、本発明では、決定権表示手段２６の内
容についての通信処理だけでよいことになる。コマンド
ワードの通信が不要であることから、通信処理のために
必要とされる配線本数を著しく低減できることになる。

しかも、この通信処理は、従来のようにアクセス要求の
度毎に実行するのではなくて、アクセス要求を受けかつ
決定権を保有していないときに実行することになるので
、通信回数も大きく低減されることになるのである。

本発明では、記憶制御装置２０の数が２台のときには、
新たに実行モード表示手段２７を備える。

この実行モード表示手段２７は、アクセス要求を優先す
るか決定権の譲渡要求を優先するかを表示するもので、
いずれか一方の記憶制御装置２０の実行モード表示手段
２７にはアクセス要求を優先する表示、また残りの一方
の記憶制御装置２０の実行モード表示手段２７には決定
権の譲渡要求を優先する表示が設定される。そして、各
記憶制御装置２０は、アクセス要求と決定権の論理要求
とを同時に受けたときには、実行モード表示手段２７の
表示内容に従って、いずれか一方の処理を優先して実行
するよう処理する。

これから、アクセス源３０から一度に複数の記憶装置１
０をアクセスできるようにすることを許容する場合に、
２台の記憶制御装置２０の間でこれらの記ｔｑ装置ＩＯ
に対しての決定権の保有が割れてしまうことで、決定権
の交換を何度も何度も続けてしまってアクセス処理に入
れなくなってしまうということが起こることが想定され
るが、実行モード表示手段２７を備えれば、このような
不都合を防ぐことができることになる。

更に、本発明では、新たに、実行モード表示更新手段２
５を備える。この実行モード表示更新手段２５は、例え
ば所定の時間間隔や所定のプライオリティ許可回数等に
従って、実行モード表示手段２７の表示内容を２台の記
憶制御装置２０の間で交互に交換していくよう処理する
。

これから、実行モード表示手段２７の表示内容に従って
アクセス要求か決定権の電波要求の処理のいずれかを優
先するよう構成する本発明にあって、アクセス処理がど
ちらか一方の記憶制御装置２０の側に偏るといったこと
を防ぐことができることになる。

〔実施例〕

以下、実施例に従って本発明の詳細な説明する。

最初に、第１図で説明したところの実行モード表示手段
２７を具備しない本発明の実施例について説明する。

第２図に、この本発明の実施例構成を示す。図中、従来
技術の第８図で説明したものと同しものについては同一
の記号で示しである。この図では、第１図と同様に、説
明の便宜上、記憶装置ＩＯを２台、記憶制御装置２０を
２台、各記憶制御装置２０が備えるデータ転送回路２９
を各２台、各記憶制御装置２０が管理するアクセス源３
０を各２台で記述し、２台の記ｔ！装置１０ヲ５ＵＪ（
ｊ＝０゜ｌ）、２台の記憶制御装置２０をＣＵｍ（ｋ　
＝　０１）、４台のアクセス源３０をＣＰ　Ｕｚ（ｔ　
＝　０〜３）で、それぞれ識別するようにしている。ま
た、この図では、ビジー検出回路２１が備える２個のビ
ジービットをＢｏとＢ、で表している。

記憶装置１０は、ダイナミックメモリ　ＣＤＲＡＭ）を
使用して複数バンク構成を採り、記憶制御装置２０は、
この記憶装置ＩＯの複数バンクをブロックアクセスによ
り連続的にアクセスすることになる。すなわち、アクセ
ス源３０が記憶制御装置２０にブロックアクセスのリク
エスト（スタートアドレスやデータレングス等を指定す
る）を送ると、記憶制御装置内のプライオリティ制御回
路２８は、その記憶装置１０に対してのビジー検出回路
２１のビジービットを参照することでビジー状態である
か否かを判断して、アクセス対象となるすべてのバンク
がビジーでないことを（４７ｙ２すると連続的なアクセ
スの実行に入ることになる。

このようなブロックアクセス方式に従うことから、記憶
装置１０のＤＲＡＭの各バンクに、リードのときには７
１゛レスを、ライトのときにはアドレスと書き込み信号
を与えてから実際にデータが取り出せるか又は書き込み
が終了するまである一定の時間がかかり、次のアクセス
を開始できるのはその後である。このように、次のアク
セスが開始できるまで、そのバンクがビジーであるとい
う。

記憶装置１０のアドレスは、連続するアドレスをアクセ
スしたときに次々と異なるバンクをアクセスするように
割り当てられている。ビジー検出回路２１は、次に実行
しようとするブロックアクセスのスタートアドレスを見
て、そのブロックアクセスを実行する間に、ビジーであ
るバンクがアクセスされることがありうるかどうかを判
定する。

ビジーバンクをアクセスする可能性があれば、ビジー検
出回路２１は、その記憶装置１０をビジーであると判断
し、そうでないときにはビジーでないと判断する。従っ
て、現時点でどれかのバンクがビジーであっても、ある
スタートアドレスから開始されるブロックアクセスをす
るのに、ビジーであるバンクが実際にアクセスされるま
でにビジーでなくなるならば、その記ｔα装置１０は、
そのアクセスについてビジーでないと判断することにな
る。

２６ａは２ビツトのレジスタからなるホールドピントレ
ジスタであり、第１図の決定権表示手段２６に相当する
ものである。このホールドビア）レジスタ２６ａは、記
憶装置１０へのアクセス要求の決定権を保有していると
きには、対応する記憶装置１０のビット部分に“ｌ”を
表示し、決定権を保有していないときには、“θ′を表
示することで、２台の各記憶装置ＩＯへのアクセス要求
の決定権を保有しているか否かを表示することになる。

１つの記憶装置ＩＯに対するアクセス要求の決定権は１
つの記憶制御装置２０のみが保有するので、ホールドビ
ットレジスタ２６ａの２個のホールドピントをＨｏとＨ
ｌで表すならば、Ｃｕ２側のＨａに“ｌ”が表示されて
いるときには、Ｃｕ２側のＨｏには“０”が表示され、
ＣＵ　ｏ側のＨに“０”が表示されているときには、Ｃ
１，側のＨ，には“ｌ”が表示されるというように、同
一の記憶装置１０に関してのビット部分でみるならば、
“１“のフラグが設定される記（ａ制御装置２０は特定
の１つになる。

次に、第３図及び第４図に示すフローチャートに従って
、このようなホールドビットレジスタ２６ａを具備する
本発明の処理内容について説明する。

第３図のフローチャートのステップＩで示すように、記
ｊｌｌ制御装置２０のＣＵ　ｏのデータ転送回路２９は
、自らが管理するアクセスｒＡ３０のＣＰＵ、（＋　＝
　０．１）から記憶装置１０のＳＵ、との間、のデータ
転送要求を受は取ると、ＣＵ　ｏのプライオリティ発生
回路２２に対してプライオリティリクエストを発行する
ことで、アクセス要求に対しての受付処理を実行する。

このようにして、プライオリティ・リクエストを受は取
ると、ＣＵｏのプライオリティ発生回路２２は、次のス
テップ２で、ＣＵｏのビジー検出回路２１のビジービッ
トのＢ、を参照して、その値が“０゛であるか否か、す
なわち、ＣＵ、のデータ転送回路２９によりビジー状態
とされているのか否かを判断する。そし′ζ、ビジービ
ットのＢ。

の値がＯ“となるとき、すなわち、ビジー状態が解除さ
れたと判断すると、続くステップ３で、ＣＵｏのホール
ドビットレジスタ２６ａのホールドビットのＨ，を参照
して、その値が“１゛であるか否か、すなわち、ＳＵ、
へのアクセス要求に対しての決定権を保存しているか否
かを判断する。

このステップ３の判断で、ホールドビットのＨＪの値が
“ｌ”となるとき、すなわち、決定権を保有していると
判断するときには、ステップ７に進んで、プライオリテ
ィ・リクエストを発行してきたデータ転送回路２９に対
してプライオリティ許可を与える。これにより、そのデ
ータ転送回路２９は、アクセス要求元のアクセスｔＡ３
０のＣＰＵ。

とアクセス要求先の記憶装置１０のＳＵ、との間でのデ
ータ転送処理の実行に入ることになる。そして、データ
転送回路２９は、このデータ転送処理を終了した時点で
、プライオリティ発生回路２２に対してプライオリティ
・エンドを送出して処理を終了する。

一方、ステップ３の判断で、ホールドビットのＨ，の値
が“Ｏ′となるとき、すなわち、決定権を保有していな
いと判断するときには、ステップ４に進んで、記憶制御
装置２０のＣＵｌのプライオリティ発生口１２２に対し
て、ホールドビットのＨ４に関しての決定権の誰渡を求
めるホールドビット・リクエストを送出するよう処理す
る。そして、続くステップ５で、このホールドビットリ
クエストに対しての許可が戻ってくることを確認してか
ら、次のステップ６で、決定権を獲得したことを表示す
るために０”であった１１　Ｊの値をｌ”にセットし、
続（ステ・ノブ７で、プライオリティ・リクエストを発
行してきたデータ転送回路２９に対してプライオリティ
許可を与えて、アクセス要求元のアクセス源３０のｃｐ
ｕ、とアクセス要求先の記憶装置１０のＳＵＪとの間で
のデータ転送処理の実行に入るよう処理する。

第４図に示すフローチャートは、ホールドビット・リク
エストを受ける方、すなわち、決定権の誼渡を求められ
たＣＵ、のプライオリティ発生回路２２が実行するフロ
ーチャートである。このフローチャートに示すように、
ステップ１１で、ＣＵｏのプライオリティ発生回路２２
からＨ，に関してのホールドビット・リクエスト（第３
図のフローチャートのステップ４の処理で送出される）
を受は取ると、続くステップ１２で、自らのビジー検出
回路２１のビジービットのＢＪを参照して、その値が“
０”であるか否か、すなわち、ＣＵ。

のデータ転送回路２９によりビジー状態とされているの
か否かを判断する。そして、ビジービットのＢ、の値が
“０”となるとき、すなわち、ビジー状態が解除された
と判断すると、続くステップ１３で、決定権を譲渡した
ことを表示するために“ｌ”であったＨ、の値を“０”
にリセットし、続くステップ１４で、ホールドビット・
リクエストに対しての許可（第３図のフローチャートの
ステップ５の許可となる）をＣＵ、に戻して処理を終了
する。

このように、本発明では、記憶装置１０へのアクセス要
求に対しての決定権を保有しているときには、そのまま
アクセス処理に入るように処理するとともに、決定権を
保存していないときには、決定権を保有している記憶制
御装置２０に対してその譲渡を求めて、その決定権を譲
り受けてからアクセス処理に入るよう処理するものであ
る。

この実施例にあって、例えばアクセス′ａ３０の（、Ｉ
）Ｕ、が記憶装置１０のＳＩＪ、とＳＵ、を同時にアク
セス要求するときには、この旨のプライオリティ・リク
エストがＣＵ６のプライオリティ発生゛回路２２に対し
て発行されることになる。このようなプライオリティ・
リクエストを受けると、そのプライオリティ発生回路２
２ば、ホールドビットのＨｏとＨｌの値が共に１”のと
きにだけ、ブタ転送回路２９に対してプライオリティ許
可を与えることでデータ転送の実行に入ることになる。

一方、そうでないときには、ＣＵＩのプライオリティ発
生回路２２に対してホールドピント・リクエストを送出
してアクセス要求の決定権の譲渡を受け、ＨｏとＨｌの
値が共に“１”になった時点で、データ転送回路２９に
対してプライオリティ許可を与えることでデータ転送の
実行に入ることになる。このように、複数の記憶装置１
０を同時にアクセスするアクセス要求に対しては、それ
らの記憶装置１０に対してのアクセス要求の決定権のす
べてを譲り受けてから、プライオリティ許可を与えるよ
う処理するのである。

この実施例の説明にあたって、記ｊｌ＞制御装置２０の
台数を２台のもので説明したが、本発明は、この２台の
ものに限られるものではなく、第５図に示すように、２
台以上の記憶制御装置２０を用いる構成に対してもその
まま適用できることになる。なお、第５図の実施例にあ
っては、作図の便宜上、ビジー検出回路２１等の作図を
一部省略しである。

第２図に説明した実施例では、ある記憶制御装置２０の
プライオリティ発生回路２２が、自らが管理するデータ
転送回路２９からプライオリティ・リクエストを受ける
際に、同時に、他の記憶制御装置２０のプライオリティ
発生回路２２から同一の記憶装置１０に対してのホール
トビット・リクエストを受けるような事態が起こるとき
に対して、どちらを優先するのかという問題が残ること
になる。このような問題に対して、ボールドビット・リ
クエストを待たせるよう構成すると、ホールドビット・
リクエストを送出してきた側の記憶制御装置２０に接続
されるアクセス源の処理が遅れることになる。逆に、プ
ライオリティ・リクエストを待たせるよう構成すると、
記憶制御装置間の通信量が増加してしまうということに
なる。

また、アクセス源３０から一度に複数の記憶装置１０を
アクセスできるようにすることを許容する場合に、２台
の記憶制御装置２０の間でこれらの記憶装置１０に対し
ての決定権の保有が割れてしまうことで、決定権の交換
を何度も何度も続けてしまってアクセス処理に入れなく
なってしまうということが起こる可能性がある。例えば
、ＣＵ。

がＳＵｏに対してのアクセス要求の決定権を保有し、Ｃ
ＩＪ、がＳＵ、に対してのアクセス要求の決定権を保有
している場合に、ＣＵｏとＣＵ、の双方に対して、ＳＵ
ｏとＳＵｌの両方をアクセスするアクセス要求が同時に
入るようなことが起こると、ＣＵｏはＣＵｌに対してＳ
Ｕ、に対しての決定権の譲渡を求め、ＣＵｌはＣＵｏに
対してＳＵＯに対しての決定権の譲渡を求めるので、こ
の決定権の譲渡を認めたとすると、今度は逆に、ＣＵｏ
はＣＵ、に対してＳＵｏに対しての決定権の譲渡を求め
、ＣＵｌはＣＯ，に対してＳＵ、に対しての決定権の譲
渡を求めるというように、決定権の交換を何度も繰り返
し続けるというようなことが起こることになる。

そこで、第１図で説明したところの実行モード表示手段
２７を具備する本発明を構成するのである。次に、この
本発明の実施例について説明する。

第６図に、この本発明の実施例構成を示す。図中、２７
ａはフリップフロ７プから構成されるハイプライオリテ
ィレジスタであり、第１図の実行モード表示手段２７に
相当するものである。このハイプライオリティレジスタ
２７ａが４１”を出力するときには、プライオリティ・
リクエストが優先され、“０”を出力するときには、ボ
ールドビット・リクエストが優先されるよう処理される
ことになる。そして、ＣＵ　ｏのハイプライオリティレ
ジスタ２７ａとＣＵｌのハイプライオリティレジスタ２
７ａとでは、その出力値が異なるよう設定される。

２５ａはカウンタであって、ホールドピントリクエスト
を受けている状態で、かつハイプライオリティレジスタ
２７ａの出力が“１′で、かつプライオリティを許可す
る条件が成立したときに計数値を歩進するカウンタであ
るもの、２５ｂはアンドゲートであって、ハイプライオ
リティレジスタ２７ａの出力値が“１″であることを条
件に、カウンタ２５ａに対して歩進信号を入力するもの
である。カウンタ２５ａのオーバフロー出力は、自らの
記憶制御装置２０のハイプライオリティレジスタ２７ａ
の出力を“０“にリセントするよう接続されるとともに
、他の記憶制御装置２０のハイプライオリティレジスタ
２７ａの出力を′ｌ”にセントするよう接続されること
になる。このカウンタ２５ａ及びアンドゲート２５ｂが
、第１図の実行モード表示更新手段２５に対応するもの
である。なお、カウンタ２５ａは、プライオリティ許可
信号ではなくて、タイマのクロックに従って歩進させる
ことも可能である。このときには、アンドゲート２５ｂ
はハイプライオリティレジスタ２７ａの出力値がｌ′で
あることを条件に、カウンタ２５ａに対して図示しない
タイマからのクロックを入力することになる。

次に、第７図に示すフローチャートに従って、このよう
なハイプライオリティレジスタ２７ａ、カウンタ２５ａ
及びアンドゲート２５ｂを具備する本発明の処理内容に
ついて説明する。

第７図のフローチャートのステップ２１で示すように、
記憶制御装置２０のＣＵｏのプライオリティ発生回路２
２に対して、ｃｐｕ、からＳＵ、へのアクセス要求のた
めのプライオリティ・リクエストが発行されたとする。

このプライオリティ・リクエストを受は取ると、ＣＵｏ
のプライオリティ発生回路２２は、次のステップ２２で
、ビジー検出回路２１のビジービットのＢ、を参照して
、ＳＯ，がＣＵｏのデータ転送回路２９によりビジー状
態とされているのか否かを判断し、ビジー状態が解除さ
れたと判断するときには、続くステップ２３で、ＣＵｏ
のホールドビットレジスフ２６ａのホールドビットのＨ
ｌを参照して、ＳＵ、へのアクセス要求に対しての決定
権を保有しているか否かを判断する。

このステップ２３の判断で、ホールドビットのＨｌの値
が“Ｏ”となるとき、すなわら、決定権を保有していな
いと判断するときには、第３図のフローチャートのステ
ップ４ないしステップ６の処理と同等の処理に相当する
ステ、ブ２４ないしステップ２６の処理を実行すること
で、ＣＵ　＋に対してホールドビット・リクエストを送
出することで決定権を獲得してから、続くステップ２７
で、プライオリティ・リクエストを発行してきたデータ
転送回路２９に対してプライオリティ許可を与える。逆
に、ステップ２３の判断で決定権を保有していると判断
するときには、ステップ２８に進んで、Ｈｌに関しての
ホールドビット・リクエストをＣＵ、から受けているか
否がを判断する。この判断で、ホールドビット・リクエ
ストを受けていないと判断するときには、そのままステ
ップ２７に進んで、プライオリティ許可を与える。

一方、ステップ２８の判断で、Ｈ，に関してのホールド
ビット・リクエストをＣＵ、から受りていると判断する
ときには、ステップ２９に進んで、ＣＵｏのプライオリ
ティ発生回路２２はハイプライオリティレジスタ２７ａ
の出力値が“１”であるか否か、すなわち、ホールドビ
ット・リクエストよりプライオリティ・リクエストの方
が優先されるよう設定されているのか否かを判断する。

この判断で、ハイプライオリティレジスタ２７ａの出力
値が“Ｏ”であると判断するとき、すなわち、ホールド
ビット・リクエストが優先するよう設定されているとき
には、ステップ３０に進んで、ＣＵ＋に対して、Ｈ，に
関してのホールドビット・リクエストに対しての許可を
与え、続くステ、フ３１で、決定権を！ＩＩしたことを
表示するために“１”であったＨ、の値を“０”にリセ
ットして、ステップ２４に進むよう処理する。

一方、ステップ２９の判断で、ハイプライオリティレジ
スタ２７ａの出力値が“１゛であるとき、すなわち、プ
ライオリティ・リクエストが優先するよう設定されてい
るときには、ステップ３２で示すように、アンドゲート
２５ｂの論理積が成立することでカウンタ２５ａがカウ
ントアツプし、このカウントアンプ処理によりカウンタ
２５ａがオーバーフローしなければ、ハイプライオリテ
ィレジスタ２７ａの出力値は１″にセントされたままで
、ステップ３３を介してステップ３６に進んで、プライ
オリティ許可を与える。逆に、カウンタ２５ａがオーバ
ーフローするときには、次のステップ３４で示すように
、ハイプライオリティレジスタ２７ａの出力値が“０“
にリセットされ、更にステップ３５で示すように、相手
方のＣＵのハイプライオリティレジスタ２７ａの出力値
が”１″にセントされて、この後でステ、１３６に進ん
で、プライオリティ許可を与えることになる。

以上に説明した第７図のフローチャートの処理ステップ
が、プライオリティ・リクエストを受は取った際にＣＵ
ｏが実行することになる処理内容である。

次に、相手方のＣＬＩ、のプライオリティ発生回路２２
から、Ｈ３に関してのホールドビット・リクエストを受
は取った際に実行することになるＣＵｏの処理について
説明する。

第７図のフローチャートのステップ４１で示すように、
ＣＵｏがＣＵ、からＨｌに関してのホールドビット・リ
クエスト、すなわち、Ｈｌに関しての決定権のＩ！要求
を受は取ると、続くステップ４２で、ビジー検出回路２
１のビジービ・２トのＢ。

を参照して、ＳＵ、がＣＵｏのデータ転送回路２９によ
りビジー状態とされているのか否かを判断し、ビジー状
態が解除されたと判断するときには、続くステップ４３
で、自らのデータ転送回路２９よりＳＵｌに対してのプ
ライオリティ・リクエストがあるか否かを判断する。こ
の判断で、プライオリティ・リクエストがないと判断す
るときには、続くステップ４４で、決定権を譲渡したこ
とを表示するために“ｌ“であったＨ、の値を０″にリ
セットし、次のステップ４５で、ホールドビット・リク
エストに対しての許可をＣＵｌに戻して処理を終了する
。

一方、ステップ４３の判断で、プライオリティ・リクエ
ストがあると判断するときには、続くステップ４６で、
ＣＯ，のプライオリティ発生回路２２はハイプライオリ
ティレジスタ２７ａの出力値が“ｌ”であるか否か、す
なわち、ホールドビット・リクエストよりプライオリテ
ィ・リクエストの方が優先されるよう設定されているの
か否かを判断する。この判断で、ハイプライオリティレ
ジスタ２７ａの出力値が“０”であると判断するとき、
すなわち、ホールドビット・リクエストが優先するよう
設定されているときには、ステップ４７に進んでＨ２の
値を“０″にリセットし、次のステップ４８で、ボール
ドビット・リクエストに対しての許可をＣＵ、に戻す処
理を行う。

一方、ステップ４６の判断で、ハイプライオリティレジ
スタ２７ａの出力値が“ｌ”であるとき、すなわち、プ
ライオリティ・リクエストが優先するよう設定されてい
るときには、ステップ４９で示すように、アンドゲート
２５ｂの論理積が成立することでカウンタ２５ａがカウ
ントアツプし、このカウントアツプ処理によりカウンタ
２５ａがオーバーフローしなければ、ハイプライオリテ
ィレジスタ２７ａの出力値は“１”にセントされたまま
で、ステップ５０を介してステップ５１に進んでプライ
オリティ許可を与えて、ステップ４２に戻るよう処理す
る。逆に、カウンタ２５ａがオーバーフローするときに
は、次のステップ５２で示すように、ハイプライオリテ
ィレジスタ２７ａの出力値が“０”にリセットされ、更
にステップ５３で示すように、相手方のＣＬＩ、のハイ
プライオリティレジスタ２７ａの出力値が“１”にセッ
トされて、この後でステップ５１に進んで、プライオリ
ティ許可を与えることになる。

以上に説明した第７図のフローチャートの処理ステップ
が、ホールドビット・リクエストを受は取った際にＣＵ
　ｏが実行することになる処理内容である。

なお、以上の処理にあって、ステップ３６の処理でプラ
イオリティ許可を与えると、ステップ２８の判断のＹ−
Ｅ３″のルートを経由していることからも分かるように
、この後は、ステップ４２の処理に進むことになり、一
方、ステップ４８でホールドビット・リクエストに対し
ての許可を与えると、ステップ４３の“ＹＥＳ“のルー
トを経由していることからも分かるように、この後は、
ステップ２４の処理に進むことになる。また、プライオ
ＩＪ−ティ・リフニス］・やホールドビット・リクエス
トの受は取りは、ステップ２１やステップ４１だけで行
われている訳ではなくて、実際には、ステ、プ２２のル
ープ処理の間やステップ４２のループ処理の途中で起こ
ることもあるのである。

第７図のフローチャートは、ＳＬｌ、に関してのＣＵｏ
が実行する処理内容を例示したが、ＣＵ、では、もう１
つの記憶装置１０のＳｕｏに関しても同様な処理を実行
することになる。また、もう１つの記憶制御装置２０の
ＣＵ、でも、ＳＵ、とＳ　Ｕ　＋に関して同様な処理を
実行することになる。

このように、本発明では、ハイプライオリティレジスタ
２７ａの表示に従って、２台の記憶制御装置２０のいず
れか一方がプライオリティ・リクエストを優先してアク
セス処理に入るよう処理するとともに、残りの一方がホ
ールドビット・リクエストを優先して決定権の電波を実
行するよう処理するものであることから、上述したよう
な２台の記憶制御装置２０の間でアクセス要求の決定権
の交換を何度も何度も続けてしまうというようなｌｌＪ
態を招くことがない。しかも、ハイプライオリティレジ
スタ２７ａの表示内容を２台の記憶制御装置２０の間で
交換していくようにすることで、アクセス処理がどちら
か一方の記憶制御装置２０の側に偏るといったことも防
ぐことができることになる。

〔発明の効果〕

以上に説明したように、アクセス要求の競合が生じる場
合に、この競合の制御■のために、従来技術ではビジー
検出回路２１の内容とコマンドワードの内容についての
通信処理が必要であったのに対して、本発明ではホール
ドビットレジスタ２６ａの内容についての通信処理だけ
でよいことになる。このように、コマンドワードの通信
が不要であることから、通信処理のために必要とされる
配線本数を著しく低減できることになる。しかも、この
通信処理は、従来のようにアクセス要求の度毎に実行す
るのではなくて、アクセス要求を受けかつ決定権を保存
していないときに実行することにスｆるので、通信回数
も大きく低減できることになる。

そして、本発明によれば、アクセス源３０から一度に複
数の記ｔα装置１０をアクセスできるようにすることを
許容する場合に、２台の記憶制御１１装置ｔ２０の間で
これらの記ｔα装置１０に対しての決定権の保有が割れ
てしまうことで、決定権の交１桑を何度も何度も続けて
しまってアクセス処理に入れなくなってしまうことにな
るという事態の発生を防止できることになる。更に、本
発明によれば、このような構成を採るときにあって、ア
クセス処理がどちらか一方の記憶制御装置２０の側に偏
るといったことを防げることになる。

【図面の簡単な説明】

第１図は本発明の原理構成図、 第２図は本発明の実施例構成図、 第３図及び第４図は本発明が実行するフローチャート、 第５図は本発明の適用されるノステム構成の説明図、 第６回は本発明の実施例構成図、 第７図は本発明が実行するフローチャート、第８図は従
来技術の説明図である。 図中、１０は記憶装置、２０は記憶制御装置、２１はビ
ジー検出回路、２２はプライオリティ発生回路、２３は
決定権要求手段、２４は決定権譲渡手段、２５は実行モ
ード′表示更新手段、２５ａはカウンタ、２５ｂはアン
ドゲート、２６は決定権表示手段、２６ａはホールドビ
ットレジスタ、２７は実行モード表示手段、２７ａはハ
イプライオリティレジスタ、２８はプライオリティ制御
回路、２９はデータ転送回路、３０はアクセス源である
。 本発明の実施例構成図 第２図 本発明の原理構成図 第１図 本発明が実行するフローチャート 第４図

Claims (3)

【特許請求の範囲】
1. （１）複数の記憶装置（１０）と、これらの記憶装置（
   １０）を制御する複数の記憶制御装置（２０）と、これ
   らの記憶制御装置（２０）のいずれか１つに接続されて
   、記憶装置（１０）へのアクセス要求を行う複数のアク
   セス源（３０）とを備え、各記憶制御装置（２０）が、
   自ら及び他の記憶制御装置（２０）が管理するアクセス
   源（３０）からのアクセス要求の競合を制御して、１つ
   又は複数の記憶装置（１０）をアクセスするよう処理す
   る記憶制御装置のアクセス制御方式において、各記憶制
   御装置（２０）が、各記憶装置（１０）へのアクセス要
   求の決定権を保有しているか否かを表示するための決定
   権表示手段（２６）と、アクセス要求を受けたときに、
   これらの決定権表示手段（２６）を参照することで対応
   する決定権を保有している記憶制御装置（２０）を特定
   するとともに、この特定された記憶制御装置（２０）に
   対してその決定権の譲渡を求めるよう処理する決定権要
   求手段（２３）とを備えるよう構成し、 そして、決定権を保有している記憶制御装置（２０）は
   、アクセス要求を受けとると、対応する記憶装置（１０
   ）へのアクセス処理を実行するよう処理するとともに、
   他の記憶制御装置（２０）から決定権の譲渡を求められ
   たときには、自らのアクセス処理が終了した時点で決定
   権を要求元の記憶制御装置（２０）に譲渡するよう処理
   してなることを、特徴とする記憶制御装置のアクセス制
   御方式。
2. （２）請求項（１）記載の記憶制御装置のアクセス制御
   方式において、 記憶制御装置（２０）の数を２台で構成し、かつ、この
   ２台の各記憶制御装置（２０）が、更に、アクセス要求
   を優先するか決定権の譲渡要求を優先するかを表示する
   ための実行モード表示手段（２７）を備えるとともに、
   いずれか一方の記憶制御装置（２０）の実行モード表示
   手段（２７）にはアクセス要求を優先する表示、また残
   りの一方の記憶制御装置（２０）の実行モード表示手段
   （２７）には決定権の譲渡要求を優先する表示を設定す
   るよう構成し、 そして、各記憶制御装置（２０）は、アクセス要求と決
   定権の譲渡要求とを同時に受けたときには、実行モード
   表示手段（２７）の表示内容に従って、いずれか一方の
   処理を優先して実行するよう処理してなることを、 特徴とする記憶制御装置のアクセス制御方式。
3. （３）請求項（２）記載の記憶制御装置のアクセス制御
   方式において、 ２台の各記憶制御装置（２０）が、実行モード表示手段
   （２７）の表示内容を記憶制御装置（２０）の間で交互
   に交換していくよう処理する実行モード表示更新手段（
   ２５）を備えてなることを、 特徴とする記憶制御装置のアクセス制御方式。