JPS63136742A - デ−タ転送装置 - Google Patents
デ−タ転送装置Info
- Publication number
- JPS63136742A JPS63136742A JP61283334A JP28333486A JPS63136742A JP S63136742 A JPS63136742 A JP S63136742A JP 61283334 A JP61283334 A JP 61283334A JP 28333486 A JP28333486 A JP 28333486A JP S63136742 A JPS63136742 A JP S63136742A
- Authority
- JP
- Japan
- Prior art keywords
- data
- requester
- memory
- packet size
- replier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 48
- 230000005540 biological transmission Effects 0.000 claims abstract description 13
- 238000004891 communication Methods 0.000 claims description 24
- 241000913681 Questa Species 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ｃ産業上の利用分野〕
本発明はデータ転送装置に関し、特に複数のデータ通信
送受信手段とこれらを相互に接続するデ−タ転送バスを
有するデータ通信方式におけるデータ転送装置に関する
。
送受信手段とこれらを相互に接続するデ−タ転送バスを
有するデータ通信方式におけるデータ転送装置に関する
。
従来、この種のデータ通信方式では、リプライヤ側回線
終端端末の示すパケットサイズでデータ通信送受信手段
間のデータ転送が行われ、リクエスタ側回線終端端末の
示すパケットサイズをリクエスタで判別し、これに基き
りクエスタ内のバックアメモリに格納されたりクエスタ
側回線終端端末へ送信するデータをソフトウェアを用い
て管理することによシ両端末間のパケットサイズの差異
を解消するようになっていた。
終端端末の示すパケットサイズでデータ通信送受信手段
間のデータ転送が行われ、リクエスタ側回線終端端末の
示すパケットサイズをリクエスタで判別し、これに基き
りクエスタ内のバックアメモリに格納されたりクエスタ
側回線終端端末へ送信するデータをソフトウェアを用い
て管理することによシ両端末間のパケットサイズの差異
を解消するようになっていた。
上述した従来のデータ通信方式においては、リプライヤ
側の回線終端端末の示すパケットサイズを用いてデータ
通信送受信間のデータ転送が行われており、リクエスタ
内のバッファメモリ内受信データはりクエスタ側終端端
末からの伝送方向に対するパケットサイズ情報を基にソ
フトウェアの管理によシリクエスタ側終端端末へこのパ
ケットサイズを１つの単位として送信されているので、
次に示すような欠点がある。
側の回線終端端末の示すパケットサイズを用いてデータ
通信送受信間のデータ転送が行われており、リクエスタ
内のバッファメモリ内受信データはりクエスタ側終端端
末からの伝送方向に対するパケットサイズ情報を基にソ
フトウェアの管理によシリクエスタ側終端端末へこのパ
ケットサイズを１つの単位として送信されているので、
次に示すような欠点がある。
（１） リクエスタ側受信データのパケットサイズ補
正のためにＣＰＵに大きな負荷が加わる。
正のためにＣＰＵに大きな負荷が加わる。
（２） ソフトウェア管理のため、リクエスタとりク
エスタ側回線終端端末との間のデータ転送処理速度が遅
い。
エスタ側回線終端端末との間のデータ転送処理速度が遅
い。
本発明のデータ転送装置は、複数のデータ通信送受信手
段とこれらデータ通信送受信手段を相互に接続しデータ
転送手段を提供するデータ転送バスとからなるデータ通
信方式において、前記各データ通信送受信手段はデータ
送信を要求するりクエスタ・モードとデータ送信を要求
されるリプライヤ・モードの２つのモードを持ち且つデ
ータ送受信用の番号付けられた複数個のバッファ面から
なるバッファメモリとこのバッファメモリの管理を行う
ＣＰＵとから構成され、リクエスタがリプライヤの持つ
データ送受信用のバックアメモリに割付けられたバッフ
ァ面の番号を指定することにより前記リプライヤは自白
に持つバッファメモリ内のデータを前記データ転送バス
を用いて前記リクエスタに対して順次転送し前記リクエ
スタは前記転送データを自白バッファメモリに書込む方
式のデータ転送装置であって、前記データ通信送受信手
段が前記リクエスタ・モードに設定されている時に限υ
自回線終端端末から前記リクエスタに入力される端末か
らの伝送方向に対するパケットサイズの情報に基きとの
端末の受信可能パケットサイズを判別し、前記リプライ
ヤから受信する転送データな自白バッファメモリに格納
する際に前記パケットサイズを１つの単位と設定したそ
の単位レベルで受信データの格納を行っている。
段とこれらデータ通信送受信手段を相互に接続しデータ
転送手段を提供するデータ転送バスとからなるデータ通
信方式において、前記各データ通信送受信手段はデータ
送信を要求するりクエスタ・モードとデータ送信を要求
されるリプライヤ・モードの２つのモードを持ち且つデ
ータ送受信用の番号付けられた複数個のバッファ面から
なるバッファメモリとこのバッファメモリの管理を行う
ＣＰＵとから構成され、リクエスタがリプライヤの持つ
データ送受信用のバックアメモリに割付けられたバッフ
ァ面の番号を指定することにより前記リプライヤは自白
に持つバッファメモリ内のデータを前記データ転送バス
を用いて前記リクエスタに対して順次転送し前記リクエ
スタは前記転送データを自白バッファメモリに書込む方
式のデータ転送装置であって、前記データ通信送受信手
段が前記リクエスタ・モードに設定されている時に限υ
自回線終端端末から前記リクエスタに入力される端末か
らの伝送方向に対するパケットサイズの情報に基きとの
端末の受信可能パケットサイズを判別し、前記リプライ
ヤから受信する転送データな自白バッファメモリに格納
する際に前記パケットサイズを１つの単位と設定したそ
の単位レベルで受信データの格納を行っている。
次に、本発明について図面を参照して説明する。
第１図は本発明のデータ転送装置の一実施例を示すブロ
ック図である。
ック図である。
同図において、本実施例は複数のデータ通信送受信装置
１．〜ｎがデータ転送手段をなすデータ転送バス（以下
Ｂ１と記す）、状態信号転送バス＝５− （以下Ｂ２と記す）を介して相互に接続されてなる。各
データ通信送受信装置１．〜ｎはそれぞれメモリ状態管
理回路１１．〜ｎｌ、バッファ面管理回路１２、〜ｎ２
．メモリ割付制御回路１３．〜ｎ３．転送データ受信回
路１４．〜ｎ４．バッファメモリアクセス制御回路１５
．〜ｎ５．転送データ送信回路１６、〜ｎ６．バッファ
メモリ１７．〜ｎ７を備え、メモリ状態管理回路１１．
〜ｎ１はそれぞれ信号線１１０、〜ｎｌＯによシＢ２と
接続され、バッファ面管理回路１２．〜ｎ２はそれぞれ
信号線１１１．〜ｎｉｌを介してＢ１と接続され、転送
データ受信回路１４゜〜ｎ４はそれぞれ信号線１１２．
〜ｎ１２を介してＢ１からのデータを受信し、転送デー
タ送信回路１６゜〜ｎ６はそれぞれ信号線１１３．〜ｎ
１３を介してＢ１ヘデータを転送し、メモリ割付制御回
路１３．〜ｎ３はそれぞれ信号線１１４．〜ｎ１４を介
してＣＰＵからパケットサイズ情報を受信し、バックア
メモリ１７、〜ｎ７はそれぞれ信号線１１５．〜ｎ１５
によシ回線と接続されている。
１．〜ｎがデータ転送手段をなすデータ転送バス（以下
Ｂ１と記す）、状態信号転送バス＝５− （以下Ｂ２と記す）を介して相互に接続されてなる。各
データ通信送受信装置１．〜ｎはそれぞれメモリ状態管
理回路１１．〜ｎｌ、バッファ面管理回路１２、〜ｎ２
．メモリ割付制御回路１３．〜ｎ３．転送データ受信回
路１４．〜ｎ４．バッファメモリアクセス制御回路１５
．〜ｎ５．転送データ送信回路１６、〜ｎ６．バッファ
メモリ１７．〜ｎ７を備え、メモリ状態管理回路１１．
〜ｎ１はそれぞれ信号線１１０、〜ｎｌＯによシＢ２と
接続され、バッファ面管理回路１２．〜ｎ２はそれぞれ
信号線１１１．〜ｎｉｌを介してＢ１と接続され、転送
データ受信回路１４゜〜ｎ４はそれぞれ信号線１１２．
〜ｎ１２を介してＢ１からのデータを受信し、転送デー
タ送信回路１６゜〜ｎ６はそれぞれ信号線１１３．〜ｎ
１３を介してＢ１ヘデータを転送し、メモリ割付制御回
路１３．〜ｎ３はそれぞれ信号線１１４．〜ｎ１４を介
してＣＰＵからパケットサイズ情報を受信し、バックア
メモリ１７、〜ｎ７はそれぞれ信号線１１５．〜ｎ１５
によシ回線と接続されている。
続いて、データ通信送受信装置１をリクエスタ＝６−
（以下ＲＥＱＩと記す）とし、データ通信送受信装置ｎ
をリプライヤ（以下ＲＥＰｎと記す）として本実施例の
動作について説明する。
をリプライヤ（以下ＲＥＰｎと記す）として本実施例の
動作について説明する。
今、ＲＥＰｎ内のバッファメモリｎ７に信号線ｎ１５を
通じて回線からデータが書き込まれた場合、メモリ状態
管理回路ｎ１は信号線ｎ０７を通じてデータの受信を検
知し、これをＲＥＱｌに信号線ｎｉｏ、Ｂｘを介して通
知する。ＲＥＱＩのメモリ状態管理回路１１では信号線
１１０を介してこれを受信し、信号線１００を用いてバ
ッファ面管理回路１２を起動することによシ、引取り希
望データの格納されているＲＥＰｎのバッファメモリｎ
７のバッファ面番号をＢ１へ信号１１Ｍ１１１を介して
送出する。ＲＥＰｎでは信号線ｎｉｌを通じバッファ面
管理回路ｎ２によシこの要求を受け、信号線ｎｏ１を通
じてバッファメモリアクセス制御回路ｎ５に通知する。
通じて回線からデータが書き込まれた場合、メモリ状態
管理回路ｎ１は信号線ｎ０７を通じてデータの受信を検
知し、これをＲＥＱｌに信号線ｎｉｏ、Ｂｘを介して通
知する。ＲＥＱＩのメモリ状態管理回路１１では信号線
１１０を介してこれを受信し、信号線１００を用いてバ
ッファ面管理回路１２を起動することによシ、引取り希
望データの格納されているＲＥＰｎのバッファメモリｎ
７のバッファ面番号をＢ１へ信号１１Ｍ１１１を介して
送出する。ＲＥＰｎでは信号線ｎｉｌを通じバッファ面
管理回路ｎ２によシこの要求を受け、信号線ｎｏ１を通
じてバッファメモリアクセス制御回路ｎ５に通知する。
バッファメモリアクセス制御回路ｎ５では、信号線ｎ１
４によｆｉｃＰＵから受信した回線終端端末の提示する
パケットサイズ情報に基づき、信号線ｎ０３によシ通知
されるメモリ割付制御回路ｎ３の定めたパケットサイズ
に従い、信号線ｎ０５を通じてバッファメモリｎ８にア
クセスする。信号線ｎ０６を使い読み出されたデータは
転送データ送信回路ｎ６に一旦ラッチされ、信号線ｎ１
３．Ｂｌを介してＲＥＱｌに転送される。
４によｆｉｃＰＵから受信した回線終端端末の提示する
パケットサイズ情報に基づき、信号線ｎ０３によシ通知
されるメモリ割付制御回路ｎ３の定めたパケットサイズ
に従い、信号線ｎ０５を通じてバッファメモリｎ８にア
クセスする。信号線ｎ０６を使い読み出されたデータは
転送データ送信回路ｎ６に一旦ラッチされ、信号線ｎ１
３．Ｂｌを介してＲＥＱｌに転送される。
几ＥＱＩではＢｌ上の転送データを信号線１１２を通じ
て転送データ受信回路１４により受信し、これを信号線
１０２によシバラフアメモリアクセス制御回路１５に通
知する。バッファメモリアクセス制御回路１５では信号
線１０３を通じて受けた回線終端端末が提示するパケッ
トサイズ情報に基づきメモリ割付制御回路１３が定めた
パケットサイズに従い、転送データ受信回路１４で受信
した転送データを信号線１０４を用いてバッファメモリ
１７に格納する。バッファメモリ１７のデータは回線方
向からの要求に応じて信号線１１５を通じて回線終端端
末のパケットサイズ単位で送出される。
て転送データ受信回路１４により受信し、これを信号線
１０２によシバラフアメモリアクセス制御回路１５に通
知する。バッファメモリアクセス制御回路１５では信号
線１０３を通じて受けた回線終端端末が提示するパケッ
トサイズ情報に基づきメモリ割付制御回路１３が定めた
パケットサイズに従い、転送データ受信回路１４で受信
した転送データを信号線１０４を用いてバッファメモリ
１７に格納する。バッファメモリ１７のデータは回線方
向からの要求に応じて信号線１１５を通じて回線終端端
末のパケットサイズ単位で送出される。
以上説明したように本発明は、リクエスタ・モードに設
定された時のデータ通信送受信手段において、受信デー
タのパケットサイズとこのデータ通信送受信手段側の回
線終端端末の示す受信パケットサイズの相違を解消する
ために、ハードウェアを用い、データ通信送受信手段間
のデータ転送時のりクエスタ内バッファメモリへのデー
タ格納をリクエスタ側回線終端端末の示す受信パケット
サイズを１つの単位として行うことにより、パケットサ
イズ補正のためのＣＰＵの負荷を軽減し、リクエスタと
りクエスタ側回線終端端末との間のデータ転送能力を向
上させる効果がある。
定された時のデータ通信送受信手段において、受信デー
タのパケットサイズとこのデータ通信送受信手段側の回
線終端端末の示す受信パケットサイズの相違を解消する
ために、ハードウェアを用い、データ通信送受信手段間
のデータ転送時のりクエスタ内バッファメモリへのデー
タ格納をリクエスタ側回線終端端末の示す受信パケット
サイズを１つの単位として行うことにより、パケットサ
イズ補正のためのＣＰＵの負荷を軽減し、リクエスタと
りクエスタ側回線終端端末との間のデータ転送能力を向
上させる効果がある。
第１図は本発明のデータ転送装置の一実施例を示すブロ
ック図である。 １、〜ｎ・・・・・・データ通信送受信装置、１１．〜
ｎ１・・・・・・メモリ状態管理回路、１２．〜ｎ２・
・・・−・バッファ面管理回路、１３．〜ｎ３・・・・
・・メモリ割付制御回路、１４．〜ｎ４・・−・−・転
送データ受信回路、１５．〜ｎ５・・・・・・バッファ
メモリアクセス制御回路、１６゜〜ｎ６・・・・・・転
送データ送信回路、１７．〜ｎ７・・・−・・バッファ
メモリ、Ｂ１・・・・・・データ転送バス、Ｂ２・・・
−・・状態信号転送バス。
ック図である。 １、〜ｎ・・・・・・データ通信送受信装置、１１．〜
ｎ１・・・・・・メモリ状態管理回路、１２．〜ｎ２・
・・・−・バッファ面管理回路、１３．〜ｎ３・・・・
・・メモリ割付制御回路、１４．〜ｎ４・・−・−・転
送データ受信回路、１５．〜ｎ５・・・・・・バッファ
メモリアクセス制御回路、１６゜〜ｎ６・・・・・・転
送データ送信回路、１７．〜ｎ７・・・−・・バッファ
メモリ、Ｂ１・・・・・・データ転送バス、Ｂ２・・・
−・・状態信号転送バス。
Claims (1)
- 複数のデータ通信送受信手段とこれらデータ通信送受信
手段を相互に接続しデータ転送手段を提供するデータ転
送バスとからなるデータ通信方式において、前記各デー
タ通信送受信手段はデータ送信を要求するリクエスタ・
モードとデータ送信を要求されるリプライヤ・モードの
２つのモードを持ち且つデータ送受信用の番号付けられ
た複数個のバッファ面からなるバッファメモリとこのバ
ッファメモリの管理を行うＣＰＵとから構成され、前記
リクエスタ・モードに設定された１つのデータ通信送受
信手段（以下リクエスタと記す）が前記リプライヤ・モ
ードに設定された１つのデータ通信送受信手段（以下リ
プライヤと記す）の持つデータ送受信用のバッファメモ
リに割付けられたバッファ面の番号を指定することによ
り前記リプライヤは自内に持つバッファメモリ内のデー
タを前記データ転送バスを用いて前記リクエスタに対し
て順次転送し前記リクエスタは前記転送データを自内の
バッファメモリに書込む方式のデータ転送装置であって
、前記データ通信送受信手段が前記リクエスタ・モード
に設定されている時に限り自回線終端端末から前記リク
エスタに入力される端末からの伝送方向に対するパケッ
トサイズの情報に基きとの端末の受信可能パケットサイ
ズを判別し、前記リプライヤから受信する転送データを
自内バッファメモリに格納する際に前記パケットサイズ
を１つの単位と設定したその単位レベルで受信データの
格納を行うことを特徴とするデータ転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61283334A JPS63136742A (ja) | 1986-11-27 | 1986-11-27 | デ−タ転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61283334A JPS63136742A (ja) | 1986-11-27 | 1986-11-27 | デ−タ転送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63136742A true JPS63136742A (ja) | 1988-06-08 |
Family
ID=17664126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61283334A Pending JPS63136742A (ja) | 1986-11-27 | 1986-11-27 | デ−タ転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63136742A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02108736U (ja) * | 1989-02-16 | 1990-08-29 | ||
| JP2022545011A (ja) * | 2020-07-09 | 2022-10-24 | エルジー エナジー ソリューション リミテッド | 通信システム及び方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59176952A (ja) * | 1983-03-26 | 1984-10-06 | Ricoh Co Ltd | 通信制御方式 |
| JPS6180925A (ja) * | 1984-09-28 | 1986-04-24 | Hitachi Ltd | 情報収集システム |
| JPS61264838A (ja) * | 1985-05-20 | 1986-11-22 | Fujitsu Ltd | パケツト交換制御方式 |
-
1986
- 1986-11-27 JP JP61283334A patent/JPS63136742A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59176952A (ja) * | 1983-03-26 | 1984-10-06 | Ricoh Co Ltd | 通信制御方式 |
| JPS6180925A (ja) * | 1984-09-28 | 1986-04-24 | Hitachi Ltd | 情報収集システム |
| JPS61264838A (ja) * | 1985-05-20 | 1986-11-22 | Fujitsu Ltd | パケツト交換制御方式 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02108736U (ja) * | 1989-02-16 | 1990-08-29 | ||
| JP2022545011A (ja) * | 2020-07-09 | 2022-10-24 | エルジー エナジー ソリューション リミテッド | 通信システム及び方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4096572A (en) | Computer system with a memory access arbitrator | |
| US5958032A (en) | Data processing and communicating system with high throughput peripheral component interconnect bus | |
| US6523077B1 (en) | Data processing apparatus and data processing method accessing a plurality of memories in parallel | |
| JPS63136742A (ja) | デ−タ転送装置 | |
| JPH0238968B2 (ja) | ||
| JPH0471060A (ja) | 半導体集積回路 | |
| JPH07271654A (ja) | コントローラ | |
| US7177997B2 (en) | Communication bus system | |
| JPH04282938A (ja) | 通信制御装置 | |
| SU744588A1 (ru) | Устройство дл сопр жени основной и вспомогательной цифровых вычислительных машин | |
| JPS5975354A (ja) | プロセッサ装置 | |
| JPH03252848A (ja) | スプリットバスにおける可変バス幅指定方式及び可変バス幅情報受信方式 | |
| JPH06161951A (ja) | バス制御方式 | |
| JPS60219849A (ja) | パケツト処理装置 | |
| JPS60196866A (ja) | デ−タ処理装置 | |
| JPS60118967A (ja) | マルチプロセツサシステム | |
| KR19980061852A (ko) | 전전자 교환기의 패킷 핸들러 중재 장치 | |
| JPH06175970A (ja) | データ通信制御回路 | |
| JPS6383854A (ja) | デ−タ転送回路 | |
| JPH039453A (ja) | データ転送制御装置 | |
| JPS6194169A (ja) | マルチプロセツサシステム | |
| JPS61251943A (ja) | デ−タ処理装置 | |
| JPH01108665A (ja) | Ｄｍａ転送制御方式 | |
| JPH03840B2 (ja) | ||
| JPH01118950A (ja) | バス制御方式 |