JP5821624B2 - 通信制御装置、並列計算機システム及び通信制御方法 - Google Patents

通信制御装置、並列計算機システム及び通信制御方法 Download PDF

Info

Publication number
JP5821624B2
JP5821624B2 JP2011285709A JP2011285709A JP5821624B2 JP 5821624 B2 JP5821624 B2 JP 5821624B2 JP 2011285709 A JP2011285709 A JP 2011285709A JP 2011285709 A JP2011285709 A JP 2011285709A JP 5821624 B2 JP5821624 B2 JP 5821624B2
Authority
JP
Japan
Prior art keywords
packet
output
packets
port
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011285709A
Other languages
English (en)
Other versions
JP2013135387A (ja
Inventor
雅明 長塚
雅明 長塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2011285709A priority Critical patent/JP5821624B2/ja
Priority to US13/656,839 priority patent/US9001841B2/en
Publication of JP2013135387A publication Critical patent/JP2013135387A/ja
Application granted granted Critical
Publication of JP5821624B2 publication Critical patent/JP5821624B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/407Bus networks with decentralised control
    • H04L12/413Bus networks with decentralised control with random access, e.g. carrier-sense multiple-access with collision detection (CSMA-CD)
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Small-Scale Networks (AREA)
  • Multi Processors (AREA)
  • Bus Control (AREA)

Description

本件は、通信制御装置、並列計算機システム及び通信制御方法に関する。
従来、演算処理を行なう複数のノードをそなえる並列計算機が知られている。並列計算機にそなわるノードは、複数の通信機器、ルーティング装置(例えば、スイッチ)等を含むネットワークを介して接続され、互いにデータ通信を行なう。
図10は並列計算機100の構成例を示す図である。
この図10に示す並列計算機100は、計算を行なうノードN0〜N7と、受信したデータを特定の送信先のノードに転送するスイッチ110〜117とをそなえる。スイッチ110〜117は、スイッチを直線上に配置した1次元のメッシュ型ネットワークを構成する。
スイッチは、ノードや他のスイッチが接続されている入力ポートからパケットを受信すると、受信したパケット内に含まれる宛先情報に基づいて、パケットを出力する出力ポートを決定する。そして、スイッチは、決定した出力ポートにパケットを出力する。
同じ出力ポートに出力するパケットを複数受信した場合、スイッチは、各入力ポートから出力ポートに出力するパケットの数が均等になるように調停を行なう。そして、スイッチは、調停結果に従って出力ポートからパケットを送信する。
上記技術に関連して、宛先までの転送回数であるホップ数に応じたパケットサイズを決定して送信データをより小さいサイズのパケットに断片化するフラグメント化を行なう送信ノードと、ホップ数に応じた優先制御によってパケットを送信する中継ノードとを含む無線マルチホップネットワークが知られている。
また、通信が完了したパケットの長さに基づいて、次のパケットの長さを定めることにより、常に効率のよい通信を行なう無線データ通信方法が知られている。
特開2003−273788号公報 特開2001−326648号公報
上述の並列計算機100において、ノードN0〜N7間で集団通信を行なうことにより一部のスイッチに通信が集中すると、通信が集中したスイッチまでのホップ数が大きいノードほど通信帯域幅が大きく下がる。この場合、ホップ数が小さいノードからのデータに比べて、ホップ数の大きいノードからの宛先ノードへのデータの到着が遅延する。
図11はノードN0〜N6がノードN7に対してデータを送信する集団通信の例を示す図である。
一般に、スイッチは各入力ポートからのパケットが均等に出力されるように調停を行なう。すなわち、スイッチは、各入力ポートに入力されるパケットの、出力ポートへの出力数が均等、つまり1/2ずつになるように、入力するパケットの調停を行なう。従って、ノードN6からスイッチ116に送信され、且つ、スイッチ116からスイッチ117に送信されるパケット数は、スイッチ116からスイッチ117に送信される全パケット数の1/2となる。
図11では、ノードN7に送信されるパケット数、すなわち、スイッチ117に送信されるパケット数に対して、任意のノードが送信するパケット数の比率を「パケット数比」とする。この場合、ノードN6におけるパケット数比は1/2となる。
また、スイッチ115からスイッチ116に送信され、且つ、スイッチ116からスイッチ117に送信されるパケット数は、スイッチ116からスイッチ117に送信される全パケット数の1/2となる。そして、ノードN5からスイッチ115に送信され、且つ、スイッチ115からスイッチ116に送信されるパケット数は、スイッチ115からスイッチ116に送信される全パケット数の1/2となる。従って、ノードN5におけるパケット数比は1/4となる。
同様に、ノードN4、N3、N2、及びN1のパケット数比は、それぞれ1/8、1/16、1/32、及び1/64となる。
ここで、集団通信の発信元である各ノードが送信するパケットのサイズの比率を「パケットサイズ比」とする。図11に示す集団通信では、全てのノードが同様のサイズのパケットを出力するので、ノードN6、N5、N4、N3、N2、N1、及びN0におけるパケットサイズ比は、それぞれ1:1:1:1:1:1:1となる。
また、通信帯域幅全体に対する、送信元のノードがパケットを送信するために使用する通信帯域幅の比率を「通信帯域幅比」とする。全てのノードが同様のサイズのパケットを出力する場合、各ノードにおけるパケット数比がそのまま通信帯域幅比となるので、ノードN6、N5、N4、N3、N2、N1、及びN0における通信帯域幅比は全体を1とすると、それぞれ1/2、1/4、1/8、1/16、1/32、1/64、及び1/64となる。
図11に示した集団通信の例では、宛先ノードN7から近いノードN6やN5に対して、宛先ノードN7から遠いノードN0やN1の通信帯域幅が大きく下がってしまうことになる。全てのノードの通信が完了しなければ、集団通信は完了しない。そのため、宛先ノードN7に近いノードN6から宛先ノードN7へのデータに比べて、ノードN0やN1からの宛先ノードN7へのデータの到着が遅延する。この場合、宛先ノードN7から遠いノードN0やN1の通信帯域幅がボトルネックとなる。ホップ数の大きいノードからの宛先ノードへのデータの到着が遅くなる。
また、集団通信以外の通信であっても、一部のスイッチに通信が集中すると、通信が集中したスイッチまでの転送回数であるホップ数が大きいノードの通信帯域幅は大きく下がる。
例えば、図11に示すようなネットワークにおいて36個のスイッチが1列に連なって接続されている状態では、宛先ノードから最も遠いノードの通信帯域幅は、約、1/343億まで低下し、事実上通信に参加できない状態となる。
このように、集団通信等、一部のスイッチに通信が集中すると、通信が集中したスイッチへのホップ数が大きいノードの通信帯域幅が大きく下がってしまうため、ホップ数の大きいノードから宛先ノードへのデータの到着が遅くなる。そのため、ホップ数の大小によって宛先ノードへのデータの到着時間に偏りが生じる。
1つの側面では、本件は、宛先ノードへのデータの到着時間の均一化を図ることを目的とする。
なお、前記目的に限らず、後述する発明を実施するための形態に示す各構成により導かれる作用効果であって、従来の技術によっては得られない作用効果を奏することも本発明の他の目的の1つとして位置付けることができる。
このため、この通信制御装置は、パケットが入力される複数の入力部と、該パケットを
出力する複数の出力部と、前記複数の入力部に入力された複数のパケットのうち、同一の出力部を宛先とする複数の競合パケットの中から、各競合パケットに設定された優先情報に基づいて、前記同一の出力部から出力する出力パケットを選択する選択部と、前記複数の競合パケットのうち、前記選択部が前記出力パケットとして選択しなかった非選択パケットのそれぞれの優先情報を、選択された前記出力パケットのパケットサイズに応じた重み情報に基づいて更新する処理部とをそなえる。
また、この並列計算機システムは、パケットが入力される複数の入力部と、パケットを出力する複数の出力部と、前記複数の入力部に入力された複数のパケットのうち、同一の出力部を宛先とする複数の競合パケットの中から、各競合パケットに設定された優先情報に基づいて、前記同一の出力部から出力する出力パケットを選択する選択部と、前記複数の競合パケットのうち、前記選択部が前記出力パケットとして選択しなかった非選択パケットのそれぞれの優先情報を、選択された前記出力パケットのパケットサイズに応じた重み情報に基づいて更新する処理部とをそなえる通信制御装置と、前記通信制御装置を介して通信可能に接続される複数の計算ノードと、をそなえる。
さらに、この通信制御方法は、パケットが入力される複数の入力部と、パケットを出力する複数の出力部とをそなえる通信制御装置の通信制御方法において、前記通信制御装置が、前記複数の入力部に入力された複数のパケットのうち、同一の出力部を宛先とする複数の競合パケットの中から、各競合パケットに設定された優先情報に基づいて、前記同一の出力部から出力する出力パケットを選択し、前記複数の競合パケットのうち、前記出力パケットとして選択しなかった非選択パケットのそれぞれの優先情報を、選択された前記出力パケットのパケットサイズに応じた重み情報に基づいて更新する。
1実施形態によれば、宛先ノードへのデータの到着時間の均一化を図ることができる
実施形態の一例としてのスイッチの構成を模式的に示す図である。 実施形態の一例としてのスイッチをそなえる並列計算機システムの構成を模式的に示す図である。 実施形態の一例としてのスイッチのハードウェア構成を模式的に示す図である。 実施形態の一例としてのスイッチにおける優先カウンタ値を説明するための図である。 実施形態の一例としてのスイッチにおける出力ポート調停部のハードウェア構成を模式的に示す図である。 実施形態の一例としてのスイッチにおける競合発生時の処理を説明するためのフローチャートである。 実施形態の一例としてのスイッチにおける入力ポート及び出力ポートの状態を模式的に例示する図である。 実施形態の一例としてのスイッチにおける入力ポート及び出力ポートの状態を模式的に例示する図である。 実施形態の一例としてのスイッチをそなえた並列計算機システムにおけるパケットの転送状態を示す図である。 並列計算機の構成例を示す図である。 ノードN0〜N6がノードN7に対してデータを送信する集団通信の例を示す図である。
以下、図面を参照して本通信制御装置、並列計算機システム及び通信制御方法に係る実施の形態を説明する。ただし、以下に示す実施形態はあくまでも例示に過ぎず、実施形態で明示しない種々の変形例や技術の適用を排除する意図はない。すなわち、本実施形態を、その趣旨を逸脱しない範囲で種々変形して実施することができる。
図1は実施形態の一例としてのスイッチ20の構成を模式的に示す図、図2はそのスイッチ20をそなえる並列計算機システム1の構成を模式的に示す図、図3はそのスイッチ20のハードウェア構成を模式的に示す図である。
並列計算機システム1は、図2に示すように、複数(図2に示す例では16個)の計算ノード200を、1以上(図2に示す例では16個)のルータ(スイッチ装置)20を介して相互に通信可能に接続した相互結合網により構成されている。
図2に示す例においては、格子状に形成されたネットワーク2の各格子点にルーティング装置(通信制御装置)20がそれぞれ配置され、各ルーティング装置20を介して計算ノード200がそれぞれ接続されている。
なお、本実施形態において、並列計算機システム1にそなえられる複数の計算ノード200は互いに同様の構成をそなえており、又、複数のルーティング装置20も互いに同様の構成をそなえている。
計算ノード200は図示しない相互結合網インタフェースを介してルーティング装置20と通信可能に接続されている。これにより、本並列計算機システム1内の任意の計算ノード200間でパケットを送受信することができる。
本並列計算機システム1においては、各計算ノード200から送信されるデータはパケットに分割された状態で送受信される。又、このパケットのパケット長は適宜設定することができ、又、固定長もしくは可変長として適宜実施することができる。
計算ノード200は、図示しないプロセッサをそなえる。このプロセッサは、図示しない相互結合網インタフェースのパケット受信回路が保持するパケットを順次取得し、演算処理を行なう。また、プロセッサは、他の計算ノード200へデータを送信する必要がある場合に、そのデータを分割して宛先アドレスを含むパケットを生成し、相互結合網インタフェースを介して出力する。
ルーティング装置20は、計算ノード200や他のルーティング装置20と通信可能に接続され、受信したパケット(データ)を転送先に送信する中継装置である。ルーティング装置20としては、例えば、スイッチが用いられる。以下、ルーティング装置20をスイッチ20とも表す。
図3に例示するスイッチ20は、2次元メッシュのネットワークに用いられる5ポートのスイッチ20であり、通信制御部220,ネットワークポート101−1〜101−4及びノードポート110を備える。
ネットワークポート101−1〜101−4は、他のスイッチ20との通信に用いられる通信ポートであり、通信回線を介して、他のスイッチ20と通信可能に接続される。
これらのネットワークポート101−1〜101−4は互いに同様の構成をそなえる。以下、ネットワークポートを示す符号としては、複数のネットワークポートのうち1つを特定する必要があるときには符号101−1〜101−4を用いるが、任意のネットワークポートを指すときには符号101を用いる。又、ノードポート110に計算ノード200が接続される。
なお、図3中においては、便宜上、各ネットワークポート101やノードポート110,通信制御部220等の詳細な構成の図示を省略している。
ネットワークポート101は、図3に示すように、ポート送信部102及びポート受信部106を備える。
ポート受信部106は、通信回線を介して接続された他のスイッチ20から送信されたパケットの受信を行なう。すなわち、このポート受信部106が、パケットが入力される入力部として機能する。
このポート受信部106は、バッファ107及び受信制御部108を備える。バッファ107は、接続された他のスイッチ20から送信されたパケットを格納するFIFO(First In, First Out)型のメモリである。
受信制御部108は、他のスイッチ20からのパケットを受信し、バッファ107に格納する制御を行なう。又、受信制御部108は、バッファ107に格納されたパケットを、当該パケットの送信先に対応するネットワークポート101やノードポート110に対して、通信制御部220を介して送出する制御も行なう。
この受信制御部108は、他のスイッチ20から送信される送信要求に対して、バッファ107にパケットを格納可能な状態になると送信許可を返信する。そして、他のスイッチ20から送信されるパケットを受信しバッファ107に格納する。
受信制御部108は、受信したパケットのルーティングヘッダやリモートアドレスを参照して転送先のネットワークポート101や計算ノード200を決定する。そして、決定した、ネットワークポート101のポート送信部102の送信制御部104やノードポート110のポート送信部111の送信制御部113に対して、通信制御部220を介して送信要求を送出する。受信制御部108は、これらの送信制御部104から送信許可を受信すると、バッファ107に格納されているパケットを、通信制御部220を介してネットワークポート101のポート送信部102やノードポート110のポート送信部111に対して送出する。
ポート送信部102は、ネットワーク2を介して接続された他のスイッチ20に対してパケットの送信を行なう。すなわち、このポート送信部102が、パケットを出力する出力部として機能する。
このポート送信部102は、バッファ103及び送信制御部104を備える。バッファ103は、接続された他のスイッチ20に送出するパケットを格納するFIFO型のメモリである。
送信制御部104は、バッファ103に格納されたパケットを、他のスイッチ20に対して送出する制御を行なう。
この送信制御部104は、他のネットワークポート101のポート受信部106から他のスイッチ20へ送信するパケット及び送信要求を受信し、この送信要求に従って、他のスイッチ20に対してパケットを送信する。送信制御部104は、他のスイッチ20に対してパケットを送信するに際して、そのスイッチ20に対して送信要求を送出し、このスイッチ20から送信許可を受信すると、バッファ103に格納されているパケットを送出する。又、送信制御部104は、他のネットワークポート101のポート受信部106から通信制御部220を介して送信要求を受信し、バッファ103にパケットを格納可能な状態となると、そのポート受信部106の受信制御部108に対して送信許可を送信する。
ノードポート110は、計算ノード200と通信可能に接続され、この接続された計算ノード200とのパケットの授受を行なう。
ノードポート110は、図3に示すように、ポート送信部111及びポート受信部114を備える。ポート送信部111は、接続された計算ノード200の相互結合網インタフェースに対して、当該スイッチ20においてネットワークポート101が受信したパケットを送信する。
ポート送信部111は、接続された計算ノード200の相互結合網インタフェースにパケットを送信する。すなわち、このポート送信部111は、パケットを出力する出力部として機能する。
このポート送信部111は、バッファ112及び送信制御部113を備える。バッファ112は、接続された計算ノード200の相互結合網インタフェースに送出するパケットを格納するFIFO型のメモリである。送信制御部113は、バッファ112に格納されたパケットを計算ノード200に対して送出する制御を行なう。
この送信制御部113は、ネットワークポート101から通信制御部220を介して送信要求及びパケットを受信し、この送信要求に従って計算ノード200に対してパケットを送信する。送信制御部113は、計算ノード200にパケットを送信するに際して、その相互結合網インタフェースに対して送信要求を送出する。そして、相互結合網インタフェースから送信許可が応答されると、バッファ112に格納されているパケットをその相互結合網インタフェースに対して送出する。又、送信制御部113は、バッファ112に新たなパケットを格納可能な状態となると、通信制御部220を介してネットワークポート101に対して送信許可を送信する。
ポート受信部114は、計算ノード200の相互結合網インタフェースから送信されるパケットを受信する。すなわち、このポート受信部114も、パケットが入力される入力部として機能する。
ポート受信部114は、バッファ115及び受信制御部116を備える。バッファ115は、接続された計算ノード200の相互結合網インタフェースから受信したパケットを格納するFIFO型のメモリである。受信制御部116は、相互結合網インタフェースから送信されるパケットを受信し、バッファ115に格納する制御を行なう。又、受信制御部116は、バッファ115に格納されたパケットを、当該パケットの送信先に対応するネットワークポート101に通信制御部220を介して送出する制御も行なう。
この受信制御部116は、計算ノード200の相互結合網インタフェースから送信される送信要求に対して、バッファ115にパケットを格納可能な状態になると送信許可を返信する。そして、受信制御部116は、相互結合網インタフェースから送信されるパケットを受信しバッファ115に格納する。
受信制御部116は、受信したパケットのルーティングヘッダやリモートアドレスを参照して転送先のネットワークポート101を決定し、通信制御部220を介してそのネットワークポート101のポート送信部102の送信制御部104に対して送信要求を送出する。受信制御部116は、ネットワークポート101から送信許可を受信すると、バッファ115に格納されているパケットを、通信制御部220を介してネットワークポート101のポート送信部102に対して送出する。
通信制御部220は、ネットワークポート101間におけるデータの送受信を制御する。後述する出力ポート調停部21及びデータクロスバースイッチ22が、この通信制御部220を実現する。
スイッチ20は、図1に示すように、出力ポート調停部21とデータクロスバースイッチ22と加算処理部25と、複数の入力ポート23−1〜23−5と複数の出力ポート24−1〜24−5とをそなえる。
なお、以下、入力ポートを示す符号としては、複数の入力ポートのうち1つを特定する必要があるときには符号23−1〜23−5を用いるが、任意の入力ポートを指すときには符号23を用いる。同様に、以下、出力ポートを示す符号としては、複数の出力ポートのうち1つを特定する必要があるときには符号24−1〜24−5を用いるが、任意の出力ポートを指すときには符号24を用いる。
そして、上述したネットワークポート101やノードポート110がこれらの入力ポート23や出力ポート24として機能する。又、一つの入力ポート23と一つの出力ポート24とで一つのポートが形成される。例えば、ネットワークポート101−1が入力ポート23−1及び出力ポート24−1に、又、ネットワークポート101−2が入力ポート23−2及び出力ポート24−2に、それぞれ相当する。同様に、ネットワークポート101−3が入力ポート23−3及び出力ポート24−2に、又、ネットワークポート101−4が入力ポート23−4及び出力ポート24−4に、それぞれ相当する。更に、ノードポート110が入力ポート23−5及び出力ポート24−5に相当する。
出力ポート24は、計算ノード200や他のスイッチ20と通信回線を介して通信可能に接続され、これらの外部機器に対してパケットを出力する。出力ポート24には、入力ポート23−1〜23−5のいずれかに入力されたパケットが出力パケットとして出力され、この設定されたパケットが出力される。
また、各出力ポート24は、下流側の他のスイッチ20や計算ノード200に対するパケットの送出完了後に解放される。ここで、解放とは、当該出力ポート24がデータを受け入れ可能な状態であることである。前述した送信制御部104,113は、例えば、出力ポート24が解放されると送信許可の送信を行なう。
入力ポート23は、計算ノード200や他のスイッチ20と通信回線を介して通信可能に接続され、これらの外部機器から出力されるパケットが入力される。入力ポート23は、入力されたパケットを複数格納可能なバッファ231をそなえる。このバッファ231は、入力されたパケットをFIFOに格納し、このバッファ231に格納されたパケットのうち最も古いものから順に出力ポート24に送出される。図3に示すバッファ107,115が、このバッファ231に相当する。以下、入力ポート23においてバッファ231に格納されたパケットのうち、最も古いパケット、すなわち、入力ポート23から最初に出力されるべきパケットを先頭パケットという場合がある。
また、以下、入力ポートを表す符号23−1〜23−5において、−(ハイフン)以下の数字1〜5をポート番号という場合がある。
本並列計算機システム1においては、例えばパケットのヘッダの先頭ワードに、パケットサイズS,宛先情報D及び優先カウンタ値(優先情報)Pが格納されている。これらのパケットサイズS,宛先情報D及び優先カウンタ値Pは、FIFO格納状態で読出可能である。又、優先カウンタ値Pは書き込み可能である。
パケットサイズSは、そのパケットのサイズを表す情報であり、宛先情報Dはそのパケットの宛先を表す情報である。これらのパケットサイズS及び宛先情報Dは、既知の並列計算機システム1において授受されるパケットにもそなえられており、その詳細な説明は省略する。
優先カウンタ値Pは、そのパケットが転送処理を遅延させられた積算時間を表す値であり、後述する出力ポート調停部21が、この優先カウンタ値Pに基づいて、優先的に処理するパケットの選択を行なう。
具体的には、後述するように、競合発生時において、出力ポート調停部21による調停の結果、他のパケットが選択されることにより、そのパケットが調停で選択されなかった場合に、選択されたパケット(出力パケット)のパケットサイズSnが非選択パケットの優先カウンタ値Pに加算される。
すなわち、優先カウンタ値Pは、競合時に行なわれる調停により、当該パケットが非選択となった場合に、その調停により選択された出力パケットのパケットサイズSnが加算される。
図4は実施形態の一例としてのスイッチ20における優先カウンタ値Pを説明するための図である。
この図4に示すように、優先カウンタ値Pは、そのパケットがこれまでに出力ポート調停部21の調停により経路を譲った各パケットのパケットサイズの合計値(合計サイズ)である。
また、入力ポート23の先頭パケットのパケットサイズS,宛先情報D及び優先カウンタ値Pは、後述する出力ポート調停部21のレジスタREG_S,REG_D及びREG_Pに、それぞれ格納される。
なお、図1中においては、各入力ポート23の先頭パケットのパケットサイズS,宛先情報D及び優先カウンタ値Pに、それぞれポート番号を付して示している。
出力ポート調停部21は、入力ポート23に入力されたパケットを、その出力先に対応する出力ポート24に受け渡すための制御を行なう。出力ポート調停部21は、各入力ポート23に入力されたパケットについて、そのヘッダから宛先を読み出し、その宛先に対応する出力ポート24を選択する。この出力ポート24の選択は、例えば、予め設定されたルーティングテーブル(図示参照)を参照することにより行なう。そして、出力ポート調停部21は、データクロスバースイッチ22を介して、出力先である出力ポート24にパケットを受け渡す。以下、出力ポート24にパケットを受け渡すことを、出力ポート24にパケットを出力するという場合がある。
出力ポート調停部21は、出力ポート24において下流側の他のスイッチ20や計算ノード200へのパケットの送出処理が完了すると、入力ポート23に格納されているパケットの各宛先を確認し、その出力ポート24を宛先とする一のパケットを出力パケットとして選択する。この選択された出力パケットが、データクロスバースイッチ22により、その出力先である出力ポート24に受け渡される。
ここで、スイッチ20において、同一の出力ポート24を宛先とするパケットが同時に複数の入力ポート23に格納されている状態を競合状態といい、又、宛先の出力ポート24が同一であるこれらの複数のパケットを競合パケットという。
このような競合状態においては、出力ポート調停部(選択部)21は、これらの競合パケットの中から、優先カウンタ値Pが最も大きい一のパケットを出力パケットとして選択する。すなわち、出力ポート調停部21は、競合パケットの中から、各競合パケットに設定された優先カウンタ値Pに基づいて、出力パケットを選択する。
図5は実施形態の一例としてのスイッチ20における出力ポート調停部21のハードウェア構成を模式的に示す図である。
この図5に示すように、出力ポート調停部21は、レジスタREG_P,REG_D,REG_S,REG_SI,サイズ値交換用クロスバスイッチ211及び優先度付き調停器212をそなえる。
レジスタREG_P,REG_D,REG_S,REG_SIは、それぞれ入力ポート23−1〜23−5毎にそなえられる。
レジスタREG_Pには、入力ポート23の先頭パケットのヘッダから読み出された優先カウンタ値Pが格納される。すなわち、入力ポート23−1に対してそなえられたレジスタREG_Pには、入力ポート23−1の先頭パケットの優先カウンタ値Pが格納される。同様に、入力ポート23−2〜23−5に対してそれぞれそなえられた各レジスタREG_Pには、入力ポート23−1〜23−5の各先頭パケットの優先カウンタ値Pがそれぞれ格納される。
レジスタREG_Dには、入力ポート23の先頭パケットのヘッダから読み出された宛先情報Dが格納される。すなわち、入力ポート23−1に対してそなえられたレジスタREG_Dには、入力ポート23−1の先頭パケットの宛先情報Dが格納される。同様に、入力ポート23−2〜23−5に対してそれぞれそなえられた各レジスタREG_Dには、入力ポート23−2〜23−5の各先頭パケットの宛先情報Dがそれぞれ格納される。
レジスタREG_Sには、入力ポート23の先頭パケットのヘッダから読み出されたパケットサイズSが格納される。すなわち、入力ポート23−1に対してそなえられたレジスタREG_Sには、入力ポート23−1の先頭パケットのパケットサイズSが格納される。同様に、入力ポート23−2〜23−5に対してそれぞれそなえられた各レジスタREG_Sには、入力ポート23−2〜23−5の各先頭パケットのパケットサイズSがそれぞれ格納される。
レジスタREG_SIには、後述するサイズ値交換用クロスバスイッチ211から出力されるパケットサイズSが格納される。すなわち、入力ポート23−1に対してそなえられたレジスタREG_SIには、サイズ値交換用クロスバスイッチ211から出力され、入力ポート23−1の優先カウンタ値Pに加算されるパケットサイズSが格納される。同様に、入力ポート23−2〜23−5に対してそれぞれそなえられた各レジスタREG_SIには、サイズ値交換用クロスバスイッチ211から出力され、入力ポート23−2〜23−5の各先頭パケットの優先カウンタ値Pに加算されるパケットサイズSがそれぞれ格納される。
これらのレジスタREG_SIに格納されたパケットサイズSは、後述する加算処理部25に加算値Snとして入力される。
なお、レジスタREG_P,REG_D,REG_S,REG_SIは各ポート101にそなえてもよく、種々変形して実施することができる。
優先度付き調停器212は、各入力ポート23に入力されたパケットを出力先の出力ポート24に受け渡すための制御を行なう。具体的には、下流側のデータクロスバースイッチ22に対して、各出力ポート24に対して、どの入力ポート23に格納されたパケットを出力させるかを示す情報を調停結果として通知する。又、優先度付き調停器212は、この調停結果をサイズ値交換用クロスバスイッチ211にも通知する。
調停結果は例えば、{ln1, ln2, ln3, ln4, ln5}で表される。ここで、ln1〜ln5は出力ポート24−1〜24−5にそれぞれ対応する。例えば、ln3は出力ポート24−3に対応する。
そして、調停結果は、これらのln1〜ln5に対して、出力させるパケットが格納されている入力ポート23を特定する情報を対応付けることにより構成される。
例えば、ln1〜ln5に対して、入力ポート23のポート番号1,2,3,4,5のいずれかを対応させる。
具体的には、例えば、調停結果{ln1, ln2, ln3, ln4, ln5}={0,0,2,0,0}は、出力ポート24−3に対して、入力ポート23−2に格納されているパケットを出力することを示す。ただし、ポート番号0は、その出力ポート24に出力を行なわせないことを表す。
この優先度付き調停器212には、各レジスタREG_D及び各レジスタREG_Dから各入力ポート23の先頭パケットの宛先情報D及び優先カウンタ値Pが入力される。
優先度付き調停器212は、出力ポート24の解放状況を監視し、出力ポート24がパケットを受け入れ可能な状態になったことを検知すると、その出力ポート24を出力先とするパケットが各入力ポート23に格納されているか否かを確認する。
具体的には、各入力ポート23に対応するレジスタREG_Dから取得した宛先情報Dに基づき、例えば、ルーティングテーブル(図示省略)を参照することにより、各パケットの出力とすべき出力ポート24を特定する。
優先度付き調停器212は、その解放状態となった出力ポート24を出力先とするパケットが、複数の入力ポート23に格納されている状態、すなわち、競合が発生している状態においては、この競合を調停し、出力先の出力ポート24に最初に受け渡す一のパケット(選択パケット)を選択する。
具体的には、優先度付き調停器212は、競合するパケットの各レジスタREG_Pの優先カウンタ値Pを取得し、これらの優先カウンタ値Pが最も大きいパケットを出力パケットとして選択する。優先度付き調停器212は、選択されたパケットが格納された入力ポート23の先頭パケットをその出力ポート24に出力させるべく、調停結果をデータクロスバースイッチ22に通知する。
優先度付き調停器212は、調停結果を、サイズ値交換用クロスバスイッチ211にも通知する。ただし、このサイズ値交換用クロスバスイッチ211へ通知する調停結果には、競合パケットのうち出力パケットとして選択されなかった非選択パケットが格納されている入力ポート23の情報(例えばポート番号)も含まれる。
また、優先度付き調停器212は、その解放状態となった出力ポート24を出力先とするパケットが、一つの入力ポート23にだけ格納されている状態、すなわち、競合が発生していない状態においては、その入力ポート23の先頭パケットをその出力ポート24に出力させるべく、調停結果をデータクロスバースイッチ22及びサイズ値交換用クロスバスイッチ211に通知する。
サイズ値交換用クロスバスイッチ211は、出力パケットとして選択されたパケットが格納されている入力ポート23に対応するレジスタREG_SからパケットサイズSを読み出し、このパケットサイズSを非選択パケットが格納されている入力ポート23に対応するレジスタREG_SIへ格納する。
サイズ値交換用クロスバスイッチ211は、優先度付き調停器212から調停結果を受信すると、調停により出力パケットとして決定されたパケットのパケットサイズSをレジスタREG_Sから読み出す。そして、サイズ値交換用クロスバスイッチ211は、この読み出したパケットサイズSを、競合パケットのうち非選択パケットが格納されている入力ポート23に対応する各レジスタREG_SIにそれぞれ格納する。
加算処理部(処理部)25は、複数の競合パケットのうち、出力ポート調停部21が出力パケットとして選択しなかった非選択パケットのそれぞれの優先カウンタ値Pをパケットサイズに応じた重み情報に基づいて更新する。具体的には、加算処理部25は、出力ポート調停部21によって選択された出力パケットのパケットサイズS(加算値Sn)を、競合パケットのうち出力パケットとして選択されなかったパケット(非選択パケット)の各優先カウンタ値Pに加算する。
例えば、加算処理部25は、サイズ値交換用クロスバスイッチ211によりレジスタREG_SIにパケットサイズSが格納されると、対応する入力ポート23の先頭パケット(非選択パケット)のヘッダから、当該パケットの優先カウンタ値Pを読み出す。そして、加算処理部25は、読み出した優先カウンタ値PにレジスタREG_SIのパケットサイズS(加算値Sn)を加算して、加算後の値を新たな優先カウンタ値Pとして当該パケットのヘッダに格納する。すなわち、加算処理部25は、競合に対する調停が出力ポート調停部21によって行なわれると、競合パケットのうちの非選択パケットの優先カウンタ値Pを、出力パケットのパケットサイズSを加算することにより更新する。
なお、加算処理部25による優先カウンタ値Pの加算・更新処理は、入力ポート23のバッファ231における先頭パケットであって、調停で選択されなかったパケットに対してのみ実施する。すなわち、バッファ231における先頭バッファに後続する他のパケット(後続パケット)に対しては、優先カウンタ値Pの更新は行なわない。
この加算処理部25は、例えば、各ポート101にそなえられる。ただし、この加算処理部25は通信制御部220にそなえてもよく、種々変形して実施することができる。
データクロスバースイッチ22は、出力ポート調停部21の優先度付き調停器212から通知された調停結果に基づき、入力ポート23の先頭パケットを読み出し、このパケットの出力先である出力ポート調停部21へ受け渡す。
このように、本スイッチ20においては、出力ポート調停部21においてパケットの出力調停が行なわれるたびに、調停の結果待たされることになったパケット(非選択パケット)の優先カウンタ値Pの増分指示が行なわれる。又、同時に、出力ポート調停部21がデータクロスバースイッチ22に対して調停結果に基づくデータ転送指示を行ない、データクロスバースイッチ22がこれに従い、パケット転送を行なう。
上述の如く構成された実施形態の一例としてのスイッチ20における競合発生時の処理を、図7及び図8を参照しながら、図6に示すフローチャート(ステップS10〜S60)に従って説明する。図7及び図8はスイッチ20における入力ポート23及び出力ポート24の状態を模式的に例示する図である。
スイッチ20において、例えば、出力ポート24−3が解放されると、出力ポート調停部21の優先度付き調停器212が、各入力ポート23に対応するレジスタREG_D及びREG_Pから、宛先情報D及び優先カウンタ値Pを取得する(ステップS10)。
ここで、図7に示すように、入力ポート23−1,23−2及び12−4の各先頭パケットが、この出力ポート24−3を出力先としており、競合状態となっている。優先度付き調停器212は、これらの競合パケットの調停を行なう。すなわち、優先度付き調停器212は、これらの入力ポート23−1,23−2及び12−4に対応する各レジスタREG_Pから、それぞれ優先カウンタ値Pを取得する。そして、これらの競合パケットの優先カウンタ値Pを比較して(ステップS20)、優先カウンタ値Pが最も大きいパケットを出力パケットとして選択する(ステップS30)。
本例においては、入力ポート23−2のパケットの優先カウンタ値P2が、入力ポート23−1,23−4のパケットの優先カウンタ値P1,P4よりも大きい値であるものとする。すなわち、優先度付き調停器212は、入力ポート23−2の先頭パケットを出力ポート24−3の出力パケットとして選択する。
優先度付き調停器212は、データクロスバースイッチ22に対して、この出力パケットとして選択された入力ポート23−2の先頭パケットを出力させるよう転送指示を行なう(ステップS40)。
なお、図8に示す例においては、出力ポート調停部21による調停の結果、入力ポート23−2の先頭パケットが出力ポート24−3に設定されるとともに、入力ポート23−3,23−5の各先頭パケットが、出力ポート24−5,24−1にそれぞれ出力される。従って、優先度付き調停器212は、調停結果として、{ln1, ln2, ln3, ln4, ln5}={5,0,2,0,3}をデータクロスバースイッチ22に対して通知する。
また、優先度付き調停器212は、サイズ値交換用クロスバスイッチ211に対しても調停結果を通知する。すなわち、非選択パケットが格納されていた入力ポート23−1,23−4に対応するレジスタREG_SIに、出力パケットである入力ポート23−2の先頭パケットのパケットサイズS2を格納させる転送指示をそれぞれ行なう(ステップS50)。
なお、これらのステップS40,S50の処理順序は逆であってもよく、又、これらの処理を同時に行なってもよく、適宜変更して実施することができる。
加算処理部25が、入力ポート23−1,23−4に対応するレジスタREG_SIからパケットサイズS2を加算値Sn(Sn1,Sn4)として読み出す。そして、加算処理部25は、これらの入力ポート23−1,23−4の先頭パケット(非選択パケット)に対して、各優先カウンタ値Pに加算値Sn(Sn1,Sn4)を加算して(ステップS60)、処理を終了する。
このように、実施形態の一例としての並列計算機システム1によれば、入力ポート23において、パケットの優先カウンタ値Pは、競合時に行なわれる調停により、当該パケットが非選択となった場合に、その調停により選択された出力パケットのパケットサイズSnが加算される。すなわち、調停に負けて非選択パケットとなった期間が最も長いパケットほど優先カウンタ値Pの値が大きくなる。
そして、競合発生時に、出力ポート調停部21が、競合パケットの中から優先カウンタ値Pが最も大きいパケットを出力パケットとして選択して出力する。
これにより、競合発生時の調停において、調停に負けて非選択パケットとなった期間が最も長いパケットが優先して出力パケットとして選択され、宛先ノードへのデータの到着時間を均一化したノード間通信を行なうことが可能となる。又、ノード毎のバンド幅の公平性が確保される。
図9は実施形態の一例としてのスイッチ20をそなえた並列計算機システム1におけるパケットの転送状態を示す図である。
この図9に示すように、本スイッチ20をそなえた並列計算機システム1においては、パケットは、ネットワーク2内を移動する過程において、出力調停でブロックされるほど優先度が上がって行く。そして、ネットワーク2内のボトルネックで輻輳が発生している箇所では、パケット発信元である計算ノード200ごとに公平な通信帯域幅が確保される方向に調停がバランスする。すなわち、各計算ノード200間でパケット伝送の通信帯域幅を公平にシェアすることが可能となる。
また、パケット内に優先カウンタ値Pを格納するためのフィールドを1つ追加し、スイッチ20毎に局所的に優先カウンタ値Pの加算処理と大小比較による調停を行なうだけで、大域的にノードごとの帯域均衡を即時に図ることができる。又、ハードウェアによる実現容易性が高いという利点もある。
図4に示したように、本スイッチ20においては、ある一つのパケットに着目し、自分のパケットサイズSとし、又、これまでに調停に負けて経路を譲ったパケットのサイズの合計をPとする。このPの値が自パケットの優先カウンタ値Pとして計上されている。
ここで、この自パケットの経路占有率(の割り当てバンド幅割合)はS/(S+P)であり、このパケットに割り当てられるバンド幅はリンクバンド幅のS/(S+P)になっていると考えることができる。ある程度の経路調停を経てP>>Sになってくると、S/(S+P)≒1/Pと近似できる。
各スイッチ20で出力パケットの調停をする際に、その時点での割り当てバンド幅割合(=1/P)が最も小さいパケット、すなわち優先カウンタ値Pが最大のものを選択することが、各パケットのバンド幅割合1/Pの均衡化をもたらすことになる。ひいては、一つ一つのパケットのバンド幅割合の均衡化を図ることにより、各発信元ノードのバンド幅均衡化が実現することになる。
そして、開示の技術は上述した実施形態に限定されるものではなく、本実施形態の趣旨を逸脱しない範囲で種々変形して実施することができる。
例えば、上述した実施形態においては、優先カウンタ値Pに、競合時に行なわれる調停により、当該パケットが非選択となった場合に、その調停により選択された出力パケットのパケットサイズSnを加算しているが、これに限定されるものではない。
例えば、調停により選択された出力パケットのパケットサイズSnの代わりに、このパケットサイズSnに基づいて求められる値を用いてもよく、例えば、パケットサイズSnに比例して求められる値を加算値として用いてもよい。又、非選択パケットが調停により待たされた時間、すなわち、調停により選択された出力パケットが出力ポート24に出力されるのにかかった時間を計時し、この時間に基づく値を加算値として優先カウンタ値Pに加算してもよい。
また、上述した実施形態では、出力ポート調停部21が、出力ポート24の選択を、宛先情報Dに基づいてルーティングテーブルを参照することにより行なっているが、これに限定されるものではない。すなわち、各パケットの宛先情報Dとして、パケットのホップ毎に出力ポートを特定する情報を格納し、出力ポート調停部21がこの情報に従って出力ポート24の選択を行なってもよく、適宜変形して実施することができる。
さらに、本実施形態においては、ルーティング装置(通信制御装置)20としてスイッチの例を示しているが、これに限定されるものではなく、例えば、ルータ等の他の通信機器に適用して実施してもよい。
また、上述した実施形態においては、便宜上、ネットワーク2が1次元のメッシュ型ネットワークとして構成された例について説明したが、これに限定されるものではなく、より複雑な構成をそなえるネットワークにおいても適用できることはいうまでもない。
上述した実施形態においては、スイッチ20が5つのポートをそなえる5ポートスイッチとして構成されているが、これに限定されるものでなく、スイッチ20は、4つ以下もしくは6つ以上のポートをそなえてもよい。
そして、上述した開示により本実施形態を当業者によって実施・製造することが可能である。
1 並列計算機システム
2 ネットワーク
20 スイッチ(ルーティング装置,通信制御装置)
21 出力ポート調停部(選択部)
22 データクロスバースイッチ
23,23−1〜23−5 入力ポート(入力部)
24,24−1〜24−5 出力ポート(出力部)
25 加算処理部(処理部)
101−1〜101−4,101 ネットワークポート
102,111 ポート送信部
103,107,112,115 バッファ
104,113 送信制御部
106,114 ポート受信部
108,116 受信制御部
110 ノードポート
200 計算ノード
211 サイズ値交換用クロスバスイッチ
212 優先度付き調停器
220 通信制御部
231 バッファ

Claims (4)

  1. パケットが入力される複数の入力部と、
    パケットを出力する複数の出力部と、
    前記複数の入力部に入力された複数のパケットのうち、同一の出力部を宛先とする複数の競合パケットの中から、各競合パケットに設定された優先情報に基づいて、前記同一の出力部から出力する出力パケットを選択する選択部と、
    前記複数の競合パケットのうち、前記選択部が前記出力パケットとして選択しなかった非選択パケットのそれぞれの優先情報を、選択された前記出力パケットのパケットサイズに応じた重み情報に基づいて更新する処理部と、
    をそなえることを特徴とする、通信制御装置。
  2. 前記選択部が、
    前記複数のパケットのそれぞれから取得した宛先情報に基づき前記競合パケットを特定する競合パケット特定部と、
    前記競合パケット特定部によって特定された前記競合パケットの中から、前記優先情報に基づいて、前記出力パケットを選択する出力パケット選択部とをそなえることを特徴とする、請求項1記載の通信制御装置。
  3. パケットが入力される複数の入力部と、パケットを出力する複数の出力部と、前記複数の入力部に入力された複数のパケットのうち、同一の出力部を宛先とする複数の競合パケットの中から、各競合パケットに設定された優先情報に基づいて、前記同一の出力部から出力する出力パケットを選択する選択部と、前記複数の競合パケットのうち、前記選択部が前記出力パケットとして選択しなかった非選択パケットのそれぞれの優先情報を、選択された前記出力パケットのパケットサイズに応じた重み情報に基づいて更新する処理部とをそなえる通信制御装置と、
    前記通信制御装置を介して通信可能に接続される複数の計算ノードと、
    をそなえることを特徴とする、並列計算機システム。
  4. パケットが入力される複数の入力部と、パケットを出力する複数の出力部とをそなえる通信制御装置の通信制御方法において、
    前記通信制御装置が、
    前記複数の入力部に入力された複数のパケットのうち、同一の出力部を宛先とする複数の競合パケットの中から、各競合パケットに設定された優先情報に基づいて、前記同一の出力部から出力する出力パケットを選択し、
    前記複数の競合パケットのうち、前記出力パケットとして選択しなかった非選択パケットのそれぞれの優先情報を、選択された前記出力パケットのパケットサイズに応じた重み情報に基づいて更新することを特徴とする、通信制御方法。
JP2011285709A 2011-12-27 2011-12-27 通信制御装置、並列計算機システム及び通信制御方法 Active JP5821624B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011285709A JP5821624B2 (ja) 2011-12-27 2011-12-27 通信制御装置、並列計算機システム及び通信制御方法
US13/656,839 US9001841B2 (en) 2011-12-27 2012-10-22 Communication control device, parallel computer system, and communication control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011285709A JP5821624B2 (ja) 2011-12-27 2011-12-27 通信制御装置、並列計算機システム及び通信制御方法

Publications (2)

Publication Number Publication Date
JP2013135387A JP2013135387A (ja) 2013-07-08
JP5821624B2 true JP5821624B2 (ja) 2015-11-24

Family

ID=48654510

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011285709A Active JP5821624B2 (ja) 2011-12-27 2011-12-27 通信制御装置、並列計算機システム及び通信制御方法

Country Status (2)

Country Link
US (1) US9001841B2 (ja)
JP (1) JP5821624B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6201591B2 (ja) * 2013-09-30 2017-09-27 富士通株式会社 情報処理装置および情報処理装置の制御方法
US20150178092A1 (en) * 2013-12-20 2015-06-25 Asit K. Mishra Hierarchical and parallel partition networks
JP6481427B2 (ja) 2015-03-10 2019-03-13 富士通株式会社 演算処理装置,情報処理装置,及び情報処理装置の制御方法
US10015087B1 (en) * 2015-12-17 2018-07-03 Rockwell Collins, Inc. Modem hardware abstraction layer (MHAL) on-chip bus packet router
JP7104308B2 (ja) * 2018-04-25 2022-07-21 富士通株式会社 プロセッサ及び情報処理装置
US11171890B1 (en) 2018-12-28 2021-11-09 Innovium, Inc. Reducing power consumption in an electronic device
CN112817696B (zh) * 2021-02-07 2023-10-03 北京华如科技股份有限公司 一种在仿真运行中并行行为执行冲突消解方法及存储介质

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5982771A (en) * 1995-07-19 1999-11-09 Fujitsu Network Communications, Inc. Controlling bandwidth allocation using a pace counter
US5930256A (en) * 1997-03-28 1999-07-27 Xerox Corporation Self-arbitrating crossbar switch
AU763659B2 (en) * 1998-06-05 2003-07-31 British Telecommunications Public Limited Company Communications network
JP3438651B2 (ja) * 1999-05-31 2003-08-18 日本電気株式会社 パケット多重装置
JP3820442B2 (ja) 2000-05-15 2006-09-13 株式会社神戸製鋼所 無線データ通信方法及び装置
JP3584859B2 (ja) * 2000-06-29 2004-11-04 日本電気株式会社 パケットスケジューリング装置
US20020080808A1 (en) * 2000-12-22 2002-06-27 Leung Mun Keung Dynamically modifying network resources for transferring packets in a vlan environment
JP4356261B2 (ja) * 2001-03-30 2009-11-04 沖電気工業株式会社 優先度設定方法及び装置
JP4535661B2 (ja) 2002-03-18 2010-09-01 日本電気株式会社 無線マルチホップネットワークにおける送信ノード、中継ノード及び通信システム
US7061867B2 (en) * 2002-04-02 2006-06-13 Intel Corporation Rate-based scheduling for packet applications
US20040022263A1 (en) * 2002-08-02 2004-02-05 Xiaodong Zhao Cross point switch with out-of-band parameter fine tuning
US8718067B2 (en) * 2004-11-24 2014-05-06 Lantiq Deutschland Gmbh Pre-emption mechanism for packet transport
US20070118677A1 (en) * 2005-05-13 2007-05-24 Freescale Semiconductor Incorporated Packet switch having a crossbar switch that connects multiport receiving and transmitting elements
US20070174529A1 (en) * 2005-12-29 2007-07-26 Intel Corporation Queue manager having a multi-level arbitrator
US7983170B2 (en) * 2006-12-19 2011-07-19 Citrix Systems, Inc. In-band quality-of-service signaling to endpoints that enforce traffic policies at traffic sources using policy messages piggybacked onto DiffServ bits
JP4687925B2 (ja) * 2008-02-13 2011-05-25 エヌイーシーコンピュータテクノ株式会社 優先調停システム及び優先調停方法
EP2290552A4 (en) * 2008-06-03 2012-08-15 Fujitsu Ltd DATA TRANSFER DEVICE, INFORMATION PROCESSING DEVICE AND CONTROL PROCEDURE
JP2011013867A (ja) * 2009-06-30 2011-01-20 Panasonic Corp データ処理装置、性能評価解析システム
US20120030451A1 (en) * 2010-07-28 2012-02-02 Broadcom Corporation Parallel and long adaptive instruction set architecture
US20120320751A1 (en) * 2011-06-17 2012-12-20 Jing Zhu Method and system for communicating data packets

Also Published As

Publication number Publication date
US9001841B2 (en) 2015-04-07
JP2013135387A (ja) 2013-07-08
US20130163608A1 (en) 2013-06-27

Similar Documents

Publication Publication Date Title
JP5821624B2 (ja) 通信制御装置、並列計算機システム及び通信制御方法
US9742630B2 (en) Configurable router for a network on chip (NoC)
JP6093867B2 (ja) インターコネクトにおける不均一なチャネル容量
US8713220B2 (en) Multi-bank queuing architecture for higher bandwidth on-chip memory buffer
US9007920B2 (en) QoS in heterogeneous NoC by assigning weights to NoC node channels and using weighted arbitration at NoC nodes
CN113748652A (zh) 在自适应路由中使用来自相邻节点的负载信息的算法
US7773616B2 (en) System and method for communicating on a richly connected multi-processor computer system using a pool of buffers for dynamic association with a virtual channel
US8984206B2 (en) Weightage-based scheduling for hierarchical switching fabrics
JP6481427B2 (ja) 演算処理装置,情報処理装置,及び情報処理装置の制御方法
US7773618B2 (en) System and method for preventing deadlock in richly-connected multi-processor computer system using dynamic assignment of virtual channels
US9185026B2 (en) Tagging and synchronization for fairness in NOC interconnects
KR100905802B1 (ko) 컴퓨터 시스템의 입력/출력 노드에서 태깅 및 중재 매카니즘
JP5573491B2 (ja) データ転送システム、スイッチ及びデータ転送方法プロセッサ間ネットワーク
Cota et al. NoC basics
US9258358B2 (en) Parallel computing system and control method of parallel computing system
US20080109586A1 (en) System and method for arbitration for virtual channels to prevent livelock in a richly-connected multi-processor computer system
US9385961B2 (en) Parallel computing device, communication control device, and communication control method
US20180198682A1 (en) Strategies for NoC Construction Using Machine Learning
Vinothkumar et al. Design and Implementation of Router Arbitration in Network on Chip
JP2013005145A (ja) パケット転送装置及びパケット転送方法
JP2017120542A (ja) 並列情報処理装置、データ転送方法及びデータ転送プログラム
WO2008057821A2 (en) System and method for preventing deadlock in richly-connected multi-processor computer system
JP2013191067A (ja) バス回路
JP2010219800A (ja) スイッチ装置におけるReordering処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140904

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150422

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150908

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150921

R150 Certificate of patent or registration of utility model

Ref document number: 5821624

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150