JP5821624B2 - 通信制御装置、並列計算機システム及び通信制御方法 - Google Patents
通信制御装置、並列計算機システム及び通信制御方法 Download PDFInfo
- Publication number
- JP5821624B2 JP5821624B2 JP2011285709A JP2011285709A JP5821624B2 JP 5821624 B2 JP5821624 B2 JP 5821624B2 JP 2011285709 A JP2011285709 A JP 2011285709A JP 2011285709 A JP2011285709 A JP 2011285709A JP 5821624 B2 JP5821624 B2 JP 5821624B2
- Authority
- JP
- Japan
- Prior art keywords
- packet
- output
- packets
- port
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/407—Bus networks with decentralised control
- H04L12/413—Bus networks with decentralised control with random access, e.g. carrier-sense multiple-access with collision detection (CSMA-CD)
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
- Multi Processors (AREA)
- Bus Control (AREA)
Description
図10は並列計算機100の構成例を示す図である。
この図10に示す並列計算機100は、計算を行なうノードN0〜N7と、受信したデータを特定の送信先のノードに転送するスイッチ110〜117とをそなえる。スイッチ110〜117は、スイッチを直線上に配置した1次元のメッシュ型ネットワークを構成する。
同じ出力ポートに出力するパケットを複数受信した場合、スイッチは、各入力ポートから出力ポートに出力するパケットの数が均等になるように調停を行なう。そして、スイッチは、調停結果に従って出力ポートからパケットを送信する。
また、通信が完了したパケットの長さに基づいて、次のパケットの長さを定めることにより、常に効率のよい通信を行なう無線データ通信方法が知られている。
図11はノードN0〜N6がノードN7に対してデータを送信する集団通信の例を示す図である。
また、スイッチ115からスイッチ116に送信され、且つ、スイッチ116からスイッチ117に送信されるパケット数は、スイッチ116からスイッチ117に送信される全パケット数の1/2となる。そして、ノードN5からスイッチ115に送信され、且つ、スイッチ115からスイッチ116に送信されるパケット数は、スイッチ115からスイッチ116に送信される全パケット数の1/2となる。従って、ノードN5におけるパケット数比は1/4となる。
ここで、集団通信の発信元である各ノードが送信するパケットのサイズの比率を「パケットサイズ比」とする。図11に示す集団通信では、全てのノードが同様のサイズのパケットを出力するので、ノードN6、N5、N4、N3、N2、N1、及びN0におけるパケットサイズ比は、それぞれ1:1:1:1:1:1:1となる。
例えば、図11に示すようなネットワークにおいて36個のスイッチが1列に連なって接続されている状態では、宛先ノードから最も遠いノードの通信帯域幅は、約、1/343億まで低下し、事実上通信に参加できない状態となる。
1つの側面では、本件は、宛先ノードへのデータの到着時間の均一化を図ることを目的とする。
出力する複数の出力部と、前記複数の入力部に入力された複数のパケットのうち、同一の出力部を宛先とする複数の競合パケットの中から、各競合パケットに設定された優先情報に基づいて、前記同一の出力部から出力する出力パケットを選択する選択部と、前記複数の競合パケットのうち、前記選択部が前記出力パケットとして選択しなかった非選択パケットのそれぞれの優先情報を、選択された前記出力パケットのパケットサイズに応じた重み情報に基づいて更新する処理部とをそなえる。
。
図1は実施形態の一例としてのスイッチ20の構成を模式的に示す図、図2はそのスイッチ20をそなえる並列計算機システム1の構成を模式的に示す図、図3はそのスイッチ20のハードウェア構成を模式的に示す図である。
図2に示す例においては、格子状に形成されたネットワーク2の各格子点にルーティング装置(通信制御装置)20がそれぞれ配置され、各ルーティング装置20を介して計算ノード200がそれぞれ接続されている。
計算ノード200は図示しない相互結合網インタフェースを介してルーティング装置20と通信可能に接続されている。これにより、本並列計算機システム1内の任意の計算ノード200間でパケットを送受信することができる。
計算ノード200は、図示しないプロセッサをそなえる。このプロセッサは、図示しない相互結合網インタフェースのパケット受信回路が保持するパケットを順次取得し、演算処理を行なう。また、プロセッサは、他の計算ノード200へデータを送信する必要がある場合に、そのデータを分割して宛先アドレスを含むパケットを生成し、相互結合網インタフェースを介して出力する。
図3に例示するスイッチ20は、2次元メッシュのネットワークに用いられる5ポートのスイッチ20であり、通信制御部220,ネットワークポート101−1〜101−4及びノードポート110を備える。
これらのネットワークポート101−1〜101−4は互いに同様の構成をそなえる。以下、ネットワークポートを示す符号としては、複数のネットワークポートのうち1つを特定する必要があるときには符号101−1〜101−4を用いるが、任意のネットワークポートを指すときには符号101を用いる。又、ノードポート110に計算ノード200が接続される。
ネットワークポート101は、図3に示すように、ポート送信部102及びポート受信部106を備える。
ポート受信部106は、通信回線を介して接続された他のスイッチ20から送信されたパケットの受信を行なう。すなわち、このポート受信部106が、パケットが入力される入力部として機能する。
受信制御部108は、他のスイッチ20からのパケットを受信し、バッファ107に格納する制御を行なう。又、受信制御部108は、バッファ107に格納されたパケットを、当該パケットの送信先に対応するネットワークポート101やノードポート110に対して、通信制御部220を介して送出する制御も行なう。
受信制御部108は、受信したパケットのルーティングヘッダやリモートアドレスを参照して転送先のネットワークポート101や計算ノード200を決定する。そして、決定した、ネットワークポート101のポート送信部102の送信制御部104やノードポート110のポート送信部111の送信制御部113に対して、通信制御部220を介して送信要求を送出する。受信制御部108は、これらの送信制御部104から送信許可を受信すると、バッファ107に格納されているパケットを、通信制御部220を介してネットワークポート101のポート送信部102やノードポート110のポート送信部111に対して送出する。
このポート送信部102は、バッファ103及び送信制御部104を備える。バッファ103は、接続された他のスイッチ20に送出するパケットを格納するFIFO型のメモリである。
この送信制御部104は、他のネットワークポート101のポート受信部106から他のスイッチ20へ送信するパケット及び送信要求を受信し、この送信要求に従って、他のスイッチ20に対してパケットを送信する。送信制御部104は、他のスイッチ20に対してパケットを送信するに際して、そのスイッチ20に対して送信要求を送出し、このスイッチ20から送信許可を受信すると、バッファ103に格納されているパケットを送出する。又、送信制御部104は、他のネットワークポート101のポート受信部106から通信制御部220を介して送信要求を受信し、バッファ103にパケットを格納可能な状態となると、そのポート受信部106の受信制御部108に対して送信許可を送信する。
ノードポート110は、図3に示すように、ポート送信部111及びポート受信部114を備える。ポート送信部111は、接続された計算ノード200の相互結合網インタフェースに対して、当該スイッチ20においてネットワークポート101が受信したパケットを送信する。
このポート送信部111は、バッファ112及び送信制御部113を備える。バッファ112は、接続された計算ノード200の相互結合網インタフェースに送出するパケットを格納するFIFO型のメモリである。送信制御部113は、バッファ112に格納されたパケットを計算ノード200に対して送出する制御を行なう。
ポート受信部114は、バッファ115及び受信制御部116を備える。バッファ115は、接続された計算ノード200の相互結合網インタフェースから受信したパケットを格納するFIFO型のメモリである。受信制御部116は、相互結合網インタフェースから送信されるパケットを受信し、バッファ115に格納する制御を行なう。又、受信制御部116は、バッファ115に格納されたパケットを、当該パケットの送信先に対応するネットワークポート101に通信制御部220を介して送出する制御も行なう。
受信制御部116は、受信したパケットのルーティングヘッダやリモートアドレスを参照して転送先のネットワークポート101を決定し、通信制御部220を介してそのネットワークポート101のポート送信部102の送信制御部104に対して送信要求を送出する。受信制御部116は、ネットワークポート101から送信許可を受信すると、バッファ115に格納されているパケットを、通信制御部220を介してネットワークポート101のポート送信部102に対して送出する。
スイッチ20は、図1に示すように、出力ポート調停部21とデータクロスバースイッチ22と加算処理部25と、複数の入力ポート23−1〜23−5と複数の出力ポート24−1〜24−5とをそなえる。
また、各出力ポート24は、下流側の他のスイッチ20や計算ノード200に対するパケットの送出完了後に解放される。ここで、解放とは、当該出力ポート24がデータを受け入れ可能な状態であることである。前述した送信制御部104,113は、例えば、出力ポート24が解放されると送信許可の送信を行なう。
本並列計算機システム1においては、例えばパケットのヘッダの先頭ワードに、パケットサイズS,宛先情報D及び優先カウンタ値(優先情報)Pが格納されている。これらのパケットサイズS,宛先情報D及び優先カウンタ値Pは、FIFO格納状態で読出可能である。又、優先カウンタ値Pは書き込み可能である。
優先カウンタ値Pは、そのパケットが転送処理を遅延させられた積算時間を表す値であり、後述する出力ポート調停部21が、この優先カウンタ値Pに基づいて、優先的に処理するパケットの選択を行なう。
すなわち、優先カウンタ値Pは、競合時に行なわれる調停により、当該パケットが非選択となった場合に、その調停により選択された出力パケットのパケットサイズSnが加算される。
この図4に示すように、優先カウンタ値Pは、そのパケットがこれまでに出力ポート調停部21の調停により経路を譲った各パケットのパケットサイズの合計値(合計サイズ)である。
なお、図1中においては、各入力ポート23の先頭パケットのパケットサイズS,宛先情報D及び優先カウンタ値Pに、それぞれポート番号を付して示している。
このような競合状態においては、出力ポート調停部(選択部)21は、これらの競合パケットの中から、優先カウンタ値Pが最も大きい一のパケットを出力パケットとして選択する。すなわち、出力ポート調停部21は、競合パケットの中から、各競合パケットに設定された優先カウンタ値Pに基づいて、出力パケットを選択する。
この図5に示すように、出力ポート調停部21は、レジスタREG_P,REG_D,REG_S,REG_SI,サイズ値交換用クロスバスイッチ211及び優先度付き調停器212をそなえる。
レジスタREG_Pには、入力ポート23の先頭パケットのヘッダから読み出された優先カウンタ値Pが格納される。すなわち、入力ポート23−1に対してそなえられたレジスタREG_Pには、入力ポート23−1の先頭パケットの優先カウンタ値Pが格納される。同様に、入力ポート23−2〜23−5に対してそれぞれそなえられた各レジスタREG_Pには、入力ポート23−1〜23−5の各先頭パケットの優先カウンタ値Pがそれぞれ格納される。
なお、レジスタREG_P,REG_D,REG_S,REG_SIは各ポート101にそなえてもよく、種々変形して実施することができる。
優先度付き調停器212は、各入力ポート23に入力されたパケットを出力先の出力ポート24に受け渡すための制御を行なう。具体的には、下流側のデータクロスバースイッチ22に対して、各出力ポート24に対して、どの入力ポート23に格納されたパケットを出力させるかを示す情報を調停結果として通知する。又、優先度付き調停器212は、この調停結果をサイズ値交換用クロスバスイッチ211にも通知する。
そして、調停結果は、これらのln1〜ln5に対して、出力させるパケットが格納されている入力ポート23を特定する情報を対応付けることにより構成される。
具体的には、例えば、調停結果{ln1, ln2, ln3, ln4, ln5}={0,0,2,0,0}は、出力ポート24−3に対して、入力ポート23−2に格納されているパケットを出力することを示す。ただし、ポート番号0は、その出力ポート24に出力を行なわせないことを表す。
優先度付き調停器212は、出力ポート24の解放状況を監視し、出力ポート24がパケットを受け入れ可能な状態になったことを検知すると、その出力ポート24を出力先とするパケットが各入力ポート23に格納されているか否かを確認する。
優先度付き調停器212は、その解放状態となった出力ポート24を出力先とするパケットが、複数の入力ポート23に格納されている状態、すなわち、競合が発生している状態においては、この競合を調停し、出力先の出力ポート24に最初に受け渡す一のパケット(選択パケット)を選択する。
また、優先度付き調停器212は、その解放状態となった出力ポート24を出力先とするパケットが、一つの入力ポート23にだけ格納されている状態、すなわち、競合が発生していない状態においては、その入力ポート23の先頭パケットをその出力ポート24に出力させるべく、調停結果をデータクロスバースイッチ22及びサイズ値交換用クロスバスイッチ211に通知する。
サイズ値交換用クロスバスイッチ211は、優先度付き調停器212から調停結果を受信すると、調停により出力パケットとして決定されたパケットのパケットサイズSをレジスタREG_Sから読み出す。そして、サイズ値交換用クロスバスイッチ211は、この読み出したパケットサイズSを、競合パケットのうち非選択パケットが格納されている入力ポート23に対応する各レジスタREG_SIにそれぞれ格納する。
この加算処理部25は、例えば、各ポート101にそなえられる。ただし、この加算処理部25は通信制御部220にそなえてもよく、種々変形して実施することができる。
このように、本スイッチ20においては、出力ポート調停部21においてパケットの出力調停が行なわれるたびに、調停の結果待たされることになったパケット(非選択パケット)の優先カウンタ値Pの増分指示が行なわれる。又、同時に、出力ポート調停部21がデータクロスバースイッチ22に対して調停結果に基づくデータ転送指示を行ない、データクロスバースイッチ22がこれに従い、パケット転送を行なう。
スイッチ20において、例えば、出力ポート24−3が解放されると、出力ポート調停部21の優先度付き調停器212が、各入力ポート23に対応するレジスタREG_D及びREG_Pから、宛先情報D及び優先カウンタ値Pを取得する(ステップS10)。
優先度付き調停器212は、データクロスバースイッチ22に対して、この出力パケットとして選択された入力ポート23−2の先頭パケットを出力させるよう転送指示を行なう(ステップS40)。
加算処理部25が、入力ポート23−1,23−4に対応するレジスタREG_SIからパケットサイズS2を加算値Sn(Sn1,Sn4)として読み出す。そして、加算処理部25は、これらの入力ポート23−1,23−4の先頭パケット(非選択パケット)に対して、各優先カウンタ値Pに加算値Sn(Sn1,Sn4)を加算して(ステップS60)、処理を終了する。
これにより、競合発生時の調停において、調停に負けて非選択パケットとなった期間が最も長いパケットが優先して出力パケットとして選択され、宛先ノードへのデータの到着時間を均一化したノード間通信を行なうことが可能となる。又、ノード毎のバンド幅の公平性が確保される。
この図9に示すように、本スイッチ20をそなえた並列計算機システム1においては、パケットは、ネットワーク2内を移動する過程において、出力調停でブロックされるほど優先度が上がって行く。そして、ネットワーク2内のボトルネックで輻輳が発生している箇所では、パケット発信元である計算ノード200ごとに公平な通信帯域幅が確保される方向に調停がバランスする。すなわち、各計算ノード200間でパケット伝送の通信帯域幅を公平にシェアすることが可能となる。
図4に示したように、本スイッチ20においては、ある一つのパケットに着目し、自分のパケットサイズSとし、又、これまでに調停に負けて経路を譲ったパケットのサイズの合計をPとする。このPの値が自パケットの優先カウンタ値Pとして計上されている。
各スイッチ20で出力パケットの調停をする際に、その時点での割り当てバンド幅割合(=1/P)が最も小さいパケット、すなわち優先カウンタ値Pが最大のものを選択することが、各パケットのバンド幅割合1/Pの均衡化をもたらすことになる。ひいては、一つ一つのパケットのバンド幅割合の均衡化を図ることにより、各発信元ノードのバンド幅均衡化が実現することになる。
例えば、上述した実施形態においては、優先カウンタ値Pに、競合時に行なわれる調停により、当該パケットが非選択となった場合に、その調停により選択された出力パケットのパケットサイズSnを加算しているが、これに限定されるものではない。
また、上述した実施形態においては、便宜上、ネットワーク2が1次元のメッシュ型ネットワークとして構成された例について説明したが、これに限定されるものではなく、より複雑な構成をそなえるネットワークにおいても適用できることはいうまでもない。
そして、上述した開示により本実施形態を当業者によって実施・製造することが可能である。
2 ネットワーク
20 スイッチ(ルーティング装置,通信制御装置)
21 出力ポート調停部(選択部)
22 データクロスバースイッチ
23,23−1〜23−5 入力ポート(入力部)
24,24−1〜24−5 出力ポート(出力部)
25 加算処理部(処理部)
101−1〜101−4,101 ネットワークポート
102,111 ポート送信部
103,107,112,115 バッファ
104,113 送信制御部
106,114 ポート受信部
108,116 受信制御部
110 ノードポート
200 計算ノード
211 サイズ値交換用クロスバスイッチ
212 優先度付き調停器
220 通信制御部
231 バッファ
Claims (4)
- パケットが入力される複数の入力部と、
パケットを出力する複数の出力部と、
前記複数の入力部に入力された複数のパケットのうち、同一の出力部を宛先とする複数の競合パケットの中から、各競合パケットに設定された優先情報に基づいて、前記同一の出力部から出力する出力パケットを選択する選択部と、
前記複数の競合パケットのうち、前記選択部が前記出力パケットとして選択しなかった非選択パケットのそれぞれの優先情報を、選択された前記出力パケットのパケットサイズに応じた重み情報に基づいて更新する処理部と、
をそなえることを特徴とする、通信制御装置。 - 前記選択部が、
前記複数のパケットのそれぞれから取得した宛先情報に基づき前記競合パケットを特定する競合パケット特定部と、
前記競合パケット特定部によって特定された前記競合パケットの中から、前記優先情報に基づいて、前記出力パケットを選択する出力パケット選択部とをそなえることを特徴とする、請求項1記載の通信制御装置。 - パケットが入力される複数の入力部と、パケットを出力する複数の出力部と、前記複数の入力部に入力された複数のパケットのうち、同一の出力部を宛先とする複数の競合パケットの中から、各競合パケットに設定された優先情報に基づいて、前記同一の出力部から出力する出力パケットを選択する選択部と、前記複数の競合パケットのうち、前記選択部が前記出力パケットとして選択しなかった非選択パケットのそれぞれの優先情報を、選択された前記出力パケットのパケットサイズに応じた重み情報に基づいて更新する処理部とをそなえる通信制御装置と、
前記通信制御装置を介して通信可能に接続される複数の計算ノードと、
をそなえることを特徴とする、並列計算機システム。 - パケットが入力される複数の入力部と、パケットを出力する複数の出力部とをそなえる通信制御装置の通信制御方法において、
前記通信制御装置が、
前記複数の入力部に入力された複数のパケットのうち、同一の出力部を宛先とする複数の競合パケットの中から、各競合パケットに設定された優先情報に基づいて、前記同一の出力部から出力する出力パケットを選択し、
前記複数の競合パケットのうち、前記出力パケットとして選択しなかった非選択パケットのそれぞれの優先情報を、選択された前記出力パケットのパケットサイズに応じた重み情報に基づいて更新することを特徴とする、通信制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011285709A JP5821624B2 (ja) | 2011-12-27 | 2011-12-27 | 通信制御装置、並列計算機システム及び通信制御方法 |
US13/656,839 US9001841B2 (en) | 2011-12-27 | 2012-10-22 | Communication control device, parallel computer system, and communication control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011285709A JP5821624B2 (ja) | 2011-12-27 | 2011-12-27 | 通信制御装置、並列計算機システム及び通信制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013135387A JP2013135387A (ja) | 2013-07-08 |
JP5821624B2 true JP5821624B2 (ja) | 2015-11-24 |
Family
ID=48654510
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011285709A Active JP5821624B2 (ja) | 2011-12-27 | 2011-12-27 | 通信制御装置、並列計算機システム及び通信制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9001841B2 (ja) |
JP (1) | JP5821624B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6201591B2 (ja) * | 2013-09-30 | 2017-09-27 | 富士通株式会社 | 情報処理装置および情報処理装置の制御方法 |
US20150178092A1 (en) * | 2013-12-20 | 2015-06-25 | Asit K. Mishra | Hierarchical and parallel partition networks |
JP6481427B2 (ja) | 2015-03-10 | 2019-03-13 | 富士通株式会社 | 演算処理装置,情報処理装置,及び情報処理装置の制御方法 |
US10015087B1 (en) * | 2015-12-17 | 2018-07-03 | Rockwell Collins, Inc. | Modem hardware abstraction layer (MHAL) on-chip bus packet router |
JP7104308B2 (ja) * | 2018-04-25 | 2022-07-21 | 富士通株式会社 | プロセッサ及び情報処理装置 |
US11171890B1 (en) | 2018-12-28 | 2021-11-09 | Innovium, Inc. | Reducing power consumption in an electronic device |
CN112817696B (zh) * | 2021-02-07 | 2023-10-03 | 北京华如科技股份有限公司 | 一种在仿真运行中并行行为执行冲突消解方法及存储介质 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5982771A (en) * | 1995-07-19 | 1999-11-09 | Fujitsu Network Communications, Inc. | Controlling bandwidth allocation using a pace counter |
US5930256A (en) * | 1997-03-28 | 1999-07-27 | Xerox Corporation | Self-arbitrating crossbar switch |
AU763659B2 (en) * | 1998-06-05 | 2003-07-31 | British Telecommunications Public Limited Company | Communications network |
JP3438651B2 (ja) * | 1999-05-31 | 2003-08-18 | 日本電気株式会社 | パケット多重装置 |
JP3820442B2 (ja) | 2000-05-15 | 2006-09-13 | 株式会社神戸製鋼所 | 無線データ通信方法及び装置 |
JP3584859B2 (ja) * | 2000-06-29 | 2004-11-04 | 日本電気株式会社 | パケットスケジューリング装置 |
US20020080808A1 (en) * | 2000-12-22 | 2002-06-27 | Leung Mun Keung | Dynamically modifying network resources for transferring packets in a vlan environment |
JP4356261B2 (ja) * | 2001-03-30 | 2009-11-04 | 沖電気工業株式会社 | 優先度設定方法及び装置 |
JP4535661B2 (ja) | 2002-03-18 | 2010-09-01 | 日本電気株式会社 | 無線マルチホップネットワークにおける送信ノード、中継ノード及び通信システム |
US7061867B2 (en) * | 2002-04-02 | 2006-06-13 | Intel Corporation | Rate-based scheduling for packet applications |
US20040022263A1 (en) * | 2002-08-02 | 2004-02-05 | Xiaodong Zhao | Cross point switch with out-of-band parameter fine tuning |
US8718067B2 (en) * | 2004-11-24 | 2014-05-06 | Lantiq Deutschland Gmbh | Pre-emption mechanism for packet transport |
US20070118677A1 (en) * | 2005-05-13 | 2007-05-24 | Freescale Semiconductor Incorporated | Packet switch having a crossbar switch that connects multiport receiving and transmitting elements |
US20070174529A1 (en) * | 2005-12-29 | 2007-07-26 | Intel Corporation | Queue manager having a multi-level arbitrator |
US7983170B2 (en) * | 2006-12-19 | 2011-07-19 | Citrix Systems, Inc. | In-band quality-of-service signaling to endpoints that enforce traffic policies at traffic sources using policy messages piggybacked onto DiffServ bits |
JP4687925B2 (ja) * | 2008-02-13 | 2011-05-25 | エヌイーシーコンピュータテクノ株式会社 | 優先調停システム及び優先調停方法 |
EP2290552A4 (en) * | 2008-06-03 | 2012-08-15 | Fujitsu Ltd | DATA TRANSFER DEVICE, INFORMATION PROCESSING DEVICE AND CONTROL PROCEDURE |
JP2011013867A (ja) * | 2009-06-30 | 2011-01-20 | Panasonic Corp | データ処理装置、性能評価解析システム |
US20120030451A1 (en) * | 2010-07-28 | 2012-02-02 | Broadcom Corporation | Parallel and long adaptive instruction set architecture |
US20120320751A1 (en) * | 2011-06-17 | 2012-12-20 | Jing Zhu | Method and system for communicating data packets |
-
2011
- 2011-12-27 JP JP2011285709A patent/JP5821624B2/ja active Active
-
2012
- 2012-10-22 US US13/656,839 patent/US9001841B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US9001841B2 (en) | 2015-04-07 |
JP2013135387A (ja) | 2013-07-08 |
US20130163608A1 (en) | 2013-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5821624B2 (ja) | 通信制御装置、並列計算機システム及び通信制御方法 | |
US9742630B2 (en) | Configurable router for a network on chip (NoC) | |
JP6093867B2 (ja) | インターコネクトにおける不均一なチャネル容量 | |
US8713220B2 (en) | Multi-bank queuing architecture for higher bandwidth on-chip memory buffer | |
US9007920B2 (en) | QoS in heterogeneous NoC by assigning weights to NoC node channels and using weighted arbitration at NoC nodes | |
CN113748652A (zh) | 在自适应路由中使用来自相邻节点的负载信息的算法 | |
US7773616B2 (en) | System and method for communicating on a richly connected multi-processor computer system using a pool of buffers for dynamic association with a virtual channel | |
US8984206B2 (en) | Weightage-based scheduling for hierarchical switching fabrics | |
JP6481427B2 (ja) | 演算処理装置,情報処理装置,及び情報処理装置の制御方法 | |
US7773618B2 (en) | System and method for preventing deadlock in richly-connected multi-processor computer system using dynamic assignment of virtual channels | |
US9185026B2 (en) | Tagging and synchronization for fairness in NOC interconnects | |
KR100905802B1 (ko) | 컴퓨터 시스템의 입력/출력 노드에서 태깅 및 중재 매카니즘 | |
JP5573491B2 (ja) | データ転送システム、スイッチ及びデータ転送方法プロセッサ間ネットワーク | |
Cota et al. | NoC basics | |
US9258358B2 (en) | Parallel computing system and control method of parallel computing system | |
US20080109586A1 (en) | System and method for arbitration for virtual channels to prevent livelock in a richly-connected multi-processor computer system | |
US9385961B2 (en) | Parallel computing device, communication control device, and communication control method | |
US20180198682A1 (en) | Strategies for NoC Construction Using Machine Learning | |
Vinothkumar et al. | Design and Implementation of Router Arbitration in Network on Chip | |
JP2013005145A (ja) | パケット転送装置及びパケット転送方法 | |
JP2017120542A (ja) | 並列情報処理装置、データ転送方法及びデータ転送プログラム | |
WO2008057821A2 (en) | System and method for preventing deadlock in richly-connected multi-processor computer system | |
JP2013191067A (ja) | バス回路 | |
JP2010219800A (ja) | スイッチ装置におけるReordering処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140904 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150416 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150422 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150605 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150908 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150921 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5821624 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |