JP2010219800A - スイッチ装置におけるReordering処理方法 - Google Patents
スイッチ装置におけるReordering処理方法 Download PDFInfo
- Publication number
- JP2010219800A JP2010219800A JP2009063364A JP2009063364A JP2010219800A JP 2010219800 A JP2010219800 A JP 2010219800A JP 2009063364 A JP2009063364 A JP 2009063364A JP 2009063364 A JP2009063364 A JP 2009063364A JP 2010219800 A JP2010219800 A JP 2010219800A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- valid
- time
- invalid
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】入力部(1-1-1)〜(1-1-L)から各スイッチパスに送出される有効セル及び無効セルに対して、夫々のセルを送出した時間(セル時間)を付加して送出し、中間段Buffer(1-3-1)〜(1-3-k)は、前記各入力部から送出された前記有効セルと最新の前記無効セルを格納し、該格納した有効セルを、宛先毎に順次指定して古いセル時間が付加された有効セルから読み出して送出するとともに当該宛先の有効セルが無い時には前記格納された最新の無効セルを読み出して送出し、出力部(1-5-1)〜(1-5-N)は、前記各中間段Buffer部から受信した前記セルに付加されているセル時間と前記最新の無効セル情報を基にセルの順序を元に戻して出力する。
【選択図】図1
Description
出力部1行きのセル「1」受信、VOQ(5-4)の出力部1行きのセルを格納するQueueにセル「1」を格納、
■セル時間T2
無効セル「2」受信、レジスタ(5-3)に無効セル「2」を書き込み、
出力部2行きのセル「3」受信、VOQ(5-4)の出力部2行きのセルを格納するQueueにセル「3」を格納、
■セル時間T4
出力部3行きのセル「4」受信、VOQ(5-4)の出力部3行きのセルを格納するQueueにセル「4」を格納、
出力部4行きのセル「5」受信、VOQ(5-4)の出力部4行きのセルを格納するQueueにセル「5」を格納、
■セル時間T6
出力部1行きのセル「6」受信、VOQ(5-4)の出力部1行きのセルを格納するQueueにセル「6」を格納、
無効セル「7」受信、レジスタ(5-3)に無効セル「7」を書き込み(セル時間T2で書き込んだ内容に上書き)、
■セル時間T8
出力部4行きのセル「8」受信、VOQ(5-4)の出力部4行きのセルを格納するQueueにセル「8」を格納。
VOQ(5-4)から出力部1行きのセル「1」を読み出して送出、
■セル時間T2
VOQ(5-4)から出力部2行きのセル「3」を読み出して送出、
VOQ(5-4)から出力部3行きのセル「4」を読み出して送出、
■セル時間T4
VOQ(5-4)から出力部4行きのセル「5」を読み出して送出、
VOQ(5-4)から出力部1行きのセル「6」を読み出して送出、
■セル時間T6
VOQ(5-4)に出力部2行きのセルが格納されていないため、レジスタ(5-3)から無効セル「7」を読み出して送出、
VOQ(5-4)に出力部3行きのセルが格納されていないため、レジスタ(5-3)から無効セル「7」を読み出して送出、
■セル時間T8
VOQ(5-4)から出力部4行きのセル「8」を読み出して送出。
MEM部(6-3)を構成する各Queueの先頭セルのセル時間を比較し、最も古い時間情報(セル時間1)を持っている中間段Buffer1経由のセル「1」を読み出す、
■セル時間T2
MEM部(6-3)を構成する各Queueの先頭セルのセル時間を比較し、最も古い時間情報(セル時間2)を持っている中間段Buffer1経由のセル「2」を読み出す、
MEM部(6-3)を構成する各Queueの先頭セルのセル時間を比較し、最も古い時間情報(セル時間4)を持っている中間段Buffer1経由のセル「4」を読み出す、
■セル時間T4
MEM部(6-3)を構成する各Queueの先頭セルのセル時間を比較し、最も古い時間情報(セル時間5)を持っている中間段Buffer2経由のセル「5」を読み出す、
MEM部(6-3)を構成する各Queueの先頭セルのセル時間を比較し、最も古い時間情報(セル時間6)を持っている中間段Buffer2経由のセル「6」を読み出す、
■セル時間T6
MEM部(6-3)を構成する各Queueの先頭セルのセル時間を比較し、最も古い時間情報(セル時間7)を持っている中間段Buffer1経由のセル「7」を読み出す。
MEM部(6-3)を構成する各Queueの先頭セルのセル時間を比較すると、この時、中間段Buffer1経由のセルを格納するQueueは空であるので、中間段Buffer1経由のセルの最新無効セル情報(セル時間13)を比較セルとして使用する。比較の結果、最も古い時間情報(セル時間8)を持っている中間段Buffer2経由のセル「8」を読み出す。
MEM部(6-3)を構成する各Queueの先頭セルのセル時間を比較すると、この時、中間段Buffer1、2経由のセルを格納するQueueは空であるので、中間段Buffer1、2経由のセルの最新無効セル情報(セル時間13)を比較セルとして使用する。比較の結果、最も古い時間情報(セル時間9)を持っている中間段Buffer3経由のセル「9」を読み出す。
MEM部(6-3)を構成する各Queueの先頭セルのセル時間を比較すると、この時、中間段Buffer1、2経由のセルを格納するQueueは空なので、中間段Buffer1、2経由のセルの最新無効セル情報(セル時間13)を使用する。比較の結果、最も古い時間情報(セル時間10)を持っている中間段Buffer3経由のセル「10」を読み出す。
MEM部(6-3)を構成する各Queueの先頭セルのセル時間を比較すると、この時、中間段Buffer1、2、3経由のセルを格納するQueueは空なので、中間段Buffer1、2、3経由のセルの最新無効セル情報(セル時間13)を比較セルとして使用する。比較の結果、最も古い時間情報(セル時間12)を持っている中間段Buffer4経由のセル「12」を読み出す。
1-2、4-3 前段XBAR Switch
1-3-1〜1-3-k、5-1 中間段Buffer
1-4 後段XBAR Switch
1-5-1〜1-5-N、6-1 出力部
4-2-1〜4-2-4 時間情報付加部
4-4 時間情報生成部
5-2 有効/無効判定部
5-3 レジスタ
5-4 VOQ(Virtual Output Queue)
5-5 選択部
6-2 書込み制御部
6-3 MEM(メモリ)部
6-4 読出し制御部
6-5 Reordering処理
Claims (9)
- L(Lは2以上の整数)個の入力部と、N(Nは2以上の整数)個の出力部と、一つの前記入力部から一つの前記出力部に対してK(Kは2以上の整数)個のスイッチパスを有するとともに前記スイッチパスごとに設けられた中間段Buffer部を有するスイッチ部とからなるスイッチ装置におけるReordering処理方法であって、
前記入力部から前記各スイッチパスに送出される有効セル及び有効セルがない場合に挿入して送出される無効セルに対して、夫々のセルを送出した時間(セル時間)を付加するセル送出時間情報付加ステップ、
前記各入力部から送出された前記有効セルと最新の前記無効セルを前記中間段Buffer部に格納し、該格納された有効セルを、宛先毎に順次指定して古いセル時間が付加された有効セルから読み出して送出するとともに当該宛先の有効セルが無い時には前記格納された最新の無効セルを読み出して送出する中間段Buffer処理ステップ、
前記各中間段Buffer部から受信した前記有効セルに付加されているセル時間および前記最新の無効セルに付加されているセル時間を基に、有効セルの順序を元に戻して前記出力部から出力するReordering処理ステップ、
からなることを特徴とするスイッチ装置におけるReordering処理方法。 - 前記セル送出時間情報付加ステップは、1セル送出する毎にセル時間をカウントするステップ、前記送出される有効セル及び無効セルに前記カウントしたセル時間を順次付加するステップ、とからなることを特徴とする請求項1に記載のスイッチ装置におけるReordering処理方法。
- 前記中間段Buffer処理ステップは、前記各入力部から送出された前記有効セルと前記無効セルとを分ける有効/無効判定ステップ、該有効/無効判定ステップで分けられた無効セルを受信して上書きすることにより常に最新の無効セルを1セルだけ保持するステップ、前記有効/無効判定ステップで分けられた有効セルを受信して宛先毎にQueueに格納するステップ、前記宛先毎のQueueを順次指定してその先頭に格納されている有効セルを読み出して出力するステップ、指定したQueueに前記有効セルが格納されていないとき前記保持中の無効セルを読み出して出力するステップ、とからなることを特徴とする請求項1または2に記載のスイッチ装置におけるReordering処理方法。
- 前記Reordering処理ステップは、入力された前記有効セルを、該セルが経由した前記中間段Buffer毎に格納するK個のQueueで構成されたMEM(メモリ)部へ格納するステップ、入力された前記無効セルのセル時間を、該無効セルが経由した前記中間段Buffer毎に上書きして格納するステップ、前記MEM(メモリ)部の各Queueの先頭に格納されている有効セルのセル時間比較をセル送出タイミング毎に行って最も古いセル時間が付加された有効セルから順に読み出すステップ、有効セルがないQueueが発生したとき当該Queueに対応して格納されている前記無効セルのセル時間を比較対象に加えて前記セル時間比較を行い、該無効セルのセル時間よりも古いセル時間が付加された有効セルの中で最も古いセル時間が付加された有効セルを読み出すステップ、前記読み出した有効セルを出力するステップ、とからなることを特徴とする請求項1〜3の何れか1項に記載のスイッチ装置におけるReordering処理方法。
- L(Lは2以上の整数)個の入力部と、N(Nは2以上の整数)個の出力部と、一つの前記入力部から一つの前記出力部に対してK(Kは2以上の整数)個のスイッチパスを有するとともに前記スイッチパスごとに設けられた中間段Buffer部を有するスイッチ部とからなるスイッチ装置であって、
前記各入力部に、前記各スイッチパスに送出される有効セル及び有効セルがない場合に挿入して送出される無効セルに対して、夫々のセルを送出した時間(セル時間)を付加するセル送出時間情報付加手段を設け、
前記各中間段Buffer部に、前記各入力部から送出された前記有効セルと最新の前記無効セルを格納し、宛先毎に順次指定して古いセル時間が付加された有効セルから読み出して送出するとともに当該宛先の有効セルが無い時には前記最新の無効セルを読み出して送出する中間段Buffer処理手段を設け、
前記各出力部に、受信した前記有効セルに付加されているセル時間および前記最新の無効セルに付加されているセル時間を基に前記有効セルの順序を元に戻して出力するReordering処理手段を設けたことを特徴とするスイッチ装置。 - 前記セル送出時間情報付加手段は、1セル送出する毎にセル時間をカウントアップするカウンタによりカウントしたセル時間(カウント値)を出力する時間情報生成部と、該時間情報生成部から受信したセル時間情報を、当該入力部に入力された前記有効セル及び無効セルに順次付加して送出する時間情報付加部と、を備えていることを特徴とする請求項5に記載のスイッチ装置。
- 前記中間段Buffer処理手段は、入力された前記有効セルと前記無効セルとを分ける有効/無効判定部と、該有効/無効判定部で分けられた無効セルを受信して上書きすることにより最新の無効セルを1セルだけ保持するレジスタと、宛先単位にQueueを配備し、前記有効/無効判定部で分けられた有効セルを受信して宛先毎に前記Queueに格納するVOQ(Virtual Output Queue)と、前記VOQの各Queueを順次指定してその先頭に格納されている有効セル読み出すとともに、指定したQueueに前記有効セルが格納されていないとき前記レジスタに格納されている無効セルを読み出し、該読み出した有効セルまたは無効セルを送出する選択部と、を備えていることを特徴とする請求項5または6に記載のスイッチ装置。
- 前記Reordering処理手段は、前記有効セルが入力されたとき、該有効セルをMEM(メモリ)部へ送出する機能、および前記無効セルが入力されたとき、該無効セルに付加されているセル時間と該無効セルが経由した前記中間段Bufferの情報を読出制御部へ送出する機能を有する書込み制御部と、前記書込み制御部から入力された前記有効セルを該セルが経由した前記中間段Buffer毎に格納するK個のQueueで構成された前記MEM(メモリ)部と、前記書込み制御部から入力された前記無効セルのセル時間を、該無効セルが経由した前記中間段Buffer毎に上書きして格納する機能、前記MEM(メモリ)部の各Queueの先頭に格納されている有効セルのセル時間比較をセル送出タイミング毎に行って最も古いセル時間が付加された有効セルから順に読み出す機能、有効セルがないQueueが発生したとき当該Queueに対応して格納されている前記無効セルのセル時間を比較対象に加えて前記セル時間比較を行い、該無効セルのセル時間よりも古いセル時間が付加された有効セルの中で最も古いセル時間が付加された有効セルを読み出す機能、および前記読み出した有効セルを出力する機能を有する前記読出し制御部と、を備えていることを特徴とする請求項5〜7の何れか1項に記載のスイッチ装置。
- 前記スイッチ装置は、L個の入力部、K個の中間段Buffer、N個の出力部で構成されるロードバランス型スイッチであることを特徴とする請求項5〜8の何れか1項に記載のスイッチ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009063364A JP5338404B2 (ja) | 2009-03-16 | 2009-03-16 | スイッチ装置におけるReordering処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009063364A JP5338404B2 (ja) | 2009-03-16 | 2009-03-16 | スイッチ装置におけるReordering処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010219800A true JP2010219800A (ja) | 2010-09-30 |
JP5338404B2 JP5338404B2 (ja) | 2013-11-13 |
Family
ID=42978163
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009063364A Expired - Fee Related JP5338404B2 (ja) | 2009-03-16 | 2009-03-16 | スイッチ装置におけるReordering処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5338404B2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05207062A (ja) * | 1992-01-27 | 1993-08-13 | Nec Corp | パケット交換方式 |
JP2000165412A (ja) * | 1998-08-21 | 2000-06-16 | Nippon Telegr & Teleph Corp <Ntt> | Atmスイッチ |
-
2009
- 2009-03-16 JP JP2009063364A patent/JP5338404B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05207062A (ja) * | 1992-01-27 | 1993-08-13 | Nec Corp | パケット交換方式 |
JP2000165412A (ja) * | 1998-08-21 | 2000-06-16 | Nippon Telegr & Teleph Corp <Ntt> | Atmスイッチ |
Also Published As
Publication number | Publication date |
---|---|
JP5338404B2 (ja) | 2013-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9426083B2 (en) | Consistency checking for credit-based control of data communications | |
US9313115B2 (en) | Traffic generator with priority flow control | |
JP5028431B2 (ja) | ネットワーク中継装置およびパケット振り分け方法 | |
US6907041B1 (en) | Communications interconnection network with distributed resequencing | |
US8687483B2 (en) | Parallel traffic generator with priority flow control | |
US9319310B2 (en) | Distributed switchless interconnect | |
US9172660B2 (en) | Switch fabric with collector-based cell reordering | |
US20110261705A1 (en) | Mapping Traffic Classes to Flow Control Groups | |
US8189578B2 (en) | Simple fairness protocols for daisy chain interconnects | |
US9001841B2 (en) | Communication control device, parallel computer system, and communication control method | |
JP4588259B2 (ja) | 通信システム | |
JP2008042504A (ja) | スイッチ装置、スイッチ方法、及びプログラム | |
US9210093B2 (en) | Alignment circuit and receiving apparatus | |
JP5338404B2 (ja) | スイッチ装置におけるReordering処理方法 | |
KR20150112932A (ko) | 수동 연결성 광학 모듈 | |
US10609188B2 (en) | Information processing apparatus, information processing system and method of controlling information processing system | |
US9503396B2 (en) | Cell forwarding order selection for sending packets | |
JP2009177256A (ja) | パケットスイッチ装置およびパケットスイッチ方法 | |
JP2009188623A (ja) | ネットワーク中継装置およびネットワーク中継方法 | |
JP2009188501A (ja) | スイッチ装置およびセル落ち検出方法 | |
JP2015525984A (ja) | 通信システム、制御装置、通信方法及びプログラム | |
US20230171201A1 (en) | Method for sending data packet and network device | |
JP2016116056A (ja) | 伝送装置及び伝送方法 | |
US9148377B2 (en) | Method and system for transmitting data packets in a network | |
KR100429907B1 (ko) | 유니캐스트 패킷과 멀티캐스트 패킷 서비스를 위한 라우터및 라우팅 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20110706 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120123 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130709 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130722 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |