JP5573491B2 - データ転送システム、スイッチ及びデータ転送方法プロセッサ間ネットワーク - Google Patents
データ転送システム、スイッチ及びデータ転送方法プロセッサ間ネットワーク Download PDFInfo
- Publication number
- JP5573491B2 JP5573491B2 JP2010186327A JP2010186327A JP5573491B2 JP 5573491 B2 JP5573491 B2 JP 5573491B2 JP 2010186327 A JP2010186327 A JP 2010186327A JP 2010186327 A JP2010186327 A JP 2010186327A JP 5573491 B2 JP5573491 B2 JP 5573491B2
- Authority
- JP
- Japan
- Prior art keywords
- arbitration
- input
- data
- data transfer
- strength information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17306—Intercommunication techniques
- G06F15/17325—Synchronisation; Hardware support therefor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/17—Interaction among intermediate nodes, e.g. hop by hop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/30—Flow control; Congestion control in combination with information about buffer occupancy at either end or at transit nodes
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Signal Processing (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Multi Processors (AREA)
- Bus Control (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
まず、図1を参照して、本発明の第1の実施の形態にかかる並列コンピュータの概要となるデータ転送システムについて説明する。図1は、本発明の第1の実施の形態にかかる並列コンピュータの概要となるデータ転送システムの構成を示す図である。
入力ポート251〜254のそれぞれは、複数のデータ転送部517〜536のうち、いずれかから送信されたデータを入力する。
出力ポート255〜256のそれぞれは、複数のプロセッサ501〜516及び複数のデータ転送部517〜536のうち、いずれかに送信されるデータを出力する。
調停手段259は、次の転送先が同じ競合データについて調停を実行する。また、調停手段259は、複数のデータ転送部から複数の入力ポートを介して競合データを受信して調停を実行する場合には、複数の入力ポートの中でそれぞれの入力ポートを選択し、その入力ポートから競合データを入力する割合を示す選択割合を、各入力ポートから受信した強度情報が示す競合数の多さに関する入力ポート間の割合に応じて決定する。
強度情報通知手段260は、調停を行った競合データの競合数を示す強度情報を次の転送先に送信する。
調停手段259は、複数のデータ転送部から入力ポートのそれぞれを介して、次の転送先が同じ競合データを受信した場合、受信した競合データの調停を実行する。調停手段259は、調停において、複数の入力ポートの中でそれぞれの入力ポートを選択し、その入力ポートから競合データを入力する割合を示す選択割合を、各入力ポートから受信した強度情報が示す競合数の多さに関する入力ポート間の割合に応じて決定する。調停手段259は、決定した選択割合で、競合データの調停を実行する。
強度情報通知手段260は、調停を行った競合データの競合数を示す強度情報を次の転送先に送信する。
並列コンピュータ1は、プロセッサ101〜116、及び、プロセス間ネットワーク10を有する。プロセス間ネットワーク102は、スイッチ116〜136を有する。
まず、調停回路301は、すべての強度カウンタ302〜305を対応する強度レジスタ223〜226から出力された強度317〜320で初期化する(ステップS101)。これは、マルチプレクサ(MUX)311〜314で強度317〜320を選択することにより行う。また、この時に、調停回路301は、強度合計レジスタ316に0を格納して、強度合計レジスタ316を初期化する。
続いて、図15を参照して、本発明の第2の実施の形態にかかる並列コンピュータのスイッチの概要となるデータ転送部について説明する。図15は、本発明の第2の実施の形態にかかる並列コンピュータのスイッチの概要となるデータ転送部の構成を示す図である。なお、本発明の第2の実施の形態にかかる並列コンピュータの概要となるデータ転送システムの構成は、発明の第1の実施の形態にかかるデータ転送システムの構成と同様であるため、説明を省略する。
入力ポート651〜654のそれぞれは、複数のデータ転送部517〜536のうち、いずれかから送信されたデータを入力する。
出力ポート655〜656のそれぞれは、複数のプロセッサ501〜516及び複数のデータ転送部517〜536のうち、いずれかに送信されるデータを出力する。
調停手段659は、次の転送先が同じ競合データについて調停を実行する。また、調停手段659は、複数のデータ転送部から複数の入力ポートを介して複数のデータを受信して調停を実行する場合には、複数の入力ポートの中でそれぞれの入力ポートを選択し、その入力ポートから競合データを入力する割合を示す選択割合を、各入力ポートから受信した強度情報が示す値の多さに関する入力ポート間の割合に応じて決定する。
強度情報通知手段660は、複数のデータ転送部から複数の入力ポートを介して強度情報を受信した場合に、受信した強度情報のそれぞれが示す値の合計値を示す強度情報を生成する。強度情報通知手段660は、生成した強度情報を複数の次の転送先のそれぞれに対して複数の出力ポートを介して同じ強度情報を送信する。
複数のプロセッサ501〜516は、初期値を示す強度情報を転送先のデータ転送部に出力する。強度情報通知手段660は、複数のデータ転送部から複数の入力ポートを介して強度情報を受信した場合に、受信した強度情報のそれぞれが示す値の合計値を示す強度情報を生成する。強度情報通知手段660は、生成した強度情報を複数の次の転送先のそれぞれに対して複数の出力ポートを介して同じ強度情報を送信する。
調停手段659は、複数のデータ転送部から入力ポートのそれぞれを介して、次の転送先が同じ競合データを受信した場合、受信した競合データの調停を実行する。調停手段659は、調停において、複数の入力ポートの中でそれぞれの入力ポートを選択し、その入力ポートから競合データを入力する割合を示す選択割合を、各入力ポートから受信した強度情報が示す値の多さに関する入力ポート間の割合に応じて決定する。調停手段659は、決定した選択割合で、競合データの調停を実行する。
続いて、図17を参照して、本発明の第3の実施の形態にかかる並列コンピュータのスイッチの概要となるデータ転送部について説明する。図17は、本発明の第3の実施の形態にかかる並列コンピュータのスイッチの概要となるデータ転送部の構成を示す図である。なお、本発明の第3の実施の形態にかかる並列コンピュータの概要となるデータ転送システムの構成は、発明の第1の実施の形態にかかるデータ転送システムの構成と同様であるため、説明を省略する。
入力ポート751〜754のそれぞれは、複数のデータ転送部のうち、いずれかから送信されたデータを入力する。
出力ポート755〜756のそれぞれは、複数のプロセッサ及び複数のデータ転送部のうち、いずれかに送信されるデータを出力する。
調停手段759は、次の転送先が同じ競合データについて調停を実行する。また、調停手段759は、複数のデータ転送部から複数の入力ポートを介して複数のデータを受信して前記調停を実行する場合には、複数の入力ポートの中でそれぞれの入力ポートを選択し、その入力ポートから競合データを入力する割合を示す選択割合を、各入力ポートについての転送経路数情報が示す転送経路数の多さに関する入力ポート間の割合に応じて決定する。
記憶手段760は、複数のデータ転送部から自データ転送部にデータが入力される複数の入力ポートのそれぞれについて、前記複数のプロセッサから入力ポートにデータが転送される転送経路数を示す転送経路数情報を格納する。
調停手段759は、複数のデータ転送部から入力ポートのそれぞれを介して、次の転送先が同じ競合データを受信した場合、受信した競合データの調停を実行する。調停手段759は、調停において、複数の入力ポートの中でそれぞれの入力ポートを選択し、その入力ポートから競合データを入力する割合を示す選択割合を、各入力ポートについての転送経路数情報が示す転送経路数の多さに関する入力ポート間の割合に応じて決定する。調停手段759は、決定した選択割合で、競合データの調停を実行する。
5 データ転送システム
10 プロセッサ間ネットワーク
20、60、70 データ転送部
101、102、103、104、105、106、107、108、109、110、111、112、113、114、115、116、501、502、503、504、505、506、507、508、509、510、511、512、513、514、515、516、801、802,803、805、901、902、903、905、1001、1002、1003、1005、1101、1102、1103、1105、1203、1303、1403、1503、1601、1602、1604、1605、1607、1609、1610、1801、1802、1901、1902、2001、2002 プロセッサ
117、118、119、120、121、122、123、124、125、126、127、128、129、130、131、132、132、133、134、135、136、201、517、518、519、520、521、522、523、524、525、526、527、528、529、530、531、532、533、534、535、536、701、804、904、1004、1104、1201、1202、1204、1301、1302、1304、1401、1402、1404、1501、1604、1603、1606、1608、1701、1803、1804、1805、1903、1904、2003 スイッチ
202、203、204、205、251、252、253、254、651、652、653、654、702、703、704、705、751、752、753、754、1702、1703、1704、1705 入力ポート
206、207、208、209、255、256、257、258、655、656、657、658、706、707、708、709、755、756、757、758、1706、1707、1708、1709 出力ポート
210、211、212、213、710、711、712、713 入力FIFOメモリ
214、714、1718 クロスバスイッチ
215、216、217、218、715、716、717、718 出力FIFOメモリ
219、220、221、222、301、601、719、720、721、722、1719 調停回路
223、224、225、226、723、724、725、726 強度レジスタ
227、228、229、230、311、312、313、314、611、612、613、614、727、728、729、730 マルチプレクサ(MUX)
259、659、759 調停手段
260、660、760 強度情報通知手段
302、303、304、305、602、603、604、605 強度カウンタ
306、606 選択回路
307、308、309、310、607、608、609、610 1減算器
315、615 強度計算回路
316、616 強度合計レジスタ
317、318、319、320、617、618、619、620 強度
321、322、323、324、621、622、623、624 調停参加信号
401 送り先プロセッサ番号
402 送り元プロセッサ番号
403 調停での強度
404 書き込みアドレス
405 データ長
806、807、808、809、906、907、908、909、1006、1007、1008、1009、1106、1107、1108、1109、1206、1207、1208、1209、1306、1307、1308、1309、1406、1407、1408、1409 強度カウンタ値
810、811、812、813、910、911、912、913、1010、1011、1012、1013、1110、1111、1112、1113、1210、1211、1212、1213、1310、1311、1312、1313、1410、1411、1412、1413 調停参加信号値
814、914、1014、1114、1214、1314、1414 強度合計レジスタ値
1502 信号線
1710、1711、1712、1713、1714、1715、1716、1717 FIFOメモリ
Claims (10)
- 複数のプロセッサと、当該複数のプロセッサに含まれる一のプロセッサから他のプロセッサに対するデータ転送を複数の入力及び出力ポートを介して実行する複数のデータ転送部とを備えたデータ転送システムであって、
前記データ転送部は、
次の転送先が同じ競合データについて調停を実行する調停手段と、
調停を行った競合データの競合数を示す強度情報を次の転送先に送信する強度情報通知手段と、を有し、
前記調停手段は、複数のデータ転送部から複数の入力ポートを介して競合データを受信して前記調停を実行する場合には、複数の入力ポートの中でそれぞれの入力ポートを選択し、その入力ポートから競合データを入力する割合を示す選択割合を、各入力ポートから受信した強度情報が示す競合数の多さに関する入力ポート間の割合に応じて決定する
データ転送システム。 - 前記強度情報通知手段は、前記調停を行った競合データのそれぞれに対応付けて、当該調停を行った競合データの競合数を示す強度情報を次の転送先に送信し、
前記調停手段は、それぞれが複数の出力ポートのそれぞれに対応し、対応する出力ポートを介して次の転送先に送信される競合データについて、前記調停を実行する複数の調停回路を含み、
前記調停回路は、前記各入力ポートから受信した強度情報のうち、当該調停回路に対応する出力ポートを介して送信される競合データに対応付けられた強度情報に基づいて、前記選択割合を決定する請求項1に記載のデータ転送システム。 - 前記強度情報通知手段は、それぞれが前記複数の出力ポートのそれぞれに対応し、対応する出力ポートを介して送信される競合データのそれぞれに前記強度情報を対応付けて、当該出力ポートを介して次の転送先に送信する複数の強度情報通知回路を含み、
前記強度情報通知回路は、当該強度情報通知回路に対応する出力ポートを介して送信される競合データに対応付けられた強度情報に基づいて、前記競合データの競合数を算出する請求項2に記載のデータ転送システム。 - 前記調停回路は、前記調停を実行する場合には、それぞれが前記複数の入力ポートのそれぞれに対応し、対応する入力ポートを選択し、その入力ポートから競合データを入力した数をカウントする複数のカウンタを含み、当該複数のカウンタに含まれるそれぞれのカウンタについて、カウンタのカウント数が、当該カウンタに対応する入力ポートから受信した強度情報が示す競合数と一致するまで、前記複数の入力ポートの中でそれぞれの入力ポートを選択し、その入力ポートから競合データを入力する請求項2又は3に記載のデータ転送システム。
- 前記調停手段は、より多い競合数を示す強度情報を受信した入力ポートからの競合データを優先して、次の転送先に送信する請求項1乃至4のいずれか1項に記載のデータ転送システム。
- 前記競合データは、データ転送先のプロセッサを示す転送先プロセッサ情報を含むパケットであり、
前記データ転送部は、前記パケットに含まれる転送先プロセッサ情報に基づいて、前記パケットをルーティングするスイッチである請求項1乃至5のいずれか1項に記載のデータ転送システム。 - 複数のプロセッサと、当該複数のプロセッサに含まれる一のプロセッサから他のプロセッサに対するデータ転送を複数の入力及び出力ポートを介して実行する複数のデータ転送部とを備えたデータ転送システムであって、
前記プロセッサは、
初期値を示す強度情報を次の転送先に送信し、
前記データ転送部は、
次の転送先が同じ競合データについて調停を実行する調停手段と、
複数のデータ転送部から複数の入力ポートを介して強度情報を受信した場合に、受信した強度情報のそれぞれが示す値の合計値を示す強度情報を生成して、複数の次の転送先のそれぞれに対して複数の出力ポートを介して同じ強度情報を送信する強度情報通知手段と、を有し、
前記調停手段は、複数のデータ転送部から複数の入力ポートを介して複数のデータを受信して前記調停を実行する場合には、複数の入力ポートの中でそれぞれの入力ポートを選択し、その入力ポートから競合データを入力する割合を示す選択割合を、各入力ポートから受信した強度情報が示す値の多さに関する入力ポート間の割合に応じて決定する
データ転送システム。 - 複数のプロセッサと、当該複数のプロセッサに含まれる一のプロセッサから他のプロセッサに対するデータ転送を複数の入力及び出力ポートを介して実行する複数のデータ転送部とを備えたデータ転送システムであって、
前記データ転送部は、
複数のデータ転送部からデータが入力される複数の入力ポートのそれぞれについて、入力ポートに対して前記複数のプロセッサからデータが転送される転送経路数を示す転送経路数情報を格納する記憶手段と、
次に転送する先が同じ競合データについて調停を実行する調停手段と、を有し、
前記調停手段は、複数のデータ転送部から複数の入力ポートを介して複数のデータを受信して前記調停を実行する場合には、複数の入力ポートの中でそれぞれの入力ポートを選択し、その入力ポートから競合データを入力する割合を示す選択割合を、各入力ポートについての転送経路数情報が示す転送経路数の多さに関する入力ポート間の割合に応じて決定する
データ転送システム。 - それぞれが複数接続され、複数のプロセッサに含まれる一のプロセッサから他のプロセッサに対するデータ転送を複数の入力及び出力ポートを介して実行するスイッチであって、
次の転送先が同じ競合データについて調停を実行する調停手段と、
調停を行った競合データの競合数を示す強度情報を次の転送先に送信する強度情報通知手段と、を有し、
前記調停手段は、複数のスイッチから複数の入力ポートを介して競合データを受信して前記調停を実行する場合には、複数の入力ポートの中でそれぞれの入力ポートを選択し、その入力ポートから競合データを入力する割合を示す選択割合を、各入力ポートから受信した強度情報が示す競合数の多さに関する入力ポート間の割合に応じて決定する
スイッチ。 - 複数のプロセッサに含まれる一のプロセッサから他のプロセッサに対するデータ転送を複数の入力及び出力ポートを介して実行する複数のデータ転送部のそれぞれにおけるデータ転送方法であって、
次の転送先が同じ競合データについて調停を実行する調停ステップと、
調停を行った競合データの競合数を示す強度情報を次の転送先に送信する強度情報通知ステップと、を備え、
前記調停ステップでは、複数のデータ転送部から複数の入力ポートを介して競合データを受信して前記調停を実行する場合には、複数の入力ポートの中でそれぞれの入力ポートを選択し、その入力ポートから競合データを入力する割合を示す選択割合を、各入力ポートから受信した強度情報が示す競合数の多さに関する入力ポート間の割合に応じて決定する
データ転送方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010186327A JP5573491B2 (ja) | 2010-08-23 | 2010-08-23 | データ転送システム、スイッチ及びデータ転送方法プロセッサ間ネットワーク |
US13/213,371 US9195629B2 (en) | 2010-08-23 | 2011-08-19 | Data transfer system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010186327A JP5573491B2 (ja) | 2010-08-23 | 2010-08-23 | データ転送システム、スイッチ及びデータ転送方法プロセッサ間ネットワーク |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012043363A JP2012043363A (ja) | 2012-03-01 |
JP5573491B2 true JP5573491B2 (ja) | 2014-08-20 |
Family
ID=45594992
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010186327A Active JP5573491B2 (ja) | 2010-08-23 | 2010-08-23 | データ転送システム、スイッチ及びデータ転送方法プロセッサ間ネットワーク |
Country Status (2)
Country | Link |
---|---|
US (1) | US9195629B2 (ja) |
JP (1) | JP5573491B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5682391B2 (ja) * | 2011-03-22 | 2015-03-11 | 富士通株式会社 | データ転送装置、並列計算機システムおよびデータ転送装置の制御方法 |
JP6350098B2 (ja) * | 2014-08-11 | 2018-07-04 | 富士通株式会社 | 演算処理装置,情報処理装置,及び情報処理装置の制御方法 |
WO2016049903A1 (en) * | 2014-09-30 | 2016-04-07 | Alcatel-Lucent Shanghai Bell Co., Ltd | Method and apparatus for intersect parallel data between multi-ingress and multi-egress |
US20190372903A1 (en) * | 2018-06-04 | 2019-12-05 | Lightfleet Corporation | Priority-based arbitration for parallel multicast routing with self-directed data packets |
US20180367870A1 (en) * | 2017-06-14 | 2018-12-20 | Quanta Computer Inc. | System for determining slot location in an equipment rack |
CN109614578B (zh) * | 2018-12-13 | 2023-06-02 | 上海集成电路研发中心有限公司 | 一种小波分解电路 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2232507A1 (en) * | 1995-09-22 | 1997-03-27 | Mci Communications Corporation | Communication system and method providing optimal restoration of failed paths |
US6359861B1 (en) * | 1997-10-08 | 2002-03-19 | Massachusetts Institute Of Technology | Method for scheduling transmissions in a buffered switch |
US6072772A (en) * | 1998-01-12 | 2000-06-06 | Cabletron Systems, Inc. | Method for providing bandwidth and delay guarantees in a crossbar switch with speedup |
US6683885B1 (en) * | 1999-02-24 | 2004-01-27 | Hitachi, Ltd. | Network relaying apparatus and network relaying method |
US7027462B2 (en) * | 2001-01-02 | 2006-04-11 | At&T Corp. | Random medium access methods with backoff adaptation to traffic |
US7007123B2 (en) * | 2002-03-28 | 2006-02-28 | Alcatel | Binary tree arbitration system and method using embedded logic structure for controlling flag direction in multi-level arbiter node |
US8090869B2 (en) * | 2002-06-04 | 2012-01-03 | Alcatel Lucent | Priority-biased exit queue arbitration with fairness |
JP3716238B2 (ja) * | 2002-08-21 | 2005-11-16 | エヌイーシーコンピュータテクノ株式会社 | クロスバスイッチの調停制御方法及びクロスバスイッチの調停制御方式 |
JP2004086304A (ja) * | 2002-08-23 | 2004-03-18 | Nec Computertechno Ltd | 調停回路付きマトリックススイッチをもつ情報処理システム |
WO2005043328A2 (en) * | 2003-10-29 | 2005-05-12 | Interactic Holdings, Llc | Highly parallel switching systems utilizing error correction |
US7600023B2 (en) * | 2004-11-05 | 2009-10-06 | Hewlett-Packard Development Company, L.P. | Systems and methods of balancing crossbar bandwidth |
US7478183B2 (en) * | 2006-05-03 | 2009-01-13 | Cisco Technology, Inc. | Method and system for n dimension arbitration algorithm—scalable to any number of end points |
JP4687925B2 (ja) | 2008-02-13 | 2011-05-25 | エヌイーシーコンピュータテクノ株式会社 | 優先調停システム及び優先調停方法 |
JP5382003B2 (ja) | 2009-02-02 | 2014-01-08 | 富士通株式会社 | 調停装置 |
US20100325327A1 (en) * | 2009-06-17 | 2010-12-23 | Freescale Semiconductor, Inc. | Programmable arbitration device and method therefor |
-
2010
- 2010-08-23 JP JP2010186327A patent/JP5573491B2/ja active Active
-
2011
- 2011-08-19 US US13/213,371 patent/US9195629B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012043363A (ja) | 2012-03-01 |
US20120047349A1 (en) | 2012-02-23 |
US9195629B2 (en) | 2015-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5573491B2 (ja) | データ転送システム、スイッチ及びデータ転送方法プロセッサ間ネットワーク | |
US9742630B2 (en) | Configurable router for a network on chip (NoC) | |
KR20210131293A (ko) | 복수의 프로세싱 엔진들을 상호접속하는 온-칩 라우터들의 매트릭스 및 이를 사용하여서 라우팅하는 방법 | |
US7773616B2 (en) | System and method for communicating on a richly connected multi-processor computer system using a pool of buffers for dynamic association with a virtual channel | |
US7773618B2 (en) | System and method for preventing deadlock in richly-connected multi-processor computer system using dynamic assignment of virtual channels | |
JP5821624B2 (ja) | 通信制御装置、並列計算機システム及び通信制御方法 | |
KR100905802B1 (ko) | 컴퓨터 시스템의 입력/출력 노드에서 태깅 및 중재 매카니즘 | |
JPH05242019A (ja) | 先読み優先調停システム及び方法 | |
US9185026B2 (en) | Tagging and synchronization for fairness in NOC interconnects | |
US6681274B2 (en) | Virtual channel buffer bypass for an I/O node of a computer system | |
US9288258B2 (en) | Communication using integrated circuit interconnect circuitry | |
US6807599B2 (en) | Computer system I/O node for connection serially in a chain to a host | |
US20080109586A1 (en) | System and method for arbitration for virtual channels to prevent livelock in a richly-connected multi-processor computer system | |
US6839784B1 (en) | Control unit of an I/O node for a computer system including a plurality of scheduler units each including a plurality of buffers each corresponding to a respective virtual channel | |
US6820151B2 (en) | Starvation avoidance mechanism for an I/O node of a computer system | |
CN114968866A (zh) | 优先级分组轮询仲裁器及其仲裁方法、交叉开关和芯片 | |
EP1187422B1 (en) | Method and device for tunable packet arbitration | |
JP3481445B2 (ja) | 競合調停方法 | |
US11093436B2 (en) | Arithmetic processing device, information processing apparatus, and control method of the arithmetic processing device | |
JP6350098B2 (ja) | 演算処理装置,情報処理装置,及び情報処理装置の制御方法 | |
JP2004102607A (ja) | クロスバー調停システム | |
JP4679601B2 (ja) | パケット制御回路、パケット処理装置、および、パケット処理方法 | |
WO2008057821A2 (en) | System and method for preventing deadlock in richly-connected multi-processor computer system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130705 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140318 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140401 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140514 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140603 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140616 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5573491 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |