JP4687925B2 - 優先調停システム及び優先調停方法 - Google Patents
優先調停システム及び優先調停方法 Download PDFInfo
- Publication number
- JP4687925B2 JP4687925B2 JP2008031545A JP2008031545A JP4687925B2 JP 4687925 B2 JP4687925 B2 JP 4687925B2 JP 2008031545 A JP2008031545 A JP 2008031545A JP 2008031545 A JP2008031545 A JP 2008031545A JP 4687925 B2 JP4687925 B2 JP 4687925B2
- Authority
- JP
- Japan
- Prior art keywords
- packet
- latency
- cpu
- routing
- cpus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本動作例では、リクエスタCPU3010から送信先のハードウエア資源である共有資源IOH3320までの経路は、クロスバ3000、クロスバ3200およびクロスバ3300経由とする(経路1)。
本動作例では、リクエスタCPU3011から共有資源IOH3220までの経路は、クロスバ3000およびクロスバ3200経由とする(経路2)。
本動作例では、リクエスタCPU3110から共有資源IOH3220までの経路は、クロスバ3100、クロスバ3300およびクロスバ3200経由とする(経路3)。
また、本実施の形態の動作例において、調停待ち時間は一律15と設定される。
尚、パケットヘッダに設定するルーティング情報については、本実施の形態の動作説明では詳しく言及しないが、一般的なルーティング情報相当のものである。ルーティング情報は、クロスバ内で解析することにより、出力先のポートが判断できる情報を含んでいるものとして扱う。
リクエスタCPU3010は共有資源IOH3220へのリクエストパケットを生成し、クロスバNC3000へ送出する。この際、リクエスタCPU3010は、共有資源IOH03220までのルーティング情報および最短レイテンシ値(=30)を自CPUのルーティングテーブルから求め、パケットのヘッダの行き先指定フィールドと、レイテンシフィールドに設定する。リクエスタCPU2010からのリクエストパケットはクロスバNC3000のポート0のパケット受信部に受信される。クロスバNC3000のポート0のパケット受信部は、受信したパケットのパケットヘッダ内の行き先指定フィールドを参照し、出力先はポート3と判断し、クロスバNC3000のポート3の出力調停部に対して調停リクエストを出力する。また、これと同時にリクエスタCPU3010からのリクエストパケットのレイテンシフィールド値(=30)もクロスバNC3000のポート3の出力調停部に対して出力する。
リクエスタCPU3010は共有資源IOH3220へのリクエストパケットを生成し、クロスバNC3000へ送出する。この際、リクエスタCPU3010は、共有資源IOH03220までのルーティング情報および最短レイテンシ値をルーティングテーブルRから求め、パケットのヘッダの行き先指定フィールドF1と、レイテンシフィールドF2に設定する。
R1010、1011、1110、1111、1220、1221、1320、1321 ルーティングテーブル
NC1000、1100、1200、1300 クロスバ
IOH1220、1221、1320、1321 共有資源
C1 行き先解析回路
C2 調停回路
CPU3010、3011、3110 リクエスタ
R3010、3011、3110、3220、3320 ルーティングテーブル
IOH3220、3320 共有資源
R ルーティング
F1 行き先指定フィールド
F2 レイテンシフィールド
Claims (10)
- 複数のCPUと、
前記複数のCPUからアクセスされる複数のハードウエア資源と、
前記複数のCPUの各々に対応する記憶領域に設定され、自CPUと前記複数のハードウエア資源の各々とのレイテンシを示すレイテンシ情報を格納する複数のルーティングテーブルと、
前記複数のCPUと前記複数のハードウエア資源との間で交換されるパケットのルーティングを行う複数のクロスバとを具備し、
前記複数のCPUの各々は、送信パケットを前記複数のハードウエア資源のうちの送信先ハードウエア資源に送信するとき、前記複数のルーティングテーブルのうち自CPUに対応するルーティングテーブルにおいて前記送信先ハードウエア資源に対応する前記レイテンシ情報を前記送信パケットに付加し、
前記複数のクロスバの各々は、複数のパケットを受信したとき、受信した複数のパケットの各々の前記レイテンシ情報を参照してレイテンシが大きいパケットを優先的に前記送信先ハードウエア資源の方に送信する優先調停処理を実行する
優先調停システム。 - 請求項1に記載された優先調停システムであって、
前記レイテンシ情報は前記複数のCPUの各々から前記複数のハードウエア資源の各々への片道レイテンシを示し、
前記複数のハードウエア資源の各々は、返信パケットを前記複数のCPUのうちの送信先CPUに返信するとき、前記複数のCPUの各々への片道レイテンシを示す復路レイテンシ情報を格納するハードウエア資源側ルーティングテーブルを参照して、前記送信先CPUに対応する前記復路レイテンシ情報を前記返信パケットに付加し、
前記複数のクロスバの各々は、前記複数のハードウエア資源の側から複数のパケットを受信したとき、受信した複数のパケットの各々の前記復路レイテンシ情報を参照して、レイテンシが大きいパケットを優先的に前記送信先CPUの方に送信する
優先調停システム。 - 請求項1または2に記載された優先調停システムであって、
前記複数のルーティングテーブルの各々は、前記複数のCPUのうちの自ルーティングテーブルに対応するCPUと前記複数のハードウエア資源の各々との間でのパケット転送のルートを示すルーティング情報を格納する
優先調停システム。 - 請求項3に記載された優先調停システムであって、
前記ルーティング情報は前記複数のCPUの各々から前記複数のハードウエア資源の各々へのルートを示し、
前記複数のハードウエア資源側ルーティングテーブルの各々は、前記複数のハードウエア資源のうちの自ハードウエア資源側ルーティングテーブルに対応するハードウエア資源から前記複数のCPU資源の各々へのパケット転送のルートを示す復路ルーティング情報を格納する
優先調停システム。 - 請求項1から4のいずれかに記載された優先調停システムであって、
前記複数のクロスバの各々は、受信したパケットの前記レイテンシ情報を、前記優先調停処理による待ち時間を加算した値に更新する
優先調停システム。 - 複数のCPUの各々に対応する記憶領域に、自CPUと複数のハードウエア資源の各々とのレイテンシを示すレイテンシ情報を格納する複数のルーティングテーブルを設定するステップと、
前記複数のCPUの各々が、送信パケットを前記複数のハードウエア資源のうちの送信先ハードウエア資源に送信するとき、前記複数のルーティングテーブルのうち自CPUに対応するルーティングテーブルにおいて前記送信先ハードウエア資源に対応する前記レイテンシ情報を前記送信パケットに付加するステップと、
前記複数のクロスバの各々が、複数のパケットを受信したとき、受信した複数のパケットの各々の前記レイテンシ情報を参照してレイテンシが大きいパケットを優先的に前記送信先ハードウエア資源の方に送信する優先調停処理を実行するステップ
とを具備する優先調停方法。 - 請求項6に記載された優先調停方法であって、
前記レイテンシ情報は前記複数のCPUの各々から前記複数のハードウエア資源の各々への片道レイテンシを示し、
更に、前記複数のハードウエア資源の各々が、返信パケットを前記複数のCPUのうちの送信先CPUに返信するとき、前記複数のCPUの各々への片道レイテンシを示す復路レイテンシ情報を格納するハードウエア資源側ルーティングテーブルを参照して、前記送信先CPUに対応する前記復路レイテンシ情報を前記返信パケットに付加するステップと、
前記複数のクロスバの各々が、前記複数のハードウエア資源の側から複数のパケットを受信したとき、受信した複数のパケットの各々の前記復路レイテンシ情報を参照して、レイテンシが大きいパケットを優先的に前記送信先CPUの方に送信するステップ
とを具備する優先調停方法。 - 請求項6または7に記載された優先調停方法であって、
前記複数のルーティングテーブルの各々は、前記複数のCPUのうちの自ルーティングテーブルに対応するCPUと前記複数のハードウエア資源の各々との間でのパケット転送のルートを示すルーティング情報を格納し、
更に、前記複数のCPUの各々が、前記複数のルーティングテーブルのうち自CPUに対応するルーティングテーブルにおいて前記送信先ハードウエア資源に対応する前記ルーティング情報を前記送信パケットに付加するステップと、
前記複数のクロスバの各々が、受信したパケットを前記ルーティング情報に設定されたルーティング先に転送するステップ
とを具備する優先調停方法。 - 請求項8に記載された優先調停方法であって、
前記ルーティング情報は前記複数のCPUの各々から前記複数のハードウエア資源の各々へのルートを示し、
前記複数のハードウエア資源側ルーティングテーブルの各々は、前記複数のハードウエア資源のうちの自ハードウエア資源側ルーティングテーブルに対応するハードウエア資源から前記複数のCPU資源の各々へのパケット転送のルートを示す復路ルーティング情報を格納し、
更に、前記複数のハードウエア資源の各々が、前記複数の復路ルーティングテーブルのうち自ハードウエア資源に対応する復路ルーティングテーブルにおいて送信先CPUに対応する前記復路ルーティング情報を前記返信パケットに付加するステップと、
前記複数のクロスバの各々が、受信した前記返信パケットを前記復路ルーティング情報に設定されたルーティング先に転送するステップ
とを具備する優先調停方法。 - 請求項6から9のいずれかに記載された優先調停方法であって、
更に、前記複数のクロスバの各々が、受信したパケットのレイテンシ情報を、前記優先調停処理による待ち時間を加算した値に更新する
優先調停方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008031545A JP4687925B2 (ja) | 2008-02-13 | 2008-02-13 | 優先調停システム及び優先調停方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008031545A JP4687925B2 (ja) | 2008-02-13 | 2008-02-13 | 優先調停システム及び優先調停方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009194510A JP2009194510A (ja) | 2009-08-27 |
JP4687925B2 true JP4687925B2 (ja) | 2011-05-25 |
Family
ID=41076162
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008031545A Expired - Fee Related JP4687925B2 (ja) | 2008-02-13 | 2008-02-13 | 優先調停システム及び優先調停方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4687925B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5573491B2 (ja) | 2010-08-23 | 2014-08-20 | 日本電気株式会社 | データ転送システム、スイッチ及びデータ転送方法プロセッサ間ネットワーク |
JP5645253B2 (ja) * | 2010-10-27 | 2014-12-24 | Necプラットフォームズ株式会社 | ノードコントローラ、リクエストの出力順序決定方法及びノード間通信システム |
JP5821624B2 (ja) * | 2011-12-27 | 2015-11-24 | 富士通株式会社 | 通信制御装置、並列計算機システム及び通信制御方法 |
JP6481427B2 (ja) | 2015-03-10 | 2019-03-13 | 富士通株式会社 | 演算処理装置,情報処理装置,及び情報処理装置の制御方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08186577A (ja) * | 1994-12-28 | 1996-07-16 | Matsushita Electric Ind Co Ltd | セル多重方法およびセル転送網 |
JP2000293495A (ja) * | 1999-04-06 | 2000-10-20 | Nec Eng Ltd | ネットワーク装置 |
JP2004086304A (ja) * | 2002-08-23 | 2004-03-18 | Nec Computertechno Ltd | 調停回路付きマトリックススイッチをもつ情報処理システム |
JP2005173859A (ja) * | 2003-12-10 | 2005-06-30 | Matsushita Electric Ind Co Ltd | メモリアクセス制御回路 |
-
2008
- 2008-02-13 JP JP2008031545A patent/JP4687925B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08186577A (ja) * | 1994-12-28 | 1996-07-16 | Matsushita Electric Ind Co Ltd | セル多重方法およびセル転送網 |
JP2000293495A (ja) * | 1999-04-06 | 2000-10-20 | Nec Eng Ltd | ネットワーク装置 |
JP2004086304A (ja) * | 2002-08-23 | 2004-03-18 | Nec Computertechno Ltd | 調停回路付きマトリックススイッチをもつ情報処理システム |
JP2005173859A (ja) * | 2003-12-10 | 2005-06-30 | Matsushita Electric Ind Co Ltd | メモリアクセス制御回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2009194510A (ja) | 2009-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4024875B2 (ja) | 異なるデータ・レートで動作するネットワーク・ポートに関して、共用メモリへのアクセスを調停する方法および装置 | |
US8886861B2 (en) | Memory interleaving device to re-order messages from slave IPS and a method of using a reorder buffer to re-order messages from slave IPS | |
US6674720B1 (en) | Age-based network arbitration system and method | |
US8225027B2 (en) | Mapping address bits to improve spread of banks | |
US20140204735A1 (en) | Automatic deadlock detection and avoidance in a system interconnect by capturing internal dependencies of ip cores using high level specification | |
US8285903B2 (en) | Requests and data handling in a bus architecture | |
US7512729B2 (en) | Method and apparatus for a high efficiency two-stage rotating priority arbiter with predictable arbitration latency | |
US20140359195A1 (en) | Crossbar switch, information processing apparatus, and information processing apparatus control method | |
US11874781B2 (en) | Packet processing system, method and device utilizing a port client chain | |
JP4687925B2 (ja) | 優先調停システム及び優先調停方法 | |
KR100419679B1 (ko) | 트랜잭션 요청 라우팅 방법 | |
US10599347B2 (en) | Information processing system, information processing apparatus, and method for controlling information processing system | |
US10402348B2 (en) | Method and system for using feedback information for selecting a routing bus for a memory transaction | |
US20230269205A1 (en) | Switch for transmitting packet, network on chip having the same, and operating method thereof | |
US20200192842A1 (en) | Memory request chaining on bus | |
US9356873B2 (en) | Backbone channel management method and backbone channel management apparatus | |
CN117176674B (zh) | 片上网络及数据传输方法、芯片、设备 | |
US9548947B2 (en) | PPI de-allocate CPP bus command | |
US11093436B2 (en) | Arithmetic processing device, information processing apparatus, and control method of the arithmetic processing device | |
CN115964982A (zh) | 加速器的拓扑结构 | |
JP4679601B2 (ja) | パケット制御回路、パケット処理装置、および、パケット処理方法 | |
US9413665B2 (en) | CPP bus transaction value having a PAM/LAM selection code field | |
US9559988B2 (en) | PPI allocation request and response for accessing a memory system | |
CN116686269A (zh) | 一种路由器及片上系统 | |
CN115695292A (zh) | 一种基于片上网络的广播传输电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101105 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110120 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110201 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |