JP2006277558A - 信号変化検出装置及び信号変化検出方法 - Google Patents
信号変化検出装置及び信号変化検出方法 Download PDFInfo
- Publication number
- JP2006277558A JP2006277558A JP2005098530A JP2005098530A JP2006277558A JP 2006277558 A JP2006277558 A JP 2006277558A JP 2005098530 A JP2005098530 A JP 2005098530A JP 2005098530 A JP2005098530 A JP 2005098530A JP 2006277558 A JP2006277558 A JP 2006277558A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- signal change
- signal
- change detection
- flag
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
【解決手段】被検出信号が信号変化検出装置2の分圧抵抗R1、R2を介してマイコン1の入力端子に入力される。このマイコン1は、割込みコントローラの割込み検出設定が「立ち下がり」に設定されるとともに、割込みコントロールレジスタの割込みマスクフラグMKが1にセットされて割込み処理が禁止されている。そして、マイコン1は定常処理が完了すると、割込みコントロールレジスタの割込みフラグIFを検出して電圧低下が検出されたか否かを判定し、電圧低下を検出した場合は、低電圧処理を行った後、割込みフラグIFをクリアする。これにより、ソフトウェアによって任意のタイミングで電圧低下の判定を行うことが可能となる。
【選択図】図3
Description
すなわち、ハード検出結果(b)を図15(c)に示すモニタタイミングで検出した場合、モニタ結果は図15(d)に示すようにハード検出結果を復元することができず、正しい検出が行われていないことになる。サンプリング定理からすると、対象となる信号周波数の2倍以上の周波数でモニタすることにより元の信号を復元することができるが、ソフトウェアで検出を行うので、サンプリング周期を短くするにも限界がある。
また、信号のラッチポートを有さない一般的なマイコンを使用するため、信号のラッチを行うD−フリップ・フロップ(FF)回路を追加すると、外部回路が必要となり、コストが上昇する、という問題が生じる。
データ処理を行うデータ処理手段と、前記データ処理手段への割り込みを制御する割込み制御手段と、信号変化の発生を示す割込みフラグ及び割込み処理の可否を設定する割込みマスクフラグを記憶する記憶手段とを備えた信号変化検出装置であって、
前記割込みマスクフラグを割込み処理不可に設定するとともに、前記データ処理手段が前記記憶手段の割込みフラグを参照することにより、信号変化に対応したデータ処理を行うことを特徴とする。
(1)チャタリング等によるノイズ成分の変化をデジタル回路で検出できる信号で、変化状態の継続時間が極端に短い信号
(2)チャタリング等によるノイズ成分の変化をデジタル回路で検出できる信号で、検出レベルを短い時間で複数回またぐ信号
(3)ベース信号が緩やかに変化する信号で、チャタリング等によるノイズに高周波成分を含む合成波
前記割込み制御手段が入力信号の立ち下がりを検知することにより電圧低下を検出し、前記記憶手段の割込みフラグをセットすることを特徴とする。
前記割込みフラグがセットされているとき、前記データ処理手段が低電圧データ処理を行うことを特徴とし、
本発明に係る信号変化検出装置(4)は、信号変化検出装置(2)において、
前記割込みフラグがセットされているとき、前記データ処理手段が通常電圧時にのみ実行する処理を実行しないことを特徴とする。
前記割込み制御手段が入力信号の立ち上がりを検知することにより電圧復帰を検出し、前記記憶手段の割込みフラグをセットすることを特徴とし、
本発明に係る信号変化検出装置(6)は信号変化検出装置(5)において、
前記割込みフラグがセットされているとき、前記データ処理手段が低電圧からの復帰処理を行うことを特徴とする。
前記割込み制御手段に振動検出手段が接続されていることを特徴し、
本発明に係る信号変化検出装置(8)は、信号変化検出装置(1)において、
前記割込み制御手段に過電流検出手段が接続されていることを特徴とし、
本発明に係る信号変化検出装置(9)は、信号変化検出装置(1)において、
前記割込み制御手段に衝突検出手段が接続されていることを特徴とする。
データ処理を行うデータ処理ステップと、前記データ処理ステップへの割り込みを制御する割込み制御ステップと、信号変化の発生を示す割込みフラグ及び割込み処理の可否を設定する割込みマスクフラグを記憶する記憶ステップとを含む信号変化検出方法であって、
前記割込みマスクフラグを割込み処理不可に設定するとともに、前記データ処理ステップにて前記記憶手段の割込みフラグを参照することにより、信号変化に対応したデータ処理を行うことを特徴とする。
また、ソフトウェアによる検出ロジックの軽減により信号の変化状況を逐次監視する必要がなくなるため、別の処理にCPUパワーを使用することが可能となる。
また、回路設計時に外部回路として信号ラッチ回路を作成する必要がないので、D−FF回路などによるラッチポート回路で使用する部品を省略することができ、基板作成時には実装面積を少なくでき、パターンの設計も簡略化できるのでコスト削減が可能となる。
図1、図2は本発明の信号変化検出装置を適用するマイコンの概略構成を示す図であり、図1に示すように、このマイコン1はCPU11と割込み制御回路(INTC)12、バス(BUS)13を有するワンチップマイクロコンピュータであり、割込み制御回路12は外部端子INT0、INT1、・・・、INTnに接続されており、バス13は、CPU11、割込み制御回路12間でアドレス及びデータを時分割に転送する。
なお、ROM、RAM、タイマ、シリアルコミュニケーションインターフェース、A/D変換器、クロック発振機等は記載を省略している。
また、ISPR22は受付中の割込み要求の優先順位レベルを保持するレジスタであり、割込み要因毎、またはモジュール毎に、必要本数設けられている。
図3(a)に示すように、電圧低下検出対象の信号線が信号変化検出装置2に接続され、被検出信号は分圧抵抗R1、R2により分圧されてマイコン1の入力端子INTxxに入力される。なお、図3(b)はマイコン1の割込みコントローラ21による電圧変化検出結果を示す図であり、図のように、ノイズ等の影響により状態変化の間隔や検出頻度が変化する。
次に、CPU11は、電圧低下被検出信号線が接続された外部端子INTxxに対応する割込みコントロールレジスタ23の割込みマスクフラグMKを1にセットして割込みマスクに設定することにより、割込み処理を禁止する(ステップ102)。これにより、CPU11による割込み処理自体はマスクされるので起動されない。
電圧低下被検出信号線が接続された外部端子INTxxの電圧が図3(a)に示すように、閾値以下に低下すると、割込みコントローラ21は割込みコントロールレジスタ23の割込みフラグIFを1にセットする。
一方、CPU11は、常時、図5のフローチャートに示す定常処理プログラムを実施しており、このプログラムを開始すると、定常処理を行う(ステップ201)。定常処理が完了すると、CPU11は、バス13を介して割込みコントロールレジスタ23の割込みフラグIFを検出した(ステップ202)後、検出した割込みフラグIFから電圧低下が検出されたか否かを判定する(ステップ203)。
なお、上記の低電圧処理としては、動作保証できない状態での処理を禁止するための一部処理の抑止、再検出の手続き、低電圧履歴生成(ログなどデータ作成は必要だが作成時期は問わない類の処理)等のいずれかあるいは複数が実行される。
CPU11は、常時、図6のフローチャートに示す定常処理プログラムを実施しており、このプログラムを開始すると、電圧低下時にも実行する定常処理を行う(ステップ301)。この定常処理が完了すると、CPU11は、バス13を介して割込みコントロールレジスタ23の割込みフラグIFを検出した(ステップ302)後、検出した割込みフラグIFから電圧低下が検出されたか否かを判定する(ステップ303)。
このように、電圧が低下した場合は、電圧低下時にも実行する処理のみを行い、通常電圧時にのみ実行する処理、すなわち、動作保証できる状態のときのみ行う処理を実行しないように制御することが可能である。
また、ソフトウェアによる検出ロジックの軽減により信号の変化状況を逐次監視する必要がなくなるため、別の処理にCPUパワーを使用することが可能となる。
なお、装置構成は図1〜図3と同じであるので、説明を省略する。
次に、CPU11は、被検出信号線が接続された外部端子INTxxに対応する割込みコントロールレジスタ23の割込みマスクフラグMKを1にセットして割込みマスクに設定することにより、割込み処理を禁止する(ステップ402)。
被検出信号線が接続された外部端子INTxxの電圧が閾値以上に上昇すると、割込みコントローラ21は割込みコントロールレジスタ23の割込みフラグIFを1にセットする。
一方、CPU11は、常時、図8のフローチャートに示す定常処理プログラムを実施しており、このプログラムを開始すると、定常処理を行う(ステップ501)。定常処理が完了すると、CPU11は、バス13を介して割込みコントロールレジスタ23の割込みフラグIFを検出した(ステップ502)後、検出した割込みフラグIFから電圧復帰が検出されたか否かを判定する(ステップ503)。
このように、割込み検出設定を「立ち上がり」に設定するとともに、割込みコントロールレジスタ23の割込みマスクフラグMKを1にセットして割込み処理を禁止することにより、CPUによる割込み処理自体を起動することなく、低電圧復帰を割込み機能を流用して検出できるので、ソフトウェアでの検出ロジックを単純にすることができるとともに、信号の変化状況を逐次監視する必要がなくなる。
図9は振動検出機能を備えた電子制御装置(ECU)に本発明を適用した実施例を示す図であり、振動センサ部30は磁気センサ等の加速度センサ31、整流回路32、増幅回路33、微分回路34及び比較回路35により構成され、比較回路35の出力がECU3の割込み制御回路(INTC)12に入力される。
そして、上記のように、ECU3の外部端子の割込み検出設定を「立ち上がり」に設定し、CPU11の割込み処理を禁止することにより、図10(f)に示すように、短い間隔で複数回振動が検出された場合にも、CPU11により確実に振動を検出し、振動検出時の処理を行うことが可能となる。
すなわち、図11の整流回路、増幅回路及び微分回路に代えて、図12に示すように、フィルタ回路46と差動増幅回路47を使用する。フィルタ回路46は入力信号(a)を平均化して本来の信号に近い信号(b)を抽出し、信号(a)と信号(b)の差分を差動増幅回路47で抽出することにより、本来の信号にとって異質な信号がより大きな信号(c)に増幅されて抽出されるので、この信号(c)を比較回路45に入力することにより、過電流を検出することができる。
したがって、上記と同様に、ECU3の外部端子の割込み検出設定を「立ち上がり」に設定し、CPU11の割込み処理を禁止することにより、衝突信号が瞬間的に発生した場合でも、通常時の処理に影響を与えることなく、CPU11により確実に衝突を検出し、衝突時の処理を行うことが可能となる。
また、以上の実施例では、本発明の信号変化検出装置を振動検出機能、過電流検出機能、あるいは、衝突検出機能を備えたECUに適用した例について説明したが、本発明の信号変化検出装置はその他の様々な装置に適用することが可能である。
11 CPU
12 割込み制御回路(INTC)
13 バス(BUS)
21 割込みコントローラ
22 ISPR
23 割込みコントロールレジスタ
2 信号変化検出装置
3 ECU
30 振動センサ部
40 過電流センサ部
50 衝突センサ部
Claims (10)
- データ処理を行うデータ処理手段と、前記データ処理手段への割り込みを制御する割込み制御手段と、信号変化の発生を示す割込みフラグ及び割込み処理の可否を設定する割込みマスクフラグを記憶する記憶手段とを備えた信号変化検出装置であって、
前記割込みマスクフラグを割込み処理不可に設定するとともに、前記データ処理手段が前記記憶手段の割込みフラグを参照することにより、信号変化に対応したデータ処理を行うことを特徴とする信号変化検出装置。 - 請求項1に記載された信号変化検出装置において、
前記割込み制御手段が入力信号の立ち下がりを検知することにより電圧低下を検出し、前記記憶手段の割込みフラグをセットすることを特徴とする信号変化検出装置。 - 請求項2に記載された信号変化検出装置において、
前記割込みフラグがセットされているとき、前記データ処理手段が低電圧データ処理を行うことを特徴とする信号変化検出装置。 - 請求項2に記載された信号変化検出装置において、
前記割込みフラグがセットされているとき、前記データ処理手段が通常電圧時にのみ実行する処理を実行しないことを特徴とする信号変化検出装置。 - 請求項1に記載された信号変化検出装置において、
前記割込み制御手段が入力信号の立ち上がりを検知することにより電圧復帰を検出し、前記記憶手段の割込みフラグをセットすることを特徴とする信号変化検出装置。 - 請求項5に記載された信号変化検出装置において、
前記割込みフラグがセットされているとき、前記データ処理手段が低電圧からの復帰処理を行うことを特徴とする信号変化検出装置。 - 前記割込み制御手段に振動検出手段が接続されていることを特徴とする、請求項1に記載された信号変化検出装置。
- 前記割込み制御手段に過電流検出手段が接続されていることを特徴とする、請求項1に記載された信号変化検出装置。
- 前記割込み制御手段に衝突検出手段が接続されていることを特徴とする、請求項1に記載された信号変化検出装置。
- データ処理を行うデータ処理ステップと、前記データ処理ステップへの割り込みを制御する割込み制御ステップと、信号変化の発生を示す割込みフラグ及び割込み処理の可否を設定する割込みマスクフラグを記憶する記憶ステップとを含む信号変化検出方法であって、
前記割込みマスクフラグを割込み処理不可に設定するとともに、前記データ処理ステップにて前記記憶手段の割込みフラグを参照することにより、信号変化に対応したデータ処理を行うことを特徴とする信号変化検出方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005098530A JP2006277558A (ja) | 2005-03-30 | 2005-03-30 | 信号変化検出装置及び信号変化検出方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005098530A JP2006277558A (ja) | 2005-03-30 | 2005-03-30 | 信号変化検出装置及び信号変化検出方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006277558A true JP2006277558A (ja) | 2006-10-12 |
Family
ID=37212229
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005098530A Pending JP2006277558A (ja) | 2005-03-30 | 2005-03-30 | 信号変化検出装置及び信号変化検出方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006277558A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013069110A (ja) * | 2011-09-22 | 2013-04-18 | Toshiba Corp | 制御装置およびプログラム |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6159537A (ja) * | 1984-08-30 | 1986-03-27 | Omron Tateisi Electronics Co | 割込コントロ−ラ |
JPH0481932A (ja) * | 1990-07-25 | 1992-03-16 | Toshiba Corp | 割込みコントローラ |
JPH0530925U (ja) * | 1991-09-25 | 1993-04-23 | 株式会社ミツトヨ | 電源電圧低下検出機能付き情報処理装置 |
JP2000112836A (ja) * | 1998-10-01 | 2000-04-21 | Canon Inc | 情報処理装置、情報格納方法および記憶媒体 |
JP2000125594A (ja) * | 1998-10-13 | 2000-04-28 | Fujitsu Ltd | ステッピングモ−タの制御装置 |
-
2005
- 2005-03-30 JP JP2005098530A patent/JP2006277558A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6159537A (ja) * | 1984-08-30 | 1986-03-27 | Omron Tateisi Electronics Co | 割込コントロ−ラ |
JPH0481932A (ja) * | 1990-07-25 | 1992-03-16 | Toshiba Corp | 割込みコントローラ |
JPH0530925U (ja) * | 1991-09-25 | 1993-04-23 | 株式会社ミツトヨ | 電源電圧低下検出機能付き情報処理装置 |
JP2000112836A (ja) * | 1998-10-01 | 2000-04-21 | Canon Inc | 情報処理装置、情報格納方法および記憶媒体 |
JP2000125594A (ja) * | 1998-10-13 | 2000-04-28 | Fujitsu Ltd | ステッピングモ−タの制御装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013069110A (ja) * | 2011-09-22 | 2013-04-18 | Toshiba Corp | 制御装置およびプログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010277303A (ja) | 半導体装置及び異常検出方法 | |
JP4288011B2 (ja) | マルチプルコンポーネントシステムに対するリセットシステム | |
EP1217522A2 (en) | Watchdog timer and method for detecting abnormal operation of computer, and computer including the timer | |
JP5508903B2 (ja) | 情報処理装置、半導体集積回路装置および異常検出方法 | |
JP2004280783A (ja) | マイクロコンピュータ | |
JP5584527B2 (ja) | 電圧検出システム及びその制御方法 | |
JP2006277558A (ja) | 信号変化検出装置及び信号変化検出方法 | |
JP5140915B2 (ja) | ノイズフィルタ及びフィルタリング方法 | |
KR20180108497A (ko) | 감시 회로 | |
JP2008225807A (ja) | 制御装置およびそのプログラム暴走監視方法 | |
US20220382322A1 (en) | Glitch detector | |
US20080140890A1 (en) | Electronic Circuit Arrangement For Detecting a Failing Clock | |
CN117311449A (zh) | 时钟频率监控系统和监控方法、SoC集成电路 | |
JP2004302847A (ja) | Cpuの動作監視方法 | |
JP2011151576A (ja) | 信号検出回路および誤検出防止方法 | |
CN111400074A (zh) | 一种模拟看门狗装置及其控制方法 | |
JP2017060120A (ja) | 半導体装置および発振回路の制御方法 | |
JP5756413B2 (ja) | 制御装置 | |
JP2006215706A (ja) | マイクロコンピュータおよびウェイクアップ検出方法 | |
JP4647276B2 (ja) | 半導体回路装置 | |
JP2007027960A (ja) | 信号変化タイミング遅延回路、順序信号出力回路および停電監視回路 | |
JP3406418B2 (ja) | 電源異常割込信号検出回路 | |
JP6677119B2 (ja) | 電子制御装置 | |
JP2003148997A (ja) | 耐ノイズ性を高める情報処理・制御装置およびそのノイズ耐量検知手段 | |
JP2005293077A (ja) | Cpuの省電力機能を有する機器のデバッグシステム及び方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080325 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080328 |
|
A977 | Report on retrieval |
Effective date: 20091023 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20091104 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100323 |